CN104835782A - 阵列基板及其制作方法、显示装置 - Google Patents
阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN104835782A CN104835782A CN201510260761.5A CN201510260761A CN104835782A CN 104835782 A CN104835782 A CN 104835782A CN 201510260761 A CN201510260761 A CN 201510260761A CN 104835782 A CN104835782 A CN 104835782A
- Authority
- CN
- China
- Prior art keywords
- public electrode
- via hole
- wire
- array base
- electrode wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 claims description 51
- 238000009413 insulation Methods 0.000 claims description 35
- 238000000059 patterning Methods 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 65
- 239000010410 layer Substances 0.000 description 60
- 238000002161 passivation Methods 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000002207 thermal evaporation Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- -1 W and these metals Chemical class 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
Abstract
本发明提供了一种阵列基板及其制作方法、显示装置，属于显示技术领域。该阵列基板包括形成在衬底基板上的栅电极、栅线、栅绝缘层、源电极、漏电极、数据线、公共电极和公共电极线，其中，所述公共电极线与所述公共电极直接连接。本发明的技术方案能够提高显示装置的开口率，同时优化公共电极和公共电极线的连接情况，降低出现显示不良的几率。
Description
技术领域
本发明涉及显示技术领域，特别是指一种阵列基板及其制作方法、显示装置。
背景技术
随着TFT(Thin Film Transistor，薄膜晶体管)产业的进步及工艺的改善，AD-ADS(ADvanced Super Dimension Switch，高级超维场转换，简称ADS)广视角技术已被应用到越来越多的产品当中，包括手机、数码相机、平板电脑、笔记本电脑、及液晶电视等，其优良的显示特性已被越来越多的用户所推崇，市场竞争力很强。
ADS技术是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD(Thin Film Transistor-LiquidCrystal Display，薄膜场效应晶体管液晶显示器)产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(pushMura)等优点。
现有的ADS阵列基板一般采用栅金属层来制作公共电极线，采用透明导电层来制作公共电极，并通过设置在像素区域的过孔将公共电极线和公共电极连接起来，由于过孔的数量较多，因此会影响显示装置的开口率；并且由于公共电极线和公共电极是通过过孔搭接在一起，因此，在过孔处还存在搭接不良的风险，导致出现显示不良的几率增加。
发明内容
本发明要解决的技术问题是提供一种阵列基板及其制作方法、显示装置，能够提高显示装置的开口率，同时优化公共电极和公共电极线的连接情况，降低出现显示不良的几率。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种阵列基板，包括形成在衬底基板上的栅电极、栅线、栅绝缘层、源电极、漏电极、数据线、公共电极和公共电极线，所述公共电极线与所述公共电极直接连接。
进一步地，所述公共电极线与所述源电极、漏电极、数据线同层同材料设置，相邻的两个在所述栅线的平行方向上分布的公共电极线通过跨接线电性连接。
进一步地，所述跨接线位于与其电性连接的公共电极线的延伸方向上。
进一步地，所述跨接线为金属线，并与所述栅电极和栅线同层同材料设置。
进一步地，所述跨接线通过第一过孔和第二过孔将相邻的两个在所述栅线的平行方向上分布的公共电极线电性连接，其中，所述第一过孔和所述第二过孔均位于所述公共电极线下方，贯穿所述栅绝缘层。
进一步地，所述第一过孔和所述第二过孔内设置有用于将所述公共电极线和所述跨接线连接的公共电极线。
进一步地，所述第一过孔和所述第二过孔内设置有用于将所述公共电极线和所述跨接线连接的公共电极。
本发明实施例还提供了一种显示装置，包括上述的阵列基板。
本发明实施例还提供了一种阵列基板的制作方法，所述阵列基板包括形成在衬底基板上的栅电极、栅线、栅绝缘层、源电极、漏电极、数据线、公共电极和公共电极线，所述制作方法包括：
形成直接连接的公共电极线和公共电极。
进一步地，所述制作方法包括：
通过一次构图工艺同时形成所述源电极、漏电极、数据线和所述公共电极线，相邻的两个在所述栅线的平行方向上分布的公共电极线通过跨接线电性连接。
进一步地，所述制作方法还包括：
通过一次构图工艺同时形成所述栅电极、栅线和所述跨接线。
进一步地，所述制作方法还包括：
形成贯穿所述栅绝缘层的第一过孔和第二过孔，所述第一过孔和第二过孔均位于所述公共电极线下方，所述跨接线通过所述第一过孔和第二过孔将相邻的两个在所述栅线的平行方向上分布的公共电极线电性连接。
进一步地，形成所述第一过孔和第二过孔具体为：
在形成栅绝缘层后，对所述栅绝缘层进行构图形成所述第一过孔和第二过孔；或
在形成所述公共电极线后，对所述栅绝缘层进行构图形成所述第一过孔和第二过孔。
本发明的实施例具有以下有益效果：
上述方案中，阵列基板的公共电极和公共电极线直接连接，而不是通过过孔连接，因此不需要设置用于连接公共电极线和公共电极的过孔，能够提高显示装置的开口率，同时公共电极和公共电极线直接连接，能够优化公共电极和公共电极线的连接情况，降低出现显示不良的几率。
附图说明
图1为本发明实施例形成栅线和跨接线后的示意图；
图2为本发明实施例形成数据线和公共电极线后的示意图；
图3为本发明实施例形成公共电极后的示意图；
图4为图3所示结构AA’方向上的截面示意图；
图5为图3所示结构BB’方向上的截面示意图；
图6为图3所示结构CC’方向上的截面示意图；
图7为本发明实施例阵列基板的AA’方向上的截面示意图；
图8为本发明实施例阵列基板的BB’方向上的截面示意图；
图9为本发明实施例阵列基板的CC’方向上的截面示意图。
附图标记
1栅线 2跨接线 3过孔
4公共电极线 5数据线 6公共电极
7栅绝缘层 8钝化层 9像素电极
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例针对现有技术中公共电极线和公共电极通过过孔连接，造成像素区域过孔的数量较多，影响显示装置的开口率；并且由于公共电极线和公共电极是通过过孔搭接在一起，在过孔处还存在搭接不良的风险的问题，提供一种阵列基板及其制作方法、显示装置，能够提高显示装置的开口率，同时优化公共电极和公共电极线的连接情况，降低出现显示不良的几率。
实施例一
本实施例提供了一种阵列基板，包括形成在衬底基板上的栅电极、栅线、栅绝缘层、源电极、漏电极、数据线、公共电极和公共电极线，其中，所述公共电极线与所述公共电极直接连接。
本实施例阵列基板的公共电极和公共电极线直接连接，而不是通过过孔连接，因此不需要设置用于连接公共电极线和公共电极的过孔，能够提高显示装置的开口率，同时公共电极和公共电极线直接连接，能够优化公共电极和公共电极线的连接情况，降低出现显示不良的几率。
一具体实施例中，公共电极线与源电极、漏电极、数据线同层同材料设置，这样可以通过一次构图工艺同时形成公共电极线与源电极、漏电极、数据线，减少了制作阵列基板的构图工艺的次数，相邻的两个在栅线的平行方向上分布的公共电极线通过跨接线电性连接。
优选地，跨接线位于与其电性连接的公共电极线的延伸方向上，这样可以使得跨接线的长度最短，一方面节省形成跨接线的材料，另一方面可以尽量减小跨接线对其他走线的布局造成的影响。
一具体实施例中，跨接线可以为金属线，并与栅电极和栅线同层同材料设置，这样可以通过一次构图工艺同时形成跨接线、栅电极和栅线，减少了制作阵列基板的构图工艺的次数。
进一步地，跨接线通过第一过孔和第二过孔将相邻的两个在栅线的平行方向上分布的公共电极线电性连接，其中，第一过孔和第二过孔均位于公共电极线下方，贯穿栅绝缘层，由于第一过孔和第二过孔设置在公共电极线下方，因此不会对显示装置的开口率造成影响。
如果在形成阵列基板的栅绝缘层后，还对栅绝缘层进行一次构图工艺的话，则可以在该次构图工艺中形成第一过孔和第二过孔，并在之后形成公共电极线时，利用形成在第一过孔和第二过孔内的公共电极线使得公共电极线和跨接线连接，这样第一过孔和第二过孔内设置有用于将公共电极线和跨接线连接的公共电极线。
如果在形成阵列基板的栅绝缘层后，不对栅绝缘层进行构图工艺的话，则可以在形成公共电极线和数据线的构图工艺中形成第一过孔和第二过孔，并在之后形成公共电极时，利用形成在第一过孔和第二过孔内的公共电极使得公共电极线和跨接线连接，这样第一过孔和第二过孔内设置有用于将公共电极线和跨接线连接的公共电极。
实施例二
本实施例提供了一种显示装置，包括上述的阵列基板。显示装置可以为：液晶面板、液晶电视、液晶显示器、数码相框、手机、平板电脑、导航仪、电子纸等任何具有显示功能的产品或部件。
实施例三
本实施例提供了一种阵列基板的制作方法，该阵列基板包括形成在衬底基板上的栅电极、栅线、栅绝缘层、源电极、漏电极、数据线、公共电极和公共电极线，其中，该制作方法包括：
形成直接连接的公共电极线和公共电极。
本实施例形成的公共电极和公共电极线直接连接，而不是通过过孔连接，因此不需要设置用于连接公共电极线和公共电极的过孔，能够提高显示装置的开口率，同时公共电极和公共电极线直接连接，能够优化公共电极和公共电极线的连接情况，降低出现显示不良的几率。
一具体实施例中，所述制作方法包括：
通过一次构图工艺同时形成源电极、漏电极、数据线和公共电极线，这样可以减少制作阵列基板的构图工艺的次数。相邻的两个在栅线的平行方向上分布的公共电极线通过跨接线电性连接，优选地，跨接线位于与其电性连接的公共电极线的延伸方向上，这样可以使得跨接线的长度最短，一方面节省形成跨接线的材料，另一方面可以尽量减小跨接线对其他走线的布局造成的影响。
一具体实施例中，跨接线可以为金属线，所述制作方法还包括：
通过一次构图工艺同时形成栅电极、栅线和跨接线，这样可以减少制作阵列基板的构图工艺的次数。
进一步地，所述制作方法还包括：
形成贯穿栅绝缘层的第一过孔和第二过孔，第一过孔和第二过孔均位于公共电极线下方，跨接线通过第一过孔和第二过孔将相邻的两个在栅线的平行方向上分布的公共电极线电性连接，由于第一过孔和第二过孔设置在公共电极线下方，因此不会对显示装置的开口率造成影响。
如果在形成阵列基板的栅绝缘层后，还对栅绝缘层进行一次构图工艺的话，则可以在该次构图工艺中形成第一过孔和第二过孔，形成第一过孔和第二过孔具体为：在形成栅绝缘层后，对栅绝缘层进行构图形成第一过孔和第二过孔。之后形成公共电极线时，利用形成在第一过孔和第二过孔内的公共电极线使得公共电极线和跨接线连接，这样第一过孔和第二过孔内设置有用于将公共电极线和跨接线连接的公共电极线。
如果在形成阵列基板的栅绝缘层后，不对栅绝缘层进行构图工艺的话，则可以在形成公共电极线和数据线的构图工艺中形成第一过孔和第二过孔，形成第一过孔和第二过孔具体为：在形成公共电极线后，对栅绝缘层进行构图形成第一过孔和第二过孔。之后形成公共电极时，利用形成在第一过孔和第二过孔内的公共电极使得公共电极线和跨接线连接，这样第一过孔和第二过孔内设置有用于将公共电极线和跨接线连接的公共电极。
实施例四
下面结合附图对本发明的阵列基板的制作方法进行进一步地介绍，本实施例的阵列基板的制作方法具体包括以下步骤：
S1、提供一衬底基板，在衬底基板上通过一次构图工艺形成栅线1、跨接线2和栅电极；
其中，衬底基板可为玻璃基板或石英基板。具体地，如图1所示，可以采用溅射或热蒸发的方法在衬底基板上沉积一层厚度为的栅金属层，栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅金属层的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅金属层的图形，栅金属层的图形包括栅线1、跨接线2以及栅电极(未图示)。
S2、在完成S1的基板上形成包括有过孔3的栅绝缘层7；
具体地，可以采用等离子体增强化学气相沉积(PECVD)方法在完成S1的基板上沉积厚度为的栅绝缘层7，栅绝缘层7可以选用氧化物、氮化物或者氧氮化合物，对栅绝缘层7进行干法刻蚀，对应的反应气体是SiH4、NH3、N2或SiH2Cl2、NH3、N2，形成包括有过孔3的栅绝缘层7。
S3、在完成S2的基板上形成半导体层的图形；
具体地，在完成S2的基板上沉积厚度为的半导体层，在半导体层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于半导体层的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成半导体层6的图形。
S4、在完成S3的基板上形成源电极、漏电极、数据线5和公共电极线4；
具体地，如图2所示，可以采用磁控溅射、热蒸发或其它成膜方法在完成S3的基板上沉积一层厚度约为的源漏金属层，源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极、漏电极、数据线5和公共电极线4的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属层，剥离剩余的光刻胶，形成源电极(未图示)、漏电极(未图示)、数据线5和公共电极线4，可以看出，跨接线2位于公共电极线4的延伸方向上，公共电极线4通过过孔3与跨接线2连接，这样相邻的公共电极线4可以通过跨接线2连接起来，过孔3位于公共电极线4下方，因此不会对显示装置的开口率造成影响。
S5、在完成S4的基板上形成公共电极6的图形；
具体地，如图3所示，在完成S4的基板上通过溅射或热蒸发的方法沉积厚度约为的透明导电层，透明导电层可以是ITO、IZO或者其他的透明金属氧化物，在透明导电层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于公共电极6的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的透明导电层薄膜，剥离剩余的光刻胶，形成公共电极6的图形。如图4-6所示，公共电极6与公共电极线4直接连接，从而实现阵列基板上的公共电极6的连通，由于公共电极6与公共电极线4不是通过过孔转接，因此能够优化公共电极6和公共电极线4的连接情况，降低出现显示不良的几率。
S6、在完成S5的基板上形成包括有钝化层过孔的钝化层8；
具体地，可以在完成S5的基板上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为的钝化层8，钝化层8可以选用氧化物、氮化物或者氧氮化合物，具体地，钝化层材料可以是SiNx，SiOx或Si(ON)x，钝化层8还可以使用Al2O3。钝化层可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。其中，硅的氧化物对应的反应气体可以为SiH4，N2O；氮化物或者氧氮化合物对应气体可以是SiH4，NH3，N2或SiH2Cl2，NH3，N2。通过一次构图工艺形成包括有钝化层过孔的钝化层8的图形。
S7、在完成S6的基板上形成像素电极9的图形。
具体地，在完成S6的基板上通过溅射或热蒸发的方法沉积厚度约为 的透明导电层，透明导电层可以是ITO、IZO或者其他的透明金属氧化物，在透明导电层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于像素电极9的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的透明导电层薄膜，剥离剩余的光刻胶，形成像素电极9的图形，像素电极9通过钝化层过孔与漏电极连接。
经过上述步骤即可制作得到本实施例的阵列基板，阵列基板在AA’方向、BB’方向以及CC’方向的截面分别如图7、图8和图9所示。本实施例连接公共电极线和跨接线的过孔设置在公共电极线下方，不会影响显示装置的开口率；另外阵列基板的公共电极和公共电极线直接连接，而不是通过过孔连接，因此不需要设置用于连接公共电极线和公共电极的过孔，能够提高显示装置的开口率，同时公共电极和公共电极线直接连接，能够优化公共电极和公共电极线的连接情况，降低出现显示不良的几率。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (13)
1.一种阵列基板，包括形成在衬底基板上的栅电极、栅线、栅绝缘层、源电极、漏电极、数据线、公共电极和公共电极线，其特征在于，所述公共电极线与所述公共电极直接连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述公共电极线与所述源电极、漏电极、数据线同层同材料设置，相邻的两个在所述栅线的平行方向上分布的公共电极线通过跨接线电性连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述跨接线位于与其电性连接的公共电极线的延伸方向上。
4.根据权利要求2所述的阵列基板，其特征在于，所述跨接线为金属线，并与所述栅电极和栅线同层同材料设置。
5.根据权利要求3所述的阵列基板，其特征在于，所述跨接线通过第一过孔和第二过孔将相邻的两个在所述栅线的平行方向上分布的公共电极线电性连接，其中，所述第一过孔和所述第二过孔均位于所述公共电极线下方，贯穿所述栅绝缘层。
6.根据权利要求5所述的阵列基板，其特征在于，所述第一过孔和所述第二过孔内设置有用于将所述公共电极线和所述跨接线连接的公共电极线。
7.根据权利要求5所述的阵列基板，其特征在于，所述第一过孔和所述第二过孔内设置有用于将所述公共电极线和所述跨接线连接的公共电极。
8.一种显示装置，其特征在于，包括权利要求1-7任一项所述的阵列基板。
9.一种阵列基板的制作方法，所述阵列基板包括形成在衬底基板上的栅电极、栅线、栅绝缘层、源电极、漏电极、数据线、公共电极和公共电极线，其特征在于，所述制作方法包括：
形成直接连接的公共电极线和公共电极。
10.根据权利要求9所述的阵列基板的制作方法，其特征在于，所述制作方法包括：
通过一次构图工艺同时形成所述源电极、漏电极、数据线和所述公共电极线，相邻的两个在所述栅线的平行方向上分布的公共电极线通过跨接线电性连接。
11.根据权利要求10所述的阵列基板的制作方法，其特征在于，所述制作方法还包括：
通过一次构图工艺同时形成所述栅电极、栅线和所述跨接线。
12.根据权利要求11所述的阵列基板的制作方法，其特征在于，所述制作方法还包括：
形成贯穿所述栅绝缘层的第一过孔和第二过孔，所述第一过孔和第二过孔均位于所述公共电极线下方，所述跨接线通过所述第一过孔和第二过孔将相邻的两个在所述栅线的平行方向上分布的公共电极线电性连接。
13.根据权利要求12所述的阵列基板的制作方法，其特征在于，形成所述第一过孔和第二过孔具体为：
在形成栅绝缘层后，对所述栅绝缘层进行构图形成所述第一过孔和第二过孔；或
在形成所述公共电极线后，对所述栅绝缘层进行构图形成所述第一过孔和第二过孔。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510260761.5A CN104835782A (zh) | 2015-05-20 | 2015-05-20 | 阵列基板及其制作方法、显示装置 |
| US15/141,532 US10651204B2 (en) | 2015-05-20 | 2016-04-28 | Array substrate, its manufacturing method and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510260761.5A CN104835782A (zh) | 2015-05-20 | 2015-05-20 | 阵列基板及其制作方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104835782A true CN104835782A (zh) | 2015-08-12 |
Family
ID=53813570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510260761.5A Pending CN104835782A (zh) | 2015-05-20 | 2015-05-20 | 阵列基板及其制作方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10651204B2 (zh) |
| CN (1) | CN104835782A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105870133A (zh) * | 2016-04-29 | 2016-08-17 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板和显示装置 |
| CN106842741A (zh) * | 2017-01-18 | 2017-06-13 | 深圳市华星光电技术有限公司 | Coa基板及液晶显示面板 |
| CN107910300A (zh) * | 2017-11-20 | 2018-04-13 | 合肥京东方光电科技有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| CN108828859A (zh) * | 2018-05-31 | 2018-11-16 | 昆山龙腾光电有限公司 | 阵列基板及其制作方法和显示装置 |
| CN109449166A (zh) * | 2018-11-01 | 2019-03-08 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示面板 |
| CN111627938A (zh) * | 2020-06-29 | 2020-09-04 | 武汉华星光电技术有限公司 | 阵列基板与显示面板 |
| CN112748593A (zh) * | 2019-10-30 | 2021-05-04 | 乐金显示有限公司 | 显示装置 |
| US11637131B2 (en) | 2020-06-29 | 2023-04-25 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Array substrate and display panel |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI665496B (zh) * | 2018-07-05 | 2019-07-11 | 友達光電股份有限公司 | 畫素陣列基板 |
| CN113257738B (zh) * | 2021-06-02 | 2021-10-08 | 苏州华星光电技术有限公司 | 阵列基板的制备方法、阵列基板及显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102208434A (zh) * | 2011-04-22 | 2011-10-05 | 南开大学 | 一种有源矩阵有机发光二极管显示基板 |
| JP2013210652A (ja) * | 2013-05-16 | 2013-10-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| CN103456747A (zh) * | 2013-09-11 | 2013-12-18 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN104217994A (zh) * | 2014-08-29 | 2014-12-17 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制备方法、显示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2700226C (en) * | 2007-11-08 | 2018-02-27 | Keystone Retaining Wall Systems, Inc. | Wall block with weight bearing pads and method of producing wall blocks |
| KR101295533B1 (ko) * | 2010-11-22 | 2013-08-12 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR102089074B1 (ko) * | 2013-11-07 | 2020-03-13 | 엘지디스플레이 주식회사 | 표시패널용 어레이 기판 및 그 제조방법 |
| CN103838048B (zh) * | 2014-02-28 | 2016-06-01 | 北京京东方显示技术有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN204028524U (zh) * | 2014-06-23 | 2014-12-17 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| CN104076567A (zh) * | 2014-07-22 | 2014-10-01 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法、显示装置 |
| CN104571720B (zh) * | 2015-02-06 | 2017-07-07 | 京东方科技集团股份有限公司 | 一种阵列基板、内嵌式触摸面板和显示装置 |
| CN104809988B (zh) * | 2015-05-18 | 2016-06-29 | 京东方科技集团股份有限公司 | 一种oled阵列基板及显示面板、显示装置 |
-
2015
- 2015-05-20 CN CN201510260761.5A patent/CN104835782A/zh active Pending
-
2016
- 2016-04-28 US US15/141,532 patent/US10651204B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102208434A (zh) * | 2011-04-22 | 2011-10-05 | 南开大学 | 一种有源矩阵有机发光二极管显示基板 |
| JP2013210652A (ja) * | 2013-05-16 | 2013-10-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| CN103456747A (zh) * | 2013-09-11 | 2013-12-18 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN104217994A (zh) * | 2014-08-29 | 2014-12-17 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制备方法、显示装置 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10546882B2 (en) | 2016-04-29 | 2020-01-28 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof, display panel and display device |
| CN105870133A (zh) * | 2016-04-29 | 2016-08-17 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板和显示装置 |
| CN106842741A (zh) * | 2017-01-18 | 2017-06-13 | 深圳市华星光电技术有限公司 | Coa基板及液晶显示面板 |
| WO2018133134A1 (zh) * | 2017-01-18 | 2018-07-26 | 深圳市华星光电技术有限公司 | Coa基板及液晶显示面板 |
| CN106842741B (zh) * | 2017-01-18 | 2018-09-04 | 深圳市华星光电技术有限公司 | Coa基板及液晶显示面板 |
| CN107910300B (zh) * | 2017-11-20 | 2020-04-21 | 合肥京东方光电科技有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| CN107910300A (zh) * | 2017-11-20 | 2018-04-13 | 合肥京东方光电科技有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| US10756122B2 (en) | 2017-11-20 | 2020-08-25 | Boe Technology Group Co., Ltd. | Production method of an array substrate of a display device using TFT as a pixel control unit |
| CN108828859A (zh) * | 2018-05-31 | 2018-11-16 | 昆山龙腾光电有限公司 | 阵列基板及其制作方法和显示装置 |
| CN109449166A (zh) * | 2018-11-01 | 2019-03-08 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示面板 |
| US10910411B2 (en) | 2018-11-01 | 2021-02-02 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof and display panel |
| CN112748593A (zh) * | 2019-10-30 | 2021-05-04 | 乐金显示有限公司 | 显示装置 |
| CN111627938A (zh) * | 2020-06-29 | 2020-09-04 | 武汉华星光电技术有限公司 | 阵列基板与显示面板 |
| WO2022000715A1 (zh) * | 2020-06-29 | 2022-01-06 | 武汉华星光电技术有限公司 | 阵列基板与显示面板 |
| CN111627938B (zh) * | 2020-06-29 | 2022-02-22 | 武汉华星光电技术有限公司 | 阵列基板与显示面板 |
| US11637131B2 (en) | 2020-06-29 | 2023-04-25 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Array substrate and display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| US10651204B2 (en) | 2020-05-12 |
| US20160343735A1 (en) | 2016-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104835782A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102955312B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN102629577B (zh) | 一种tft阵列基板及其制造方法和显示装置 | |
| CN103236440B (zh) | 薄膜晶体管、阵列基板及其制造方法、显示装置 | |
| US10217778B2 (en) | Array substrate and manufacturing method thereof | |
| CN103700665B (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置 | |
| CN102956713B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN102629585A (zh) | 一种显示装置、薄膜晶体管、阵列基板及其制造方法 | |
| CN104934443A (zh) | 阵列基板及其制造方法、显示装置 | |
| US9786506B2 (en) | Array substrate, manufacturing method therefor and display device | |
| CN103412450A (zh) | 阵列基板及其制作方法和显示装置 | |
| CN102709234A (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
| CN104932161A (zh) | 阵列基板及其制作方法、修复方法、显示装置 | |
| CN102723308B (zh) | 一种阵列基板及其制作方法和显示装置 | |
| WO2016141705A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| WO2013143291A1 (zh) | 阵列基板及其制造方法、以及显示设备 | |
| CN105448824A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103456747A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104617039A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103700663B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103441129A (zh) | 阵列基板及其制作方法和显示装置 | |
| US7901951B2 (en) | Thin film transistor array substrate and method for fabricating same | |
| CN104332475B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102945827A (zh) | 一种阵列基板及其制作方法 | |
| CN203607412U (zh) | 阵列基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150812 |
|
| RJ01 | Rejection of invention patent application after publication |