CN104332475B - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN104332475B
CN104332475B CN201410443924.9A CN201410443924A CN104332475B CN 104332475 B CN104332475 B CN 104332475B CN 201410443924 A CN201410443924 A CN 201410443924A CN 104332475 B CN104332475 B CN 104332475B
Authority
CN
China
Prior art keywords
cabling
array substrate
conductive connecting
photoresist
flexible pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410443924.9A
Other languages
English (en)
Other versions
CN104332475A (zh
Inventor
宋星星
徐朝焕
陈正伟
蔡振飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410443924.9A priority Critical patent/CN104332475B/zh
Publication of CN104332475A publication Critical patent/CN104332475A/zh
Priority to US14/739,056 priority patent/US9252163B1/en
Application granted granted Critical
Publication of CN104332475B publication Critical patent/CN104332475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种阵列基板及其制作方法、显示装置，属于显示领域。其中，所述阵列基板，包括有Pad区域，所述阵列基板还包括：设置于基板上的信号线；至少设置于所述Pad区域上、与柔性电路板直接连接的导电连接线，所述导电连接线通过过孔与所述信号线相连接，所述导电连接线包括第一走线和与所述第一走线电连接的第二走线，所述第二走线能够在所述柔性电路板相对所述第一走线发生第一方向的偏移时，使所述导电连接线与所述柔性电路板的接触面积不小于预设阈值，其中，所述第一方向与所述第一走线的走向相垂直。本发明的技术方案能够确保柔性电路板与导电连接线的接触面积，降低柔性电路板偏移造成的影响，有效减少显示不均类不良的发生。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示领域，特别是指一种阵列基板及其制作方法、显示装置。
背景技术
薄膜晶体管液晶显示装置(Thin Film Transistor Liquid Crystal Display，TFT-LCD)是一种主要的平板显示装置。根据驱动液晶的电场方向，TFT-LCD分为垂直电场型和水平电场型。其中，垂直电场型TFT-LCD需要在阵列基板上形成像素电极，在彩膜基板上形成公共电极；然而水平电场型TFT-LCD需要在阵列基板上同时形成像素电极和公共电极。因此，制作水平电场型TFT-LCD的阵列基板时，需要额外增加一次形成公共电极的构图工艺。垂直电场型TFT-LCD包括：扭曲向列(Twist Nematic，TN)型TFT-LCD；水平电场型TFT-LCD包括：边缘电场切换(Fringe Field Switching，FFS)型TFT-LCD，共平面切换(In-PlaneSwitching，IPS)型TFT-LCD。水平电场型TFT-LCD，尤其是FFS型TFT-LCD具有广视角、开口率高等优点，广泛应用于液晶显示器领域。
阵列基板按其功能可分为阵列区域和Pad区域。具体地，阵列区域是阵列基板的工作区域，具有栅线、数据线及公共电极线等信号线、像素电极、公共电极及薄膜晶体管(TFT)等组件，通过这些组件形成驱动液晶的电场。Pad区域即为压接区域，是经切割及研磨工艺之后，将阵列基板的信号线与外部的驱动电路板(例如，柔性电路板(COF))进行连接的区域。Pad区域一般只设有信号线，而不需要像素电极和TFT等组件。Pad区域位于阵列基板的4个边中的其中一个或相邻的两个边上，在Pad区域，通过导电连接线实现驱动电路板与阵列基板的信号线的连接，导电连接线通常采用ITO或IZO等材料形成，其原因为在通过ITO或IZO等材料通过构图工艺形成像素电极或公共电极时，同时构图出导电连接线的图形，以便于简化制造工艺。
如图1所示的Pad区域中，柔性电路板1与导电连接线2直接相连，导电连接线2通过过孔3与信号线4连接，这样柔性电路板1上的显示信号通过导电连接线2的中转，传递到了阵列基板的源漏电极。
柔性电路板与阵列基板绑定时难免会产生纵向或横向的偏移，如图1所示，现有Pad区的导电连接线通常采用纵向(与信号线相垂直)平行直线排布，该设计仅能抵御柔性电路板发生纵向偏移时的影响；但在柔性电路板发生横向偏移时，将会使柔性电路板与导电连接线的接触面积骤减，影响显示信号的传递，会造成大面积的“黑Block”等显示不均类不良，严重时可导致无法正常显示,对显示品质产生重大影响，尤其是对于金属氧化物薄膜晶体管阵列基板来说，该类不良尤为明显。
发明内容
本发明要解决的技术问题是提供一种阵列基板及其制作方法、显示装置，能够确保柔性电路板与导电连接线的接触面积，降低柔性电路板偏移造成的影响，有效减少显示不均类不良的发生。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种阵列基板，包括有Pad区域，所述阵列基板包括：
设置于基板上的信号线；
至少设置于所述Pad区域上、与柔性电路板直接连接的导电连接线，所述导电连接线通过过孔与所述信号线相连接，所述导电连接线包括第一走线和与所述第一走线电连接的第二走线，所述第二走线能够在所述柔性电路板相对所述第一走线发生第一方向的偏移时，使所述导电连接线与所述柔性电路板的接触面积不小于预设阈值，其中，所述第一方向与所述第一走线的走向相垂直。
进一步地，所述Pad区域中，在垂直于阵列基板的方向上所述信号线的图形与所述导电连接线的图形相重合。
进一步地，所述第一走线的走向与所述柔性电路板相平行。
进一步地，所述第二走线的走向与所述第一走线的走向相垂直。
进一步地，所述导电连接线的材质为ITO或IZO。
进一步地，所述信号线为栅线、数据线或公共电极线。
进一步地，所述阵列基板还包括：
绝缘层，用于将所述栅线、数据线或公共电极线相互绝缘。
进一步地，所述绝缘层包括栅绝缘层和钝化层。
本发明实施例还提供了一种显示装置，包括如上所述的阵列基板，还包括与所述导电连接线直接连接的柔性电路板。
本发明实施例还提供了一种如上所述的阵列基板的制作方法，所述阵列基板包括有Pad区域，所述制作方法包括：
沉积金属薄膜，通过构图工艺形成信号线的图形；
沉积导电薄膜，通过构图工艺至少在所述Pad区域形成导电连接线的图形，使所述导电连接线通过过孔与所述信号线连接，所述导电连接线包括第一走线和与所述第一走线电连接的第二走线，所述第二走线能够在所述柔性电路板相对所述第一走线发生第一方向的偏移时，使所述导电连接线与所述柔性电路板的接触面积不小于预设阈值，其中，所述第一方向与所述第一走线的走向相垂直。
本发明的实施例具有以下有益效果：
上述方案中，导电连接线除包括第一走线之外，还包括与第一走线电连接的第二走线，第二走线能够在柔性电路板相对第一走线发生第一方向的偏移时，使导电连接线与柔性电路板的接触面积不小于预设阈值，通过本发明的技术方案能够确保柔性电路板与导电连接线的接触面积，降低柔性电路板偏移造成的影响，有效减少显示不均类不良的发生。
附图说明
图1为现有Pad区走线的结构示意图；
图2为柔性电路板发生横向偏移量时的示意图；
图3为柔性电路板发生横向偏移量时的示意图；
图4和图5为柔性电路板相对导电连接线在X方向上发生偏移时的示意图；
图6为本发明实施例一阵列基板Pad区导电连接线的结构示意图；
图7为本发明实施例二阵列基板Pad区导电连接线的结构示意图。
附图标记
1柔性电路板 2导电连接线 3过孔 4信号线
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例提供一种阵列基板及其制作方法、显示装置，能够确保柔性电路板与导电连接线的接触面积，降低柔性电路板偏移造成的影响，有效减少显示不均类不良的发生。
本发明实施例提供了一种阵列基板，包括有Pad区域，所述阵列基板包括：
设置于基板上的信号线；
至少设置于所述Pad区域上、与柔性电路板直接连接的导电连接线，所述导电连接线通过过孔与所述信号线相连接，所述导电连接线包括第一走线和与所述第一走线电连接的第二走线，所述第二走线能够在所述柔性电路板相对所述第一走线发生第一方向的偏移时，使所述导电连接线与所述柔性电路板的接触面积不小于预设阈值，其中，所述第一方向与所述第一走线的走向相垂直。
本发明的阵列基板中，导电连接线除包括第一走线之外，还包括与第一走线电连接的第二走线，第二走线能够在柔性电路板相对第一走线发生第一方向的偏移时，使导电连接线与柔性电路板的接触面积不小于预设阈值，通过本发明的技术方案能够确保柔性电路板与导电连接线的接触面积，降低柔性电路板偏移造成的影响，有效减少显示不均类不良的发生。
进一步地，所述Pad区域中，在垂直于阵列基板的方向上所述信号线的图形与所述导电连接线的图形相重合，所述导电连接线可以通过多个过孔与所述信号线连接，使得导电连接线能够将柔性电路板的信号传送至所述信号线。
进一步地，所述第一走线的走向与所述柔性电路板相平行。这样当柔性电路板在第一走线的走向方向上发生相对于第一走线的偏移时，第一走线的设计可以将柔性电路板在该方向上偏移造成的影响降至最低。
进一步地，所述第二走线的走向与所述第一走线的走向相垂直。由于柔性电路板与阵列基板绑定时一般会在纵向或横向上发生偏移，在第一走线为纵线排布时，第一走线的设计可以抵御柔性电路板发生纵向偏移时的影响，第二走线的设计可以抵御柔性电路板发生横向偏移时的影响。
进一步地，所述导电连接线的材质可以为ITO或IZO。这样在通过ITO或IZO等材料通过构图工艺形成像素电极或公共电极时，可以同时构图出导电连接线的图形，便于简化制造工艺。
进一步地，所述信号线可以为栅线、数据线或公共电极线。
进一步地，所述阵列基板还包括：
绝缘层，用于将所述栅线、数据线或公共电极线相互绝缘。
进一步地，所述绝缘层包括栅绝缘层和钝化层。
本发明实施例还提供了一种显示装置，包括如上所述的阵列基板，还包括与所述导电连接线直接连接的柔性电路板。所述显示装置可以为：液晶面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
本发明实施例还提供了一种如上所述的阵列基板的制作方法，所述阵列基板包括有Pad区域，所述制作方法包括：
沉积金属薄膜，通过构图工艺形成信号线的图形；
沉积导电薄膜，通过构图工艺至少在所述Pad区域形成导电连接线的图形，使所述导电连接线通过过孔与所述信号线连接，所述导电连接线包括第一走线和与所述第一走线电连接的第二走线，所述第二走线能够在所述柔性电路板相对所述第一走线发生第一方向的偏移时，使所述导电连接线与所述柔性电路板的接触面积不小于预设阈值，其中，所述第一方向与所述第一走线的走向相垂直。
本发明制作的阵列基板中，导电连接线除包括第一走线之外，还包括与第一走线电连接的第二走线，第二走线能够在柔性电路板相对第一走线发生第一方向的偏移时，使导电连接线与柔性电路板的接触面积不小于预设阈值，通过本发明的技术方案能够确保柔性电路板与导电连接线的接触面积，降低柔性电路板偏移造成的影响，有效减少显示不均类不良的发生。
下面结合附图以及具体的实施例对本发明的阵列基板及其制作方法进行进一步地说明：
现有技术中，柔性电路板与阵列基板绑定时难免会产生纵向或横向的偏移，将会使柔性电路板与导电连接线的接触面积骤减，对显示品质产生重大影响，为了确保显示品质，就要求有较高的对位精度，这样会增加工艺管控难度。
如图2所示，假设导电连接线为长100m宽m的纵向长方形，柔性电路板同样为长100m宽m的纵向长方形，在柔性电路板相对导电连接线的横向偏移量为a1时，导电连接线与柔性电路板的接触面积为S1；如图3所示，假设导电连接线为长100m宽m的横向长方形，柔性电路板同样为长100m宽m的横向长方形，在柔性电路板相对导电连接线的横向偏移量为a2时，导电连接线与柔性电路板的接触面积为S2，则：
a1＝a2＝0.1时，S1＝90；S2＝99.9
a1＝a2＝0.2时，S1＝80；S2＝99.8
a1＝a2＝0.3时，S1＝70；S2＝99.7
……
由此可见S2远大于S1，且横向偏移量越大二者差值越大，因此，在柔性电路板相对于导电连接线发生横向偏移时，在导电连接线的设计中引入横向部分可以有效确保柔性电路板与导电连接线的接触面积，将横向偏移造成的影响降至最低。
本发明提供了一种导电连接线的设计方案，导电连接线除包括走向与柔性电路板平行的第一走线外，还包括与第一走线电连接的第二走线，第二走线与第一走线之间成角度α，α大于0度小于180度，优选地，α为90度，即第一走线与第二走线相垂直，导电连接线可以为“十”字型、“T”型、倒“T”型等等。如图4和图5所示，导电连接线2包括第一走线21和与第一走线21垂直的第二走线22，在柔性电路板1相对于导电连接线2在X方向上发生偏移时，柔性电路板1与第一走线21的接触面积为Sm，柔性电路板1与导电连接线2的接触面积为Sm+Sn，可见，第二走线22的设计可以增加柔性电路板1与导电连接线2的接触面积。
在柔性电路板和第一走线均为纵向排布时，第一走线的设计可以抵御柔性电路板发生纵向偏移时的影响，第二走线的设计可以抵御柔性电路板发生横向偏移时的影响。这样无论柔性电路板发生横向偏移还是纵向偏移，都能够确保柔性电路板与导电连接线的接触面积，降低柔性电路板偏移造成的影响，有效减少显示不均类不良的发生，显著降低工艺管控难度。
实施例一：
本实施例的阵列基板的制作方法具体包括以下步骤：
步骤1、提供一衬底基板，在衬底基板上形成公共电极的图形；
其中，衬底基板可为玻璃基板或石英基板。具体地，在衬底基板上通过溅射或热蒸发的方法沉积厚度约为的透明导电层，透明导电层可以是ITO、IZO或者其他的透明金属氧化物，在透明导电层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于公共电极的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的透明导电层薄膜，剥离剩余的光刻胶，形成公共电极的图形。
步骤2、在完成步骤1的基板上形成栅电极和栅线的图形；
具体地，可以采用溅射或热蒸发的方法在完成步骤1的基板上沉积厚度约为的栅金属层，栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅线和栅电极的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅线和栅电极的图形。
步骤3、在完成步骤2的基板上形成栅绝缘层；
具体地，可以采用等离子体增强化学气相沉积(PECVD)方法在完成步骤2的基板上沉积厚度为的栅绝缘层，栅绝缘层可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体是SiH4、NH3、N2或SiH2Cl2、NH3、N2。
步骤4、在完成步骤3的基板上形成有源层和刻蚀阻挡层的图形；
具体地，在基板上依次沉积一层半导体材料和绝缘材料，在绝缘材料上涂覆一层光刻胶，采用半色调或灰色调掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域，其中，光刻胶完全保留区域对应于刻蚀阻挡层的图形所在区域，光刻胶未保留区域对应于有源层的图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶完全保留区域的光刻胶厚度保持不变，光刻胶部分保留区域保留有部分光刻胶，通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的半导体材料，形成有源层的图形；灰化掉光刻胶部分保留区域的光刻胶，通过刻蚀工艺刻蚀掉光刻胶部分保留区域的绝缘材料，形成刻蚀阻挡层的图形，剥离剩余的光刻胶。
步骤5、在完成步骤4的基板上形成数据线、源电极和漏电极的图形；
具体地，可以在完成步骤4的基板上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的源漏金属层，源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极、漏电极和数据线的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属层，剥离剩余的光刻胶，形成漏电极、源电极以及数据线，本实施例中的数据线即为图6中的信号线4，信号线4包括图6中未覆盖在导电连接线2下的部分，还包括覆盖在导电连接线2下的部分，覆盖在导电连接线2下的数据线的图形与导电连接线2图形一致。
步骤6，在完成步骤5的基板上形成包括有像素电极过孔的钝化层；
具体地，可以在完成步骤5的基板上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为的钝化层，钝化层可以选用氧化物、氮化物或者氧氮化合物，具体地，钝化层材料可以是SiNx，SiOx或Si(ON)x，钝化层还可以使用Al2O3。钝化层可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。其中，硅的氧化物对应的反应气体可以为SiH4，N2O；氮化物或者氧氮化合物对应气体可以是SiH4，NH3，N2或SiH2Cl2，NH3，N2。通过一次构图工艺形成包括有过孔的钝化层的图形，具体地，可以在钝化层上涂覆一层厚度约为的有机树脂，有机树脂可以是苯并环丁烯(BCB)，也可以是其他的有机感光材料，曝光显影后，通过一次刻蚀工艺形成有像素电极过孔的钝化层的图形。
步骤7、在完成步骤6的基板上形成像素电极和导电连接线2的图形。
具体地，在完成步骤6的基板上通过溅射或热蒸发的方法沉积厚度约为的透明导电层，透明导电层可以是ITO、IZO或者其他的透明金属氧化物，在透明导电层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于像素电极和导电连接线2的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的透明导电层薄膜，剥离剩余的光刻胶，形成像素电极和导电连接线2的图形，导电连接线2的图形如图6所示，导电连接线2通过过孔3与数据线4连接，像素电极通过像素电极过孔与漏电极连接。
经过上述步骤1-7即可制作出本实施例的阵列基板，由图6可以看出，本实施例的阵列基板中，导电连接线2包括有横向部分(第一走线21)和竖向部分(第二走线22)，这样不管柔性电路板相对于导电连接线2发生横向偏移还是竖向偏移，都能够确保柔性电路板与导电连接线的接触面积，降低柔性电路板偏移造成的影响，有效减少显示不均类不良的发生。
实施例二
本实施例的阵列基板的制作方法具体包括以下步骤：
步骤1、提供一衬底基板，在衬底基板上形成公共电极的图形；
其中，衬底基板可为玻璃基板或石英基板。具体地，在衬底基板上通过溅射或热蒸发的方法沉积厚度约为的透明导电层，透明导电层可以是ITO、IZO或者其他的透明金属氧化物，在透明导电层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于公共电极的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的透明导电层薄膜，剥离剩余的光刻胶，形成公共电极的图形。
步骤2、在完成步骤1的基板上形成栅电极和栅线的图形；
具体地，可以采用溅射或热蒸发的方法在完成步骤1的基板上沉积厚度约为的栅金属层，栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅线和栅电极的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅线和栅电极的图形。本实施例中的栅线即为图7中的信号线4，信号线4包括图6中未覆盖在导电连接线2下的部分，还包括覆盖在导电连接线2下的部分，覆盖在导电连接线2下的栅线的图形与导电连接线2图形一致。
步骤3、在完成步骤2的基板上形成栅绝缘层；
具体地，可以采用等离子体增强化学气相沉积(PECVD)方法在完成步骤2的基板上沉积厚度为的栅绝缘层，栅绝缘层可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体是SiH4、NH3、N2或SiH2Cl2、NH3、N2。
步骤4、在完成步骤3的基板上形成有源层和刻蚀阻挡层的图形；
具体地，在基板上依次沉积一层半导体材料和绝缘材料，在绝缘材料上涂覆一层光刻胶，采用半色调或灰色调掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域，其中，光刻胶完全保留区域对应于刻蚀阻挡层的图形所在区域，光刻胶未保留区域对应于有源层的图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶完全保留区域的光刻胶厚度保持不变，光刻胶部分保留区域保留有部分光刻胶，通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的半导体材料，形成有源层的图形；灰化掉光刻胶部分保留区域的光刻胶，通过刻蚀工艺刻蚀掉光刻胶部分保留区域的绝缘材料，形成刻蚀阻挡层的图形，剥离剩余的光刻胶。
步骤5、在完成步骤4的基板上形成数据线、源电极和漏电极的图形；
具体地，可以在完成步骤4的基板上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的源漏金属层，源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极、漏电极和数据线的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属层，剥离剩余的光刻胶，形成漏电极、源电极以及数据线。
步骤6，在完成步骤5的基板上形成包括有像素电极过孔的钝化层；
具体地，可以在完成步骤5的基板上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为的钝化层，钝化层可以选用氧化物、氮化物或者氧氮化合物，具体地，钝化层材料可以是SiNx，SiOx或Si(ON)x，钝化层还可以使用Al2O3。钝化层可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。其中，硅的氧化物对应的反应气体可以为SiH4，N2O；氮化物或者氧氮化合物对应气体可以是SiH4，NH3，N2或SiH2Cl2，NH3，N2。通过一次构图工艺形成包括有过孔的钝化层的图形，具体地，可以在钝化层上涂覆一层厚度约为的有机树脂，有机树脂可以是苯并环丁烯(BCB)，也可以是其他的有机感光材料，曝光显影后，通过一次刻蚀工艺形成有像素电极过孔的钝化层的图形。
步骤7、在完成步骤6的基板上形成像素电极和导电连接线2的图形。
具体地，在完成步骤6的基板上通过溅射或热蒸发的方法沉积厚度约为的透明导电层，透明导电层可以是ITO、IZO或者其他的透明金属氧化物，在透明导电层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于像素电极和导电连接线2的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的透明导电层薄膜，剥离剩余的光刻胶，形成像素电极和导电连接线2的图形，导电连接线2的图形如图7所示，导电连接线2通过过孔3与栅线4连接，像素电极通过像素电极过孔与漏电极连接。
经过上述步骤1-7即可制作出本实施例的阵列基板，由图7可以看出，本实施例的阵列基板中，导电连接线2包括有横向部分(第一走线21)和竖向部分(第二走线22)，这样不管柔性电路板相对于导电连接线2发生横向偏移还是竖向偏移，都能够确保柔性电路板与导电连接线的接触面积，降低柔性电路板偏移造成的影响，有效减少显示不均类不良的发生。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种阵列基板，包括有Pad区域，其特征在于，所述阵列基板包括：
设置于所述Pad区域上的信号线的一部分，该信号线为阵列基板上用于实现显示的控制线；
至少设置于所述Pad区域上的导电连接线，所述导电连接线的一端用于与柔性电路板的电极连接，另一端通过过孔与所述信号线相连接；所述导电连接线包括间隔设置且依次首尾相连的多个第一走线和多个第二走线，第一走线和第二走线构成一条折线，第一走线的延伸方向与所述Pad区域的信号线的延伸方向基本一致，第二走线的延伸方向与所述第一走线的延伸方向相垂直，使得所述第二走线能够在所述柔性电路板相对所述第一走线发生第一方向的偏移时，使所述导电连接线与所述柔性电路板的接触面积不小于预设阈值，其中，所述第一方向与所述第一走线的走向相垂直。
2.根据权利要求1所述的阵列基板，其特征在于，所述Pad区域中，在垂直于阵列基板的方向上所述信号线的图形与所述导电连接线的图形相重合。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一走线的走向与所述柔性电路板相平行。
4.根据权利要求3所述的阵列基板，其特征在于，所述第二走线的走向与所述第一走线的走向相垂直。
5.根据权利要求1所述的阵列基板，其特征在于，所述导电连接线的材质为ITO或IZO。
6.根据权利要求1-5中任一项所述的阵列基板，其特征在于，所述信号线为栅线、数据线或公共电极线。
7.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括：
绝缘层，用于将所述栅线、数据线或公共电极线相互绝缘。
8.根据权利要求7所述的阵列基板，其特征在于，所述绝缘层包括栅绝缘层和钝化层。
9.一种显示装置，其特征在于，包括如权利要求1-8中任一项所述的阵列基板，还包括与所述导电连接线直接连接的柔性电路板。
10.一种如权利要求1-8中任一项所述的阵列基板的制作方法，所述阵列基板包括有Pad区域，其特征在于，所述制作方法包括：
沉积金属薄膜，通过构图工艺形成信号线的图形；
沉积导电薄膜，通过构图工艺至少在所述Pad区域形成导电连接线的图形，使所述导电连接线通过过孔与所述信号线连接，所述导电连接线包括第一走线和与所述第一走线电连接的第二走线，所述第二走线能够在所述柔性电路板相对所述第一走线发生第一方向的偏移时，使所述导电连接线与所述柔性电路板的接触面积不小于预设阈值，其中，所述第一方向与所述第一走线的走向相垂直。
CN201410443924.9A 2014-09-02 2014-09-02 阵列基板及其制作方法、显示装置 Active CN104332475B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410443924.9A CN104332475B (zh) 2014-09-02 2014-09-02 阵列基板及其制作方法、显示装置
US14/739,056 US9252163B1 (en) 2014-09-02 2015-06-15 Array substrate, method for manufacturing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410443924.9A CN104332475B (zh) 2014-09-02 2014-09-02 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN104332475A CN104332475A (zh) 2015-02-04
CN104332475B true CN104332475B (zh) 2018-09-21

Family

ID=52407173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410443924.9A Active CN104332475B (zh) 2014-09-02 2014-09-02 阵列基板及其制作方法、显示装置

Country Status (2)

Country Link
US (1) US9252163B1 (zh)
CN (1) CN104332475B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107516467B (zh) * 2017-09-21 2020-04-24 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN108919555A (zh) * 2018-08-07 2018-11-30 深圳市华星光电技术有限公司 对向基板及其制备方法、显示装置
US10663819B2 (en) 2018-08-07 2020-05-26 Shenzhen China Star Optoelectronics Technology Co., Ltd. Opposite substrate and preparation method thereof, and display device
CN109782502B (zh) * 2019-01-17 2022-05-13 京东方科技集团股份有限公司 阵列基板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1976558A (zh) * 2005-10-21 2007-06-06 乐金电子（南京）等离子有限公司 柔性线路板及制造方法及采用其的等离子显示板
CN102879961A (zh) * 2012-09-28 2013-01-16 京东方科技集团股份有限公司 一种显示面板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813019B1 (ko) * 2001-10-19 2008-03-13 삼성전자주식회사 표시기판 및 이를 갖는 액정표시장치
JP4816297B2 (ja) * 2006-07-21 2011-11-16 三菱電機株式会社 実装端子基板及びこれを用いた表示装置
KR20080031091A (ko) * 2006-10-03 2008-04-08 삼성전자주식회사 표시장치 및 이의 제조 방법
JP2009098266A (ja) * 2007-10-15 2009-05-07 Mitsubishi Electric Corp 表示装置
CN102708771B (zh) * 2012-05-14 2015-04-15 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1976558A (zh) * 2005-10-21 2007-06-06 乐金电子（南京）等离子有限公司 柔性线路板及制造方法及采用其的等离子显示板
CN102879961A (zh) * 2012-09-28 2013-01-16 京东方科技集团股份有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
US9252163B1 (en) 2016-02-02
CN104332475A (zh) 2015-02-04

Similar Documents

Publication Publication Date Title
CN105633016B (zh) Tft基板的制作方法及制得的tft基板
US10651204B2 (en) Array substrate, its manufacturing method and display device
CN102956713B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
WO2013155830A1 (zh) 阵列基板的制造方法、阵列基板及显示装置
CN105137672B (zh) 阵列基板及其制造方法
JP2016519847A (ja) 薄膜トランジスタ及びその製造方法、アレイ基板、並びにディスプレイ
CN104934443A (zh) 阵列基板及其制造方法、显示装置
US10761390B2 (en) Liquid crystal display device and method for fabricating the same
CN104576542A (zh) 阵列基板及其制作方法、显示装置
CN104332475B (zh) 阵列基板及其制作方法、显示装置
CN104932161A (zh) 阵列基板及其制作方法、修复方法、显示装置
CN105070684A (zh) 阵列基板的制备方法、阵列基板及显示装置
US9281325B2 (en) Array substrate, manufacturing method thereof and display device
US10879278B2 (en) Display substrate, manufacturing method therefor, and display device
US20140132905A1 (en) Array substrate and manufacture method of the same, liquid crystal display panel, and display device
WO2014183420A1 (zh) 一种阵列基板及其制作方法和显示面板
WO2016201778A1 (zh) 阵列基板及其制造方法
CN108873526A (zh) 阵列基板及其制造方法、显示装置
CN102956715B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN107978608B (zh) Ips型薄膜晶体管阵列基板及其制作方法
CN104617039A (zh) 阵列基板及其制作方法、显示装置
CN103076701B (zh) 液晶显示装置及其制造方法
CN104216190B (zh) 阵列基板及其制作方法、显示装置
CN105204251B (zh) 一种显示基板及其制作方法和显示装置
CN106898577A (zh) 显示基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant