CN107978608B - Ips型薄膜晶体管阵列基板及其制作方法 - Google Patents
Ips型薄膜晶体管阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN107978608B CN107978608B CN201711177291.1A CN201711177291A CN107978608B CN 107978608 B CN107978608 B CN 107978608B CN 201711177291 A CN201711177291 A CN 201711177291A CN 107978608 B CN107978608 B CN 107978608B
- Authority
- CN
- China
- Prior art keywords
- layer
- grid
- gate insulating
- electrode
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 50
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 238000000034 method Methods 0.000 claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 claims abstract description 46
- 238000012545 processing Methods 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims description 59
- 239000002184 metal Substances 0.000 claims description 59
- 239000000758 substrate Substances 0.000 claims description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 24
- 230000005540 biological transmission Effects 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 16
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 12
- 239000011733 molybdenum Substances 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 6
- 229910001362 Ta alloys Inorganic materials 0.000 claims description 6
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 6
- 229910001080 W alloy Inorganic materials 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 6
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 claims description 6
- JZLMRQMUNCKZTP-UHFFFAOYSA-N molybdenum tantalum Chemical compound [Mo].[Ta] JZLMRQMUNCKZTP-UHFFFAOYSA-N 0.000 claims description 6
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 claims description 6
- 238000011161 development Methods 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 4
- 229910001257 Nb alloy Inorganic materials 0.000 claims description 3
- 238000004380 ashing Methods 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 230000005684 electric field Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种IPS型薄膜晶体管阵列基板及其制作方法。本发明的IPS型薄膜晶体管阵列基板的制作方法包括：采用第一道光罩工艺形成栅极、扫描线、像素电极、公共电极，采用第二道光罩工艺形成栅极绝缘层上的第一通孔与第二通孔以及有源层，采用第三道光罩工艺形成源极、漏极、数据线及公共电极线；本发明只需要采用3道光罩工艺即可完成IPS型薄膜晶体管阵列基板的制作，与现有技术相比，采用的光罩数量较少，制程时间较短，因此生产成本低。本发明的IPS型薄膜晶体管阵列基板采用上述方法制作，制作工艺简单，生产成本低，且具有优异的电学性能。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种IPS型薄膜晶体管阵列基板及其制作方法。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(Backlight Module)。
通常液晶显示面板由彩膜(CF，Color Filter)基板、薄膜晶体管(TFT，Thin FilmTransistor)基板、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，Liquid Crystal)及密封胶框(Sealant)组成。
根据驱动液晶的电场方向，薄膜晶体管液晶显示器(TFT-LCD)可分为垂直电场型和水平电场型。其中，垂直电场型TFT-LCD需要在薄膜晶体管阵列基板上形成像素电极，在彩膜基板上形成公共电极；而水平电场型TFT-LCD需要在薄膜晶体管阵列基板上同时形成像素电极和公共电极。垂直电场型TFT-LCD包括：扭曲向列(Twist Nematic，简称为TN)型TFT-LCD；水平电场型TFT-LCD包括：边缘电场切换(Fringe Field Switching，简称为FFS)型TFT-LCD、共平面切换(In-Plane Switching，简称为IPS)型TFT-LCD。水平电场型TFT-LCD，尤其是IPS型TFT-LCD具有响应速度快、可视角度大及色彩真实等优点，广泛应用于液晶显示器领域。但是目前IPS型薄膜晶体管阵列基板的制作方法通常需要采用至少4道光罩工艺，由于光罩的制作成本较高且多道光罩工艺的制程时间较长，因此目前IPS型薄膜晶体管阵列基板的制作成本较高。
发明内容
本发明的目的在于提供一种IPS型薄膜晶体管阵列基板的制作方法，使用光罩工艺的次数较少，生产成本低。
本发明的目的还在于提供一种IPS型薄膜晶体管阵列基板，制作工艺简单，生产成本低，且具有优异的电学性能。
为实现上述目的，本发明提供一种IPS型薄膜晶体管阵列基板的制作方法，包括如下步骤：
S1、提供衬底基板，采用第一道光罩工艺在所述衬底基板上形成栅极、扫描线、像素电极、公共电极；其中，所述扫描线与栅极相连；
S2、在所述栅极、扫描线、像素电极、公共电极及衬底基板上沉积栅极绝缘层，在所述栅极绝缘层上沉积半导体层，采用第二道光罩工艺对所述栅极绝缘层与半导体层进行图形化处理，得到位于所述栅极绝缘层上的第一通孔与第二通孔以及对应于所述栅极上方的有源层，所述第一通孔与第二通孔分别对应于所述像素电极与公共电极上方设置；
S3、在所述有源层与栅极绝缘层上沉积源漏极金属层，采用第三道光罩工艺对所述源漏极金属层进行图形化处理，得到源极、漏极、数据线、公共电极线，其中，所述源极与漏极分别与所述有源层的两侧相接触，所述数据线与所述源极相连，所述漏极通过所述栅极绝缘层上的第一通孔与所述像素电极相连，所述公共电极线通过所述栅极绝缘层上的第二通孔与所述公共电极相连。
所述步骤S1具体包括：
S11、提供衬底基板，采用物理气相沉积方法在所述衬底基板上沉积第一金属层；
S12、采用第一道光罩工艺对所述第一金属层进行图形化处理，得到栅极预定图案与扫描线预定图案以及像素电极与公共电极；
S13、在所述栅极预定图案与扫描线预定图案上镀上第二金属层，得到栅极与扫描线，其中，所述第二金属层的导电性能大于所述第一金属层的导电性能。
所述第一金属层的材料包括钼、钼钛合金、氧化铟锡、钼钨合金、钼钽合金、钼铌合金中的一种或多种。
所述第二金属层的材料包括铜。
在所述栅极预定图案与扫描线预定图案上镀上第二金属层的工艺为电镀工艺。
所述第二道光罩工艺为半灰阶光罩工艺；所述步骤S2具体包括：
S21、在所述栅极、扫描线、像素电极、公共电极及衬底基板上沉积栅极绝缘层，在所述栅极绝缘层上沉积半导体层；
在所述半导体层上涂布光阻层，采用半灰阶光罩对光阻层进行曝光显影，在所述光阻层上形成对应于像素电极上的第一过孔、对应于公共电极上的第二过孔、对应于栅极上方的凸起；
S22、以所述光阻层为阻挡层，对所述栅极绝缘层与半导体层进行蚀刻，得到贯穿所述栅极绝缘层与半导体层的第三过孔与第四过孔，所述第三过孔与第四过孔分别和所述第一过孔与第二过孔相对应；
S23、对所述光阻层进行灰化处理，薄化所述凸起对应的区域，去除所述光阻层的其它区域；
S24、以所述凸起处的光阻层为阻挡层，对所述半导体层进行蚀刻，得到对应于所述栅极上方的有源层；所述第三过孔与第四过孔位于所述半导体层的上半部分消失，变为分别位于所述栅极绝缘层上的第一通孔与第二通孔；
S25、剥离剩余的光阻层。
所述半灰阶光罩上设有对应于第一过孔与第二过孔的第一区域、对应于凸起的第二区域、除第一区域与第二区域之外的第三区域，所述第一区域的光透过率大于所述第三区域的光透过率，所述第三区域的光透过率大于所述第二区域的光透过率；所述光阻层为正型光阻材料。
所述第一区域的光透过率为100％，所述第二区域的光透过率为0，所述第三区域的光透过率为0～100％。
本发明还提供一种IPS型薄膜晶体管阵列基板，包括：
衬底基板；
设于所述衬底基板的栅极、扫描线、像素电极及公共电极；其中，所述扫描线与栅极相连；
设于所述栅极、扫描线、像素电极、公共电极上的栅极绝缘层，所述栅极绝缘层上设有对应于所述像素电极上方设置的第一通孔与对应于所述公共电极上方设置的第二通孔；
设于所述栅极绝缘层上且对应于所述栅极上方的有源层；
设于所述有源层与栅极绝缘层上的源极与漏极、设于所述栅极绝缘层上的数据线与公共电极线；其中，所述源极与漏极分别与所述有源层的两侧相接触，所述数据线与所述源极相连，所述漏极通过所述栅极绝缘层上的第一通孔与所述像素电极相连，所述公共电极线通过所述栅极绝缘层上的第二通孔与所述公共电极相连。
所述像素电极与公共电极包括设于所述衬底基板上的第一金属层，所述栅极与扫描线包括设于所述衬底基板上的第一金属层与设于所述第一金属层上的第二金属层；其中，所述第二金属层的导电性能大于所述第一金属层的导电性能；
所述第一金属层的材料包括钼、钼钛合金、氧化铟锡、钼钨合金、钼钽合金、钼铌合金中的一种或多种；
所述第二金属层的材料包括铜。
本发明的有益效果：本发明的IPS型薄膜晶体管阵列基板的制作方法只需要采用3道光罩工艺即可完成，与现有技术相比，采用的光罩数量较少，制程时间较短，因此生产成本低。本发明的IPS型薄膜晶体管阵列基板采用上述方法制作，制作工艺简单，生产成本低，且具有优异的电学性能。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为本发明的IPS型薄膜晶体管阵列基板的制作方法的流程图；
图2为本发明的IPS型薄膜晶体管阵列基板的制作方法的步骤S11的示意图；
图3为本发明的IPS型薄膜晶体管阵列基板的制作方法的步骤S12制程的俯视图；
图4a为图3沿AA线的剖视图；
图4b为图3沿BB线的剖视图；
图5为本发明的IPS型薄膜晶体管阵列基板的制作方法的步骤S13制程的俯视图；
图6a为图5沿AA线的剖视图；
图6b为图5沿BB线的剖视图；
图7为本发明的IPS型薄膜晶体管阵列基板的制作方法的步骤S2制程的俯视图；
图8a为图7沿AA线的剖视图；
图8b为图7沿BB线的剖视图；
图9a与图9b为本发明的IPS型薄膜晶体管阵列基板的制作方法的步骤S21制程的剖视示意图；
图9c为本发明的IPS型薄膜晶体管阵列基板的制作方法的步骤S22制程的剖视示意图；
图9d为本发明的IPS型薄膜晶体管阵列基板的制作方法的步骤S23制程的剖视示意图；
图9e为本发明的IPS型薄膜晶体管阵列基板的制作方法的步骤S24制程的剖视示意图；
图9f为本发明的IPS型薄膜晶体管阵列基板的制作方法的步骤S25制程的剖视示意图；
图10为本发明的IPS型薄膜晶体管阵列基板的制作方法的步骤S3制程的俯视图；
图11a为图10沿AA线的剖视图；
图11b为图10沿BB线的剖视图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1，本发明提供一种IPS型薄膜晶体管阵列基板的制作方法，包括如下步骤：
S1、如图2至图6b所示，提供衬底基板10，采用第一道光罩工艺在所述衬底基板10上形成栅极21、扫描线22、像素电极23、公共电极24；其中，所述扫描线22与栅极21相连。
具体的，所述步骤S1包括：
S11、如图2所示，采用物理气相沉积方法(PVD)在所述衬底基板10上沉积第一金属层11；
S12、如图3、图4a与图4b所示，采用第一道光罩工艺对所述第一金属层11进行图形化处理，得到栅极预定图案15与扫描线预定图案16以及像素电极23与公共电极24；
S13、如图5、图6a与图6b所示，在所述栅极预定图案15与扫描线预定图案16上镀上第二金属层12，得到栅极21与扫描线22，其中，所述第二金属层12的导电性能大于所述第一金属层11的导电性能。
具体的，所述第一金属层11的材料包括钼(Mo)、钼钛合金(MoTi)、氧化铟锡(ITO)、钼钨合金(MoW)、钼钽合金(MoTa)、钼铌合金(MoNb)中的一种或多种。
具体的，所述第二金属层12的材料包括铜。
由于像素电极23与公共电极24不需要具有低电阻，因此，仅由第一金属层11构成即可满足其电学性能要求；由于栅极21与扫描线22需要具有低电阻，因此在第一金属层11上镀上导电性能更好的第二金属层12(优选为铜)来制备栅极21与扫描线22，能够降低其电阻值，使其满足相应的电学性能要求。具体的，在所述栅极预定图案15与扫描线预定图案16上镀上第二金属层12的工艺为电镀工艺。电镀过程中，对所述栅极预定图案15与扫描线预定图案16通电，对所述像素电极23与公共电极24不通电，即可实现只在栅极预定图案15与扫描线预定图案16上镀上第二金属层12而不在像素电极23与公共电极24镀上第二金属层12。
具体的，所述衬底基板10为玻璃基板。
具体的，所述第一道光罩工艺包括涂光阻、曝光、显影、湿蚀刻及光阻剥离制程。
具体的，本发明通过在栅极预定图案15与扫描线预定图案16上镀上第二金属层12，可以提升制得的栅极21与扫描线22的导电性能。
S2、如图7、图8a与图8b所示，在所述栅极21、扫描线22、像素电极23、公共电极24及衬底基板10上沉积栅极绝缘层30，在所述栅极绝缘层30上沉积半导体层35，采用第二道光罩工艺对所述栅极绝缘层30与半导体层35进行图形化处理，得到位于所述栅极绝缘层30上的第一通孔31与第二通孔32以及对应于所述栅极21上方的有源层40，所述第一通孔31与第二通孔32分别对应于所述像素电极23与公共电极24上方设置。
具体的，所述第二道光罩工艺为半灰阶光罩(Half-tone Mask)工艺；所述步骤S2具体包括：
S21、如图9a至图9b所示，在所述栅极21、扫描线22、像素电极23、公共电极24及衬底基板10上沉积栅极绝缘层30，在所述栅极绝缘层30上沉积半导体层35；
在所述半导体层35上涂布光阻层70，采用半灰阶光罩80对光阻层70进行曝光显影，在所述光阻层70上形成对应于像素电极23上的第一过孔71、对应于公共电极24上的第二过孔72、对应于栅极21上方的凸起73。
具体的，所述半灰阶光罩80上设有对应于第一过孔71与第二过孔72的第一区域81、对应于凸起73的第二区域82、除第一区域81与第二区域82之外的第三区域83，所述第一区域81的光透过率大于所述第三区域83的光透过率，所述第三区域83的光透过率大于所述第二区域82的光透过率。所述光阻层70为正型光阻材料。
优选的，所述第一区域81的光透过率为100％，所述第二区域82的光透过率为0，所述第三区域83的光透过率为0～100％。
S22、如图9c所示，以所述光阻层70为阻挡层，对所述栅极绝缘层30与半导体层35进行蚀刻，得到贯穿所述栅极绝缘层30与半导体层35的第三过孔33与第四过孔74，所述第三过孔33与第四过孔74分别和所述第一过孔71与第二过孔72相对应。
S23、如图9d所示，对所述光阻层70进行灰化处理，薄化所述凸起73对应的区域，去除所述光阻层70的其它区域。
S24、如图9e所示，以所述凸起73处的光阻层70为阻挡层，对所述半导体层35进行蚀刻，得到对应于所述栅极21上方的有源层40；所述第三过孔33与第四过孔74位于所述半导体层35的上半部分消失，变为分别位于所述栅极绝缘层30上的第一通孔31与第二通孔32。
S25、如图9f所示，剥离剩余的光阻层70。
具体的，所述栅极绝缘层30的材料包括氧化硅(SiOx)与氮化硅(SiNx)中的一种或多种。
具体的，所述半导体层35的材料包括非晶硅、多晶硅、金属氧化物中的一种或多种。
具体的，所述栅极绝缘层30与半导体层35的沉积方法均为化学气相沉积法(CVD)。
S3、如图10、图11a与图11b所示，在所述有源层40与栅极绝缘层30上沉积源漏极金属层43，采用第三道光罩工艺对所述源漏极金属层43进行图形化处理，得到源极51、漏极52、数据线53、公共电极线55，其中，所述源极51与漏极52分别与所述有源层40的两侧相接触，所述数据线53与所述源极51相连，所述漏极52通过所述栅极绝缘层30上的第一通孔31与所述像素电极23相连，所述公共电极线55通过所述栅极绝缘层30上的第二通孔32与所述公共电极24相连。至此，完成本发明的IPS型薄膜晶体管阵列基板的制作。
具体的，所述源漏极金属层43的沉积方法为物理气相沉积方法(PVD)。
具体的，所述第三道光罩工艺包括涂光阻、曝光、显影、湿蚀刻及光阻剥离制程。
上述IPS型薄膜晶体管阵列基板的制作方法只需要采用3道光罩工艺即可完成，与现有技术相比，采用的光罩数量较少，制程时间较短，因此生产成本低。
请参阅图10、图11a与图11b，基于上述IPS型薄膜晶体管阵列基板的制作方法，本发明还提供一种IPS型薄膜晶体管阵列基板，包括：
衬底基板10；
设于所述衬底基板10上的栅极21、扫描线22、像素电极23及公共电极24；其中，所述扫描线22与栅极21相连；
设于所述栅极21、扫描线22、像素电极23、公共电极24上的栅极绝缘层30，所述栅极绝缘层30上设有对应于所述像素电极23上方设置的第一通孔31与对应于所述公共电极24上方设置的第二通孔32；
设于所述栅极绝缘层30上且对应于所述栅极21上方的有源层40；
设于所述有源层40与栅极绝缘层30上的源极51与漏极52、设于所述栅极绝缘层30上的数据线53与公共电极线55；其中，所述源极51与漏极52分别与所述有源层40的两侧相接触，所述数据线53与所述源极51相连，所述漏极52通过所述栅极绝缘层30上的第一通孔31与所述像素电极23相连，所述公共电极线55通过所述栅极绝缘层30上的第二通孔32与所述公共电极24相连。
具体的，所述像素电极23与公共电极24包括设于所述衬底基板10上的第一金属层11，所述栅极21与扫描线22包括设于所述衬底基板10上的第一金属层11与设于所述第一金属层11上的第二金属层12；其中，所述第二金属层12的导电性能大于所述第一金属层11的导电性能。
具体的，所述第一金属层11的材料包括钼(Mo)、钼钛合金(MoTi)、氧化铟锡(ITO)、钼钨合金(MoW)、钼钽合金(MoTa)、钼铌合金(MoNb)中的一种或多种。
具体的，所述第二金属层12的材料包括铜。
具体的，所述衬底基板10为玻璃基板。
具体的，所述栅极绝缘层30的材料包括氧化硅(SiOx)与氮化硅(SiNx)中的一种或多种。
具体的，所述有源层40的材料包括非晶硅、多晶硅、金属氧化物中的一种或多种。
上述IPS型薄膜晶体管阵列基板的制作工艺简单，生产成本低，且具有优异的电学性能。
综上所述，本发明提供一种IPS型薄膜晶体管阵列基板及其制作方法。本发明的IPS型薄膜晶体管阵列基板的制作方法只需要采用3道光罩工艺即可完成，与现有技术相比，采用的光罩数量较少，制程时间较短，因此生产成本低。本发明的IPS型薄膜晶体管阵列基板采用上述方法制作，制作工艺简单，生产成本低，且具有优异的电学性能。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种IPS型薄膜晶体管阵列基板的制作方法，其特征在于，包括如下步骤：
S1、提供衬底基板(10)，采用第一道光罩工艺在所述衬底基板(10)上形成栅极(21)、扫描线(22)、像素电极(23)、公共电极(24)；其中，所述扫描线(22)与栅极(21)相连；
S2、在所述栅极(21)、扫描线(22)、像素电极(23)、公共电极(24)及衬底基板(10)上沉积栅极绝缘层(30)，在所述栅极绝缘层(30)上沉积半导体层(35)，采用第二道光罩工艺对所述栅极绝缘层(30)与半导体层(35)进行图形化处理，得到位于所述栅极绝缘层(30)上的第一通孔(31)与第二通孔(32)以及对应于所述栅极(21)上方的有源层(40)，所述第一通孔(31)与第二通孔(32)分别对应于所述像素电极(23)与公共电极(24)上方设置；
S3、在所述有源层(40)与栅极绝缘层(30)上沉积源漏极金属层(43)，采用第三道光罩工艺对所述源漏极金属层(43)进行图形化处理，得到源极(51)、漏极(52)、数据线(53)、公共电极线(55)，其中，所述源极(51)与漏极(52)分别与所述有源层(40)的两侧相接触，所述数据线(53)与所述源极(51)相连，所述漏极(52)通过所述栅极绝缘层(30)上的第一通孔(31)与所述像素电极(23)相连，所述公共电极线(55)通过所述栅极绝缘层(30)上的第二通孔(32)与所述公共电极(24)相连。
2.如权利要求1所述的IPS型薄膜晶体管阵列基板的制作方法，其特征在于，所述步骤S1具体包括：
S11、提供衬底基板(10)，采用物理气相沉积方法在所述衬底基板(10)上沉积第一金属层(11)；
S12、采用第一道光罩工艺对所述第一金属层(11)进行图形化处理，得到栅极预定图案(15)与扫描线预定图案(16)以及像素电极(23)与公共电极(24)；
S13、在所述栅极预定图案(15)与扫描线预定图案(16)上镀上第二金属层(12)，得到栅极(21)与扫描线(22)，其中，所述第二金属层(12)的导电性能大于所述第一金属层(11)的导电性能。
3.如权利要求2所述的IPS型薄膜晶体管阵列基板的制作方法，其特征在于，所述第一金属层(11)的材料包括钼、钼钛合金、氧化铟锡、钼钨合金、钼钽合金、钼铌合金中的一种或多种。
4.如权利要求2所述的IPS型薄膜晶体管阵列基板的制作方法，其特征在于，所述第二金属层(12)的材料包括铜。
5.如权利要求2所述的IPS型薄膜晶体管阵列基板的制作方法，其特征在于，在所述栅极预定图案(15)与扫描线预定图案(16)上镀上第二金属层(12)的工艺为电镀工艺。
6.如权利要求1所述的IPS型薄膜晶体管阵列基板的制作方法，其特征在于，所述第二道光罩工艺为半灰阶光罩工艺；所述步骤S2具体包括：
S21、在所述栅极(21)、扫描线(22)、像素电极(23)、公共电极(24)及衬底基板(10)上沉积栅极绝缘层(30)，在所述栅极绝缘层(30)上沉积半导体层(35)；
在所述半导体层(35)上涂布光阻层(70)，采用半灰阶光罩(80)对光阻层(70)进行曝光显影，在所述光阻层(70)上形成对应于像素电极(23)上的第一过孔(71)、对应于公共电极(24)上的第二过孔(72)、对应于栅极(21)上方的凸起(73)；
S22、以所述光阻层(70)为阻挡层，对所述栅极绝缘层(30)与半导体层(35)进行蚀刻，得到贯穿所述栅极绝缘层(30)与半导体层(35)的第三过孔(33)与第四过孔(74)，所述第三过孔(33)与第四过孔(74)分别和所述第一过孔(71)与第二过孔(72)相对应；
S23、对所述光阻层(70)进行灰化处理，薄化所述凸起(73)对应的区域，去除所述光阻层(70)的其它区域；
S24、以所述凸起(73)处的光阻层(70)为阻挡层，对所述半导体层(35)进行蚀刻，得到对应于所述栅极(21)上方的有源层(40)；所述第三过孔(33)与第四过孔(74)位于所述半导体层(35)的上半部分消失，变为分别位于所述栅极绝缘层(30)上的第一通孔(31)与第二通孔(32)；
S25、剥离剩余的光阻层(70)。
7.如权利要求6所述的IPS型薄膜晶体管阵列基板的制作方法，其特征在于，所述半灰阶光罩(80)上设有对应于第一过孔(71)与第二过孔(72)的第一区域(81)、对应于凸起(73)的第二区域(82)、除第一区域(81)与第二区域(82)之外的第三区域(83)，所述第一区域(81)的光透过率大于所述第三区域(83)的光透过率，所述第三区域(83)的光透过率大于所述第二区域(82)的光透过率；所述光阻层(70)为正型光阻材料。
8.如权利要求7所述的IPS型薄膜晶体管阵列基板的制作方法，其特征在于，所述第一区域(81)的光透过率为100％，所述第二区域(82)的光透过率为0。
9.一种IPS型薄膜晶体管阵列基板，其特征在于，包括：
衬底基板(10)；
设于所述衬底基板(10)上的栅极(21)、扫描线(22)、像素电极(23)及公共电极(24)；其中，所述扫描线(22)与栅极(21)相连；
设于所述栅极(21)、扫描线(22)、像素电极(23)、公共电极(24)上的栅极绝缘层(30)，所述栅极绝缘层(30)上设有对应于所述像素电极(23)上方设置的第一通孔(31)与对应于所述公共电极(24)上方设置的第二通孔(32)；
设于所述栅极绝缘层(30)上且对应于所述栅极(21)上方的有源层(40)；
设于所述有源层(40)与栅极绝缘层(30)上的源极(51)与漏极(52)、设于所述栅极绝缘层(30)上的数据线(53)与公共电极线(55)；其中，所述源极(51)与漏极(52)分别与所述有源层(40)的两侧相接触，所述数据线(53)与所述源极(51)相连，所述漏极(52)通过所述栅极绝缘层(30)上的第一通孔(31)与所述像素电极(23)相连，所述公共电极线(55)通过所述栅极绝缘层(30)上的第二通孔(32)与所述公共电极(24)相连。
10.如权利要求9所述的IPS型薄膜晶体管阵列基板，其特征在于，所述像素电极(23)与公共电极(24)包括设于所述衬底基板(10)上的第一金属层(11)，所述栅极(21)与扫描线(22)包括设于所述衬底基板(10)上的第一金属层(11)与设于所述第一金属层(11)上的第二金属层(12)；其中，所述第二金属层(12)的导电性能大于所述第一金属层(11)的导电性能；
所述第一金属层(11)的材料包括钼、钼钛合金、氧化铟锡、钼钨合金、钼钽合金、钼铌合金中的一种或多种；
所述第二金属层(12)的材料包括铜。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711177291.1A CN107978608B (zh) | 2017-11-22 | 2017-11-22 | Ips型薄膜晶体管阵列基板及其制作方法 |
| PCT/CN2017/117344 WO2019100494A1 (zh) | 2017-11-22 | 2017-12-20 | Ips型薄膜晶体管阵列基板及其制作方法 |
| US15/744,067 US11114475B2 (en) | 2017-11-22 | 2017-12-20 | IPS thin-film transistor array substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711177291.1A CN107978608B (zh) | 2017-11-22 | 2017-11-22 | Ips型薄膜晶体管阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107978608A CN107978608A (zh) | 2018-05-01 |
| CN107978608B true CN107978608B (zh) | 2019-09-10 |
Family
ID=62011087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711177291.1A Active CN107978608B (zh) | 2017-11-22 | 2017-11-22 | Ips型薄膜晶体管阵列基板及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107978608B (zh) |
| WO (1) | WO2019100494A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108922966A (zh) * | 2018-06-19 | 2018-11-30 | 信利半导体有限公司 | 一种有机薄膜晶体管及其制备方法 |
| CN110931426B (zh) * | 2019-11-27 | 2022-03-08 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板的制作方法 |
| CN113690181B (zh) * | 2021-08-19 | 2024-03-12 | 昆山龙腾光电股份有限公司 | Tft阵列基板及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102087450A (zh) * | 2009-12-07 | 2011-06-08 | 乐金显示有限公司 | 制造液晶显示装置的方法 |
| CN105514032A (zh) * | 2016-01-11 | 2016-04-20 | 深圳市华星光电技术有限公司 | Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100493869B1 (ko) * | 1999-12-16 | 2005-06-10 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
| KR101058461B1 (ko) * | 2007-10-17 | 2011-08-24 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법 |
-
2017
- 2017-11-22 CN CN201711177291.1A patent/CN107978608B/zh active Active
- 2017-12-20 WO PCT/CN2017/117344 patent/WO2019100494A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102087450A (zh) * | 2009-12-07 | 2011-06-08 | 乐金显示有限公司 | 制造液晶显示装置的方法 |
| CN105514032A (zh) * | 2016-01-11 | 2016-04-20 | 深圳市华星光电技术有限公司 | Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107978608A (zh) | 2018-05-01 |
| WO2019100494A1 (zh) | 2019-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105633016B (zh) | Tft基板的制作方法及制得的tft基板 | |
| CN102769040B (zh) | 薄膜晶体管、阵列基板及其制作方法、显示装置 | |
| CN101957529B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| CN104950541B (zh) | Boa型液晶显示面板及其制作方法 | |
| CN104217994B (zh) | 一种薄膜晶体管阵列基板及其制备方法、显示装置 | |
| CN105742292B (zh) | 阵列基板的制作方法及制得的阵列基板 | |
| CN106024706B (zh) | 阵列基板及其制作方法 | |
| CN105093750B (zh) | Tft阵列基板结构及其制作方法 | |
| CN105070727B (zh) | 一种薄膜晶体管阵列基板、其制作方法及显示装置 | |
| CN103730475B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN105470269A (zh) | Tft阵列基板及其制作方法 | |
| CN105655359A (zh) | Tft基板的制作方法 | |
| CN105094486A (zh) | 内嵌式自电容触控显示面板及其制作方法 | |
| CN105590896A (zh) | 阵列基板的制作方法及制得的阵列基板 | |
| CN105789120B (zh) | Tft基板的制作方法及tft基板 | |
| WO2013155830A1 (zh) | 阵列基板的制造方法、阵列基板及显示装置 | |
| CN105448824B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN107978608B (zh) | Ips型薄膜晶体管阵列基板及其制作方法 | |
| CN104934443A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN103309105A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN103728803A (zh) | 一种阵列基板及其制造方法、显示装置 | |
| US9240424B2 (en) | Thin film transistor array substrate and producing method thereof | |
| CN104779203B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| EP2863435A1 (en) | Array substrate, manufacturing method of same, and display device | |
| WO2016201778A1 (zh) | 阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |