CN105742292B - 阵列基板的制作方法及制得的阵列基板 - Google Patents
阵列基板的制作方法及制得的阵列基板 Download PDFInfo
- Publication number
- CN105742292B CN105742292B CN201610114955.9A CN201610114955A CN105742292B CN 105742292 B CN105742292 B CN 105742292B CN 201610114955 A CN201610114955 A CN 201610114955A CN 105742292 B CN105742292 B CN 105742292B
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- drain
- source
- passivation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000002161 passivation Methods 0.000 claims abstract description 75
- 238000000137 annealing Methods 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 20
- 238000012545 processing Methods 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 12
- 239000002131 composite material Substances 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 239000011787 zinc oxide Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 239000004411 aluminium Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 25
- 230000019491 signal transduction Effects 0.000 abstract description 4
- 238000005253 cladding Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 7
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000000536 complexating effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种阵列基板的制作方法及制得的阵列基板,通过在第一钝化层上形成包覆第一通孔的导电连接层,从而在后续的平坦层的退火过程中,由于平坦层与第一通孔处的源/漏极之间设有导电连接层,不能够相接触,因此不会发生反应,有利于提高阵列基板的电学性能,实现信号导通;同时该方法工艺简单,生产良率极高。本发明制得的阵列基板,信号传导畅通,具有良好的电学性能。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板的制作方法及制得的阵列基板。
背景技术
随着显示技术的发展,液晶显示器(Liquid Crystal Display,LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点,而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品,成为显示装置中的主流。
现有市场上的液晶显示装置大部分为背光型液晶显示器,其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子,两片玻璃基板中间有许多垂直和水平的细小电线,通过通电与否来控制液晶分子改变方向,将背光模组的光线折射出来产生画面。
通常液晶显示面板由彩膜(CF,Color Filter)基板、薄膜晶体管(TFT,Thin FilmTransistor)阵列基板、夹于彩膜基板与薄膜晶体管阵列基板之间的液晶(LC,LiquidCrystal)及密封胶框(Sealant)组成。
图1为现有的一种阵列基板的制作方法的示意图,该阵列基板的制作方法包括如下步骤:
步骤1、提供一衬底基板100,在所述衬底基板100上依次形成栅极(未图示)、栅极绝缘层200、有源层(未图示)、及源/漏极300;
步骤2、在所述源/漏极300及栅极绝缘层200上形成第一钝化层400,并对该第一钝化层400进行图形化处理,得到位于第一钝化层400上的第一过孔410;
步骤3、在所述第一钝化层400上形成平坦层500,并对该平坦层500进行图形化处理,得到位于第一过孔410中的第二过孔510;之后对平坦层500进行退火处理;
步骤4、在所述平坦层500上形成公共电极600;
步骤5、在所述公共电极600、平坦层500上形成第二钝化层700,并对该第二钝化层700进行图形化处理,得到位于第二过孔510内的第三过孔710;
步骤6、在所述第二钝化层700上形成像素电极800,所述像素电极800经由第三过孔710与源/漏极300相接触。
上述阵列基板的制作方法步骤3中,在对平坦层500进行退火处理时,位于第一过孔410中的平坦层500的光阻材料会与源/漏极300的金属材料发生反应,生成不导电的络合物550,从而阻隔所述像素电极800与源/漏极300的导通,导致数据(Data)信号无法传输至像素电极300,从而对阵列基板的性能造成致命性的影响。
发明内容
本发明的目的在于提供一种阵列基板的制作方法,采用一导电连接层来阻隔平坦层与源/漏极的接触,防止在平坦层的退火工艺中产生不导电的络合物,有利于提高阵列基板的电学性能,实现信号导通;同时该方法工艺简单,生产良率极高。
本发明的目的还在于提供一种阵列基板,信号传导畅通,具有良好的电学性能。
为实现上述目的,本发明提供一种阵列基板的制作方法,包括如下步骤:
步骤1、提供一衬底基板,在所述衬底基板上依次形成栅极、栅极绝缘层、有源层、及源/漏极;
步骤2、在所述源/漏极及栅极绝缘层上形成第一钝化层,并对该第一钝化层进行图形化处理,得到对应于源/漏极上方的第一通孔;
步骤3、在所述第一钝化层上形成第一透明导电层,并对该第一透明导电层进行图形化处理,得到导电连接层,所述导电连接层包覆所述第一通孔的孔壁、以及位于第一通孔底部的源/漏极;
步骤4、在所述第一钝化层、及导电连接层上形成平坦层,并对该平坦层进行图形化处理,得到对应于导电连接层上方的第二通孔;
步骤5、在所述平坦层上沉积第二透明导电层,并对所述第二透明导电层进行图形化处理,形成公共电极;
步骤6、在所述公共电极、平坦层上形成第二钝化层,并对所述第二钝化层位于第二通孔底部的部分进行开孔处理,得到第三通孔,从而暴露出部分导电连接层;
步骤7、在所述第二钝化层上沉积第三透明导电层,并对所述第三透明导电层进行图形化处理,形成像素电极,所述像素电极经由第三通孔与导电连接层相接触,由于导电连接层与源/漏极相接触,从而实现像素电极与源/漏极的导通。
所述步骤4还包括:在所述平坦层上形成第二通孔后,对所述平坦层进行退火处理。
所述步骤5还包括:对所述公共电极进行退火处理;所述步骤7还包括:对所述像素电极进行退火处理。
所述第一钝化层与第二钝化层为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层;所述第一钝化层与第二钝化层的膜厚为
所述第三通孔的尺寸小于所述第二通孔的尺寸,所述第二通孔的尺寸小于所述第一通孔的尺寸。
本发明还提供一种阵列基板,包括基板、设于所述基板上的栅极、设于所述栅极与基板上的栅极绝缘层、设于所述栅极绝缘层上的有源层、设于所述有源层与栅极绝缘层上的源/漏极、设于所述源/漏极、有源层与栅极绝缘层上的第一钝化层、设于所述源/漏极与第一钝化层上的导电连接层、设于所述第一钝化层与导电连接层上的平坦层、设于所述平坦层上的公共电极、设于所述公共电极与平坦层上的第二钝化层、以及设于所述第二钝化层上的像素电极;
所述第一钝化层上设有对应于源/漏极上方的第一通孔,所述导电连接层包覆所述第一通孔的孔壁、以及位于第一通孔底部的源/漏极;所述平坦层上设有对应于导电连接层上方的第二通孔;所述第二钝化层上位于所述第二通孔底部的部分上设有第三通孔,从而暴露出部分导电连接层,所述像素电极经由第三通孔与导电连接层相接触,由于导电连接层与源/漏极相接触,从而实现像素电极与源/漏极的导通。
所述第一钝化层与第二钝化层为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层;所述第一钝化层与第二钝化层的膜厚为
所述第三通孔的尺寸小于所述第二通孔的尺寸,所述第二通孔的尺寸小于所述第一通孔的尺寸。
所述第一通孔、第二通孔、及第三通孔均为圆形孔。
所述栅极、及源/漏极的材料为钼、钛、铝、铜中的一种或多种的堆栈组合;所述有源层的材料为铟镓锌氧化物;所述平坦层的材料为正性光阻;所述导电连接层、公共电极、及像素电极的材料为透明导电金属氧化物。
本发明的有益效果:本发明提供的一种阵列基板的制作方法,通过在第一钝化层上形成包覆第一通孔的导电连接层,从而在后续的平坦层的退火过程中,由于平坦层与第一通孔处的源/漏极之间设有导电连接层,不能够相接触,因此不会发生反应,有利于提高阵列基板的电学性能,实现信号导通;同时该方法工艺简单,生产良率极高。本发明制得的阵列基板,信号传导畅通,具有良好的电学性能。
为了能更进一步了解本发明的特征以及技术内容,请参阅以下有关本发明的详细说明与附图,然而附图仅提供参考与说明用,并非用来对本发明加以限制。
附图说明
下面结合附图,通过对本发明的具体实施方式详细描述,将使本发明的技术方案及其它有益效果显而易见。
附图中,
图1为现有的一种阵列基板的制作方法的示意图;
图2为本发明的阵列基板的制作方法的步骤1的示意图;
图3为本发明的阵列基板的制作方法的步骤2的示意图;
图4为本发明的阵列基板的制作方法的步骤3的示意图;
图5为本发明的阵列基板的制作方法的步骤4的示意图;
图6为本发明的阵列基板的制作方法的步骤5的示意图;
图7为本发明的阵列基板的制作方法的步骤6的示意图;
图8为本发明的阵列基板的制作方法的步骤7的示意图暨本发明制得的阵列基板的结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果,以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图2-8,本发明提供一种阵列基板的制作方法,包括如下步骤:
步骤1、如图2所示,提供一衬底基板10,在所述衬底基板10上依次形成栅极15、栅极绝缘层20、有源层25、及源/漏极30。
具体的,所述基板10为透明基板,优选为玻璃基板。
具体的,所述栅极15、及源/漏极30的材料为钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)中的一种或多种的堆栈组合。所述源/漏极30的材料优选为铜。
具体的,所述栅极绝缘层20为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层叠加构成的复合层。
具体的,所述有源层25的材料为铟镓锌氧化物(IGZO,indium gallium zincoxide)。
步骤2、如图3所示,在所述源/漏极30及栅极绝缘层20上形成第一钝化层40,并采用一道光刻制程对该第一钝化层40进行图形化处理,得到对应于源/漏极30上方的第一通孔41。
具体的,所述第一钝化层40的光刻制程中的蚀刻制程为干蚀刻制程。
步骤3、如图4所示,在所述第一钝化层40上形成第一透明导电层,并采用一道光刻制程对该第一透明导电层进行图形化处理,得到导电连接层45,所述导电连接层45包覆所述第一通孔41的孔壁、以及位于第一通孔41底部的源/漏极30。
具体的,所述导电连接层45的材料为透明导电金属氧化物,如氧化铟锡(ITO)等。
步骤4、如图5所示,在所述第一钝化层40、及导电连接层45上形成平坦层50,并采用一道光罩对该平坦层50进行曝光、显影,以对该平坦层50进行图形化处理,得到对应于导电连接层45上方的第二通孔51。
具体的,所述平坦层50的材料为正性光阻。
具体的,所述步骤4还包括:在所述平坦层50上形成第二通孔51后,对所述平坦层50进行退火(anneal)处理,使其加热固化。在对平坦层50进行退火处理时,由于平坦层50与源/漏极30之间设有导电连接层450,不能够相接触,因此不会发生反应生成络合物。
步骤5、如图6所示,在所述平坦层50上沉积第二透明导电层,并采用一道光刻制程对所述第二透明导电层进行图形化处理,形成公共电极60。
具体的,所述公共电极60的材料为透明导电金属氧化物,如氧化铟锡(ITO)等。
优选的,所述步骤5还包括:对所述公共电极60进行退火处理,使其中的透明导电金属氧化物加热固化结晶,从而改善公共电极60的膜质结构,降低方块电阻,使其结构更稳定,寿命更长。
步骤6、如图7所示,在所述公共电极60、平坦层50上形成第二钝化层70,并采用一道光刻制程对所述第二钝化层70位于第二通孔51底部的部分进行开孔处理,得到第三通孔71,从而暴露出部分导电连接层45。
具体的,所述第二钝化层70的光刻制程中的蚀刻制程为干蚀刻制程。
具体的,所述第一钝化层40与第二钝化层70为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层叠加构成的复合层。
优选的,所述第一钝化层40与第二钝化层70的膜厚为
具体的,所述第三通孔71的尺寸小于所述第二通孔51的尺寸,所述第二通孔51的尺寸小于所述第一通孔41的尺寸。
优选的,所述第一通孔41、第二通孔51、及第三通孔71均为圆形孔。
步骤7、如图8所示,在所述第二钝化层70上沉积第三透明导电层,并采用一道光刻制程对所述第三透明导电层进行图形化处理,形成像素电极80,所述像素电极80经由第三通孔71与导电连接层45相接触,由于导电连接层45与源/漏极30相接触,从而实现像素电极80与源/漏极30的导通。
具体的,所述像素电极80的材料为透明导电金属氧化物,如氧化铟锡(ITO)等。
优选的,所述步骤7还包括:对所述像素电极80进行退火处理,使其中的透明导电金属氧化物加热固化结晶,从而改善像素电极80的膜质结构,降低方块电阻,使其结构更稳定,寿命更长。
请参阅图8,本发明还提供一种阵列基板,包括基板10、设于所述基板10上的栅极15、设于所述栅极15与基板10上的栅极绝缘层20、设于所述栅极绝缘层20上的有源层25、设于所述有源层25与栅极绝缘层20上的源/漏极30、设于所述源/漏极30、有源层25与栅极绝缘层20上的第一钝化层40、设于所述源/漏极30与第一钝化层40上的导电连接层45、设于所述第一钝化层40与导电连接层45上的平坦层50、设于所述平坦层50上的公共电极60、设于所述公共电极60与平坦层50上的第二钝化层70、以及设于所述第二钝化层70上的像素电极80;
所述第一钝化层40上设有对应于源/漏极30上方的第一通孔41,所述导电连接层45包覆所述第一通孔41的孔壁、以及位于第一通孔41底部的源/漏极30;所述平坦层50上设有对应于导电连接层45上方的第二通孔51;所述第二钝化层70上位于所述第二通孔51底部的部分上设有第三通孔71,从而暴露出部分导电连接层45,所述像素电极80经由第三通孔71与导电连接层45相接触,由于导电连接层45与源/漏极30相接触,从而实现像素电极80与源/漏极30的导通。
具体的,所述基板10为透明基板,优选为玻璃基板。
具体的,所述栅极15、及源/漏极30的材料为钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)中的一种或多种的堆栈组合。所述源/漏极30的材料优选为铜。
具体的,所述栅极绝缘层20为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层叠加构成的复合层。
具体的,所述有源层25的材料为铟镓锌氧化物(IGZO,indium gallium zincoxide)。
具体的,所述平坦层50的材料为正性光阻。
具体的,所述公共电极60、导电连接层65、及像素电极80的材料为透明导电金属氧化物,如氧化铟锡(ITO)等。
具体的,所述第一钝化层40与第二钝化层70为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层叠加构成的复合层。
优选的,所述第一钝化层40与第二钝化层70的膜厚为
具体的,所述第三通孔71的尺寸小于所述第二通孔51的尺寸,所述第二通孔51的尺寸小于所述第一通孔41的尺寸。
综上所述,本发明提供的一种阵列基板的制作方法,通过在第一钝化层上形成包覆第一通孔的导电连接层,从而在后续的平坦层的退火过程中,由于平坦层与第一通孔处的源/漏极之间设有导电连接层,不能够相接触,因此不会发生反应,有利于提高阵列基板的电学性能,实现信号导通;同时该方法工艺简单,生产良率极高。本发明制得的阵列基板,信号传导畅通,具有良好的电学性能。
以上所述,对于本领域的普通技术人员来说,可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形,而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (9)
1.一种阵列基板的制作方法,其特征在于,包括如下步骤:
步骤1、提供一衬底基板(10),在所述衬底基板(10)上依次形成栅极(15)、栅极绝缘层(20)、有源层(25)、及源/漏极(30);
步骤2、在所述源/漏极(30)及栅极绝缘层(20)上形成第一钝化层(40),并对该第一钝化层(40)进行图形化处理,得到对应于源/漏极(30)上方的第一通孔(41);
步骤3、在所述第一钝化层(40)上形成第一透明导电层,并对该第一透明导电层进行图形化处理,得到导电连接层(45),所述导电连接层(45)包覆所述第一通孔(41)的孔壁、以及位于第一通孔(41)底部的源/漏极(30);
步骤4、在所述第一钝化层(40)、及导电连接层(45)上形成平坦层(50),并对该平坦层(50)进行图形化处理,得到对应于导电连接层(45)上方的第二通孔(51);
步骤5、在所述平坦层(50)上沉积第二透明导电层,并对所述第二透明导电层进行图形化处理,形成公共电极(60);
步骤6、在所述公共电极(60)、平坦层(50)上形成第二钝化层(70),并对所述第二钝化层(70)位于第二通孔(51)底部的部分进行开孔处理,得到第三通孔(71),从而暴露出部分导电连接层(45);
步骤7、在所述第二钝化层(70)上沉积第三透明导电层,并对所述第三透明导电层进行图形化处理,形成像素电极(80),所述像素电极(80)经由第三通孔(71)与导电连接层(45)相接触,由于导电连接层(45)与源/漏极(30)相接触,从而实现像素电极(80)与源/漏极(30)的导通;
所述步骤4还包括:在所述平坦层(50)上形成第二通孔(51)后,对所述平坦层(50)进行退火处理。
2.如权利要求1所述的阵列基板的制作方法,其特征在于,所述步骤5还包括:对所述公共电极(60)进行退火处理;所述步骤7还包括:对所述像素电极(80)进行退火处理。
3.如权利要求1所述的阵列基板的制作方法,其特征在于,所述第一钝化层(40)与第二钝化层(70)为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层;所述第一钝化层(40)与第二钝化层(70)的膜厚为
4.如权利要求1所述的阵列基板的制作方法,其特征在于,所述第三通孔(71)的尺寸小于所述第二通孔(51)的尺寸,所述第二通孔(51)的尺寸小于所述第一通孔(41)的尺寸。
5.一种阵列基板,其特征在于,包括基板(10),设于所述基板(10)上的栅极(15),设于所述栅极(15)与基板(10)上的栅极绝缘层(20),设于所述栅极绝缘层(20)上的有源层(25),设于所述有源层(25)与栅极绝缘层(20)上的源/漏极(30),设于所述源/漏极(30)、有源层(25)与栅极绝缘层(20)上的第一钝化层(40),设于所述源/漏极(30)及第一钝化层(40)上的导电连接层(45),设于所述第一钝化层(40)与导电连接层(45)上的平坦层(50),设于所述平坦层(50)上的公共电极(60),设于所述公共电极(60)与平坦层(50)上的第二钝化层(70),以及设于所述第二钝化层(70)上的像素电极(80);
所述第一钝化层(40)上设有对应于源/漏极(30)上方的第一通孔(41),所述导电连接层(45)包覆所述第一通孔(41)的孔壁、以及位于第一通孔(41)底部的源/漏极(30);所述平坦层(50)上设有对应于导电连接层(45)上方的第二通孔(51);所述第二钝化层(70)上位于所述第二通孔(51)底部的部分上设有第三通孔(71),从而暴露出部分导电连接层(45),所述像素电极(80)经由第三通孔(71)与导电连接层(45)相接触,由于导电连接层(45)与源/漏极(30)相接触,从而实现像素电极(80)与源/漏极(30)的导通;
所述平坦层(50)经过退火处理。
6.如权利要求5所述的阵列基板,其特征在于,所述第一钝化层(40)与第二钝化层(70)为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层;所述第一钝化层(40)与第二钝化层(70)的膜厚为
7.如权利要求5所述的阵列基板,其特征在于,所述第三通孔(71)的尺寸小于所述第二通孔(51)的尺寸,所述第二通孔(51)的尺寸小于所述第一通孔(41)的尺寸。
8.如权利要求5所述的阵列基板,其特征在于,所述第一通孔(41)、第二通孔(51)、及第三通孔(71)均为圆形孔。
9.如权利要求5所述的阵列基板,其特征在于,所述栅极(15)、及源/漏极(30)的材料为钼、钛、铝、铜中的一种或多种的堆栈组合;所述有源层(25)的材料为铟镓锌氧化物;所述平坦层(50)的材料为正性光阻;所述导电连接层(45)、公共电极(60)、及像素电极(80)的材料为透明导电金属氧化物。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610114955.9A CN105742292B (zh) | 2016-03-01 | 2016-03-01 | 阵列基板的制作方法及制得的阵列基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610114955.9A CN105742292B (zh) | 2016-03-01 | 2016-03-01 | 阵列基板的制作方法及制得的阵列基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105742292A CN105742292A (zh) | 2016-07-06 |
CN105742292B true CN105742292B (zh) | 2019-02-19 |
Family
ID=56249748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610114955.9A Active CN105742292B (zh) | 2016-03-01 | 2016-03-01 | 阵列基板的制作方法及制得的阵列基板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105742292B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106098614A (zh) * | 2016-08-16 | 2016-11-09 | 昆山龙腾光电有限公司 | 在多层绝缘薄膜上开接触孔的制作方法 |
CN106910750A (zh) * | 2017-04-24 | 2017-06-30 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板以及阵列基板的制作方法 |
CN107068612B (zh) | 2017-05-12 | 2021-04-13 | 京东方科技集团股份有限公司 | 一种过孔的制作方法及显示基板的制作方法、显示基板 |
CN107507850B (zh) * | 2017-08-11 | 2020-02-14 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
JP2019053105A (ja) * | 2017-09-13 | 2019-04-04 | シャープ株式会社 | 表示パネル用基板の製造方法 |
CN110400810B (zh) | 2019-08-01 | 2022-01-11 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、和显示装置 |
CN110690168A (zh) * | 2019-09-25 | 2020-01-14 | 南京中电熊猫平板显示科技有限公司 | 一种液晶显示面板的制造方法 |
CN111725241B (zh) * | 2020-06-29 | 2023-07-25 | 昆山龙腾光电股份有限公司 | 阵列基板及其制备方法和电子价签 |
CN114747011A (zh) * | 2020-10-23 | 2022-07-12 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
CN113433742B (zh) * | 2021-06-17 | 2023-05-02 | 深圳市华星光电半导体显示技术有限公司 | Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1928677A (zh) * | 2005-09-09 | 2007-03-14 | Lg.菲利浦Lcd株式会社 | 透射反射式液晶显示器件及其制造方法 |
CN101354513A (zh) * | 2007-07-26 | 2009-01-28 | 爱普生映像元器件有限公司 | 液晶显示装置及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI440187B (zh) * | 2011-11-07 | 2014-06-01 | Chunghwa Picture Tubes Ltd | 畫素結構、陣列基板及其製作方法 |
KR20240034876A (ko) * | 2012-07-20 | 2024-03-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
-
2016
- 2016-03-01 CN CN201610114955.9A patent/CN105742292B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1928677A (zh) * | 2005-09-09 | 2007-03-14 | Lg.菲利浦Lcd株式会社 | 透射反射式液晶显示器件及其制造方法 |
CN101354513A (zh) * | 2007-07-26 | 2009-01-28 | 爱普生映像元器件有限公司 | 液晶显示装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105742292A (zh) | 2016-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105742292B (zh) | 阵列基板的制作方法及制得的阵列基板 | |
CN105895581B (zh) | Tft基板的制作方法 | |
CN105633016B (zh) | Tft基板的制作方法及制得的tft基板 | |
US10103173B2 (en) | Manufacture method of array substrate and array substrate manufactured by the method | |
CN104950541B (zh) | Boa型液晶显示面板及其制作方法 | |
US9502447B2 (en) | Array substrate and manufacturing method thereof, display device | |
CN106024706B (zh) | 阵列基板及其制作方法 | |
CN105652541B (zh) | 阵列基板的制作方法及液晶显示面板 | |
CN105552027A (zh) | 阵列基板的制作方法及阵列基板 | |
CN105679714B (zh) | 阵列基板及其制作方法 | |
CN105137672B (zh) | 阵列基板及其制造方法 | |
CN105655359A (zh) | Tft基板的制作方法 | |
CN105789120B (zh) | Tft基板的制作方法及tft基板 | |
WO2020093442A1 (zh) | 阵列基板的制作方法及阵列基板 | |
CN106024705B (zh) | Tft基板的制作方法 | |
US10211232B2 (en) | Manufacture method of array substrate and array substrate manufactured by the method | |
CN107978608B (zh) | Ips型薄膜晶体管阵列基板及其制作方法 | |
WO2014180052A1 (zh) | 彩色滤光片基板及其氧化铟锡薄膜图案结构、制作方法、液晶显示器 | |
CN102856392B (zh) | 薄膜晶体管主动装置及其制作方法 | |
CN103928397B (zh) | 一种tft阵列基板及其制备方法和显示装置 | |
WO2019100495A1 (zh) | Ffs型薄膜晶体管阵列基板及其制作方法 | |
CN105590895B (zh) | 显示面板的制备方法 | |
WO2014047981A1 (zh) | 薄膜晶体管的制造方法及其制造的薄膜晶体管 | |
CN102629572B (zh) | 一种薄膜晶体管液晶显示器阵列基板及制作方法 | |
CN110047851A (zh) | Tft阵列基板及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |