CN111725241B - 阵列基板及其制备方法和电子价签 - Google Patents
阵列基板及其制备方法和电子价签 Download PDFInfo
- Publication number
- CN111725241B CN111725241B CN202010605668.4A CN202010605668A CN111725241B CN 111725241 B CN111725241 B CN 111725241B CN 202010605668 A CN202010605668 A CN 202010605668A CN 111725241 B CN111725241 B CN 111725241B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode layer
- array substrate
- electrode
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 90
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 239000010410 layer Substances 0.000 claims abstract description 334
- 238000012546 transfer Methods 0.000 claims abstract description 43
- 239000011241 protective layer Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 10
- 238000011161 development Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims 2
- 239000007788 liquid Substances 0.000 abstract description 4
- 238000012217 deletion Methods 0.000 abstract description 3
- 230000037430 deletion Effects 0.000 abstract description 3
- 239000002184 metal Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 7
- 239000010408 film Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供的阵列基板及其制备方法和具有阵列基板的电子价签，通过在阵列基板的转接电极层与有机平坦层之间设置第二保护层，避免对第三电极层进行蚀刻的蚀刻液通过龟裂的转接电极层进入转接电极层下方的转接孔后，与第一电极层和第二电极层发生反应，从而避免转接电极层下方的转接孔处电极缺失，以保证电极正常搭接，进而确保电子价签的导电性能及品质。
Description
技术领域
本发明涉及显示技术领域，且特别是涉及一种阵列基板及其制备方法和电子价签。
背景技术
随着现代社会智能化，信息化的快速发展，大型超市及物流仓库等场景都需要新的货物信息显示方式，电子价签又称电子货架标签(Electronic Shelf Label，ESL)，是一种带有信息收发功能的电子显示装置，主要应用于超市、便利店、药房等显示价格、促销等信息的电子类标签，其通过凹凸不平的膜面通过漫反射的方式反射自然光，无需背光，因此市场前景广阔。目前，电子价签一般采用Twisted Nematic(扭曲向列型)的显示模式，通过在阵列基板上方上形成有机平坦层后，对设置于有机平坦层上方的金属镀膜即形成漫反射的膜面。
请参考图1，图1为现有技术中电子价签的局部剖视图，如图1所示，电子价签的阵列基板包括一基底40，基底40上方自下而上依次设置有栅极线41、栅极绝缘层42、源/漏金属层43、PV层44、转接电极层45、有机平坦层46和像素电极层47，PV层44在非显示区域形成有转接孔441，以使转接电极层45与下方源/漏金属层43电性连接。其中，在有机平坦层46上形成像素电极层47时，是先在有机平坦层46上方形成一金属层，再通过对该金属层进行湿蚀刻以形成像素电极层47。
但现有技术中，有机平坦层46一般只形成在基底40上的显示区域，转接电极层45中位于非显示区域的部分就没有被有机平坦层46覆盖。当在有机平坦层46上方形成金属层时，金属层会直接跟转接电极层45中裸露的部分相接触，因不同材质膜层的延展性不同，转接孔441处受机台高温及张力等因素共同作用，从而导致转接电极层45位于转接孔441中的部分出现龟裂。因此，在对金属层进行蚀刻的过程中，蚀刻液会进入转接孔441与源/漏金属层43反应，使得源/漏金属层43部分缺失，从而引起搭接异常，影响导电性能及产品品质。
如何防止蚀刻液通过龟裂的转接电极层进入转接孔中与转接电极层下方的金属层反应是亟待解决的技术问题。
发明内容
本发明的目的在于提供一种阵列基板及其制备方法和电子价签，以解决现有电子价签架构中，蚀刻液通过龟裂的转接电极层进入转接孔中与金属反应导致产品品质及导电性能受损的技术问题。
本发明解决其技术问题是采用以下的技术方案来实现的。
本发明提供一种阵列基板，阵列基板包括一基底，基底自下而上依次设置有第一电极层、绝缘层、沟道层、第二电极层、第一保护层、转接电极层、有机平坦层和第三电极层，其特征在于，转接电极层与有机平坦层之间设置有第二保护层，第一保护层上设置有第一转接孔，转接电极层通过第一转接孔与第一电极层、第二电极层中的至少之一电性连接，第二保护层上设置有第一过孔，有机平坦层上设置有与第一过孔连通的第二过孔，第三电极层通过第一过孔和第二过孔与转接电极层电性连接。
在本发明的一个实施例中，在阵列基板的显示区，转接电极层上方形成有有机平坦层；在阵列基板的非显示区，转接电极层上方未形成有有机平坦层，未被有机平坦层覆盖的转接电极层通过至少一个转接孔与第一电极层、第二电极层中的至少之一电性连接。
在本发明的一个实施例中，阵列基板于LCD快速检测区形成有一开槽，开槽贯穿第三电极层和第二保护层，以使转接电极层部分露出。
在本发明的一个实施例中，在阵列基板的信号输入区或信号输出区，第二保护层完全覆盖转接电极层。
在本发明的一个实施例中，第一电极层包括栅极和栅极线，第二电极层包括源极和漏极，第三电极层为像素电极。
在本发明的一个实施例中，绝缘层上还设置有与第一转接孔连通的第二转接孔，转接电极层填充第一转接孔和第二转接孔后与第一电极层电性连接。
本发明还提供一种阵列基板的制备方法，包括步骤：
提供一基底，在基底上依次形成第一电极层、绝缘层、沟道层、第二电极层、第一保护层、转接电极层和第二保护层，在第一保护层上形成第一转接孔，在第二保护层上形成第一过孔；
在形成有第二保护层的基底上形成有机平坦层，在有机平坦层形成与第一过孔连通的第二过孔；
在形成有有机平坦层的基底上形成第三电极层，第三电极层可通过第一过孔及第二过孔与转接电极层电性连接，转接电极层可通过第一转接孔与第一电极层、第二电极层中的至少之一电性连接。
在本发明的一个实施例中，在形成有有机平坦层的基底上形成第三电极层后，还包括：在形成有第三电极层的基底上形成一光阻层，利用经过曝光显影后的光阻层分别对第三电极层、第二保护层进行蚀刻，转接电极层的局部从第二保护层中露出。
在本发明的一个实施例中，利用经过曝光显影后的光阻层分别对第三电极层、第二保护层进行蚀刻后的步骤还包括：将光阻层从第三电极层上方剥离。
本发明还提供一种电子价签，包括如上所述的阵列基板。
本发明提供的阵列基板及其制备方法，通过在阵列基板的转接电极层与有机平坦层之间设置第二保护层，避免对第三电极层进行蚀刻的蚀刻液通过龟裂的转接电极层进入转接电极层下方的转接孔后，与第一电极层和第二电极层发生反应，从而避免转接电极层下方的转接孔处电极缺失，以保证电极正常搭接，进而保证电子价签的导电性能及品质。
附图说明
图1为现有技术中电子价签的局部剖视图。
图2为本发明第一实施例中阵列基板的平面结构示意图。
图3为图2中阵列基板的显示区域的局部剖视图。
图4为本发明第一实施例中阵列基板的LCD快速检测区的剖视图。
图5为本发明第二实施中阵列基板的信号输入端或输出端的剖视图。
图6为本发明第三实施例中阵列基板的显示区域的局部剖视图。
图7a至图7f为本发明第四实施例中阵列基板的工艺流程图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术方式及功效，以下结合附图及实施例，对本发明的具体实施方式、结构、特征及其功效，详细说明如后。
[第一实施例]
图2为本发明第一实施例中阵列基板的平面结构示意图，图3为图2中阵列基板的显示区域的局部剖视图，图4为本发明第一实施例中阵列基板的LCD快速检测区的剖视图。请结合图2至图4，本实施例提供一种阵列基板100，阵列基板100包括基底10，基底10上方自下而上依次设置有第一电极层11、绝缘层12、沟道层13、第二电极层14、第一保护层21、转接电极层15、有机平坦层16和第三电极层17，其中，转接电极层15与有机平坦层16之间设置有第二保护层22。第一保护层21上设置有第一转接孔31，转接电极层15通过第一转接孔31与第一电极层11、第二电极层14中的至少之一电性连接，第二保护层22上设置有第一过孔221，有机平坦层16上设置有与第一过孔221连通的第二过孔161，第三电极层17通过第二过孔161和第一过孔221与转接电极层15电性连接。具体的，该第三电极层17的材质与转接电极层15的材质不同，例如，该第三电极层17为具有反射效果的金属层，该转接电极层15为透明导电电极，包括：ITO、IZO等金属氧化物层。
请结合图3和图4，绝缘层12上还设置有与第一转接孔31连通的第二转接孔32，转接电极层15填充第一转接孔31和第二转接孔32后与第一电极层11电性连接。具体地，第一电极层11包括栅极111和栅极线112，第二电极层14包括源极141和漏极142，第三电极层17为像素电极。
请结合图2至图4，在阵列基板100的显示区，转接电极层15上方形成有机平坦层16；在阵列基板100的非显示区，转接电极层15上方未形成有机平坦层16。未被有机平坦层16覆盖的转接电极层15通过至少一个转接孔31与第一电极层11、第二电极层14中的至少之一电性连接。在阵列基板100的非显示区，例如在LCD快速检测区(LCD Quicker)106的转接电极层15上方未形成有有机平坦层16。
请结合图4，在阵列基板100的LCD快速检测区106，在第三电极层17形成之前，第二保护层22完全覆盖转接电极层15；在第三电极层17形成之后，第二保护层22局部覆盖转接电极层15。具体地，阵列基板100于LCD快速检测区形成有一开槽101，开槽101贯穿第三电极层17和第二保护层22，以使转接电极层15部分露出。这是因为，当直接在转接电极层15上形成第三电极层17时，LCD快速检测区106处裸露的转接电极层15会直接与第三电极层17接触，因不同材质膜层的延展性不同，转接孔(31、32)处受机台高温及张力等因素共同作用，从而导致转接电极层15填充在第一转接孔31和第二转接孔32中的部分出现龟裂，因转接电极层15有经过加热固化处理，其本身不与蚀刻液发生反应，但是在对第三电极层17进行蚀刻时，蚀刻液会通过转接电极层15的龟裂处进入到第一转接孔32和第二转接孔32中与转接电极层15下方的第一电极层11和第二电极层14发生反应，使得第一电极层11和第二电极层14部分缺失，从而引起搭接异常。
本实施例中，通过在转接电极层15上方形成第三电极层17之前，在转接电极层15上形成一第二保护层22，该第二保护层22完全覆盖住转接电极层15(图中未示)，这样可以避免第三电极层17蚀刻过程中的蚀刻液通过转接电极层15的龟裂处进入到第一转接孔32和第二转接孔32中。但是第三电极层17的湿蚀刻完成后，可以再通过蚀刻制程去除转接电极层15上方的部分第二保护层22，使得阵列基板100上方的部分转接电极层15露出(如图4中A-A处所示)，便于后续进行LCD快速检测。具体的，在本实施例中LCD快速检测区还可以包括阵列基板上的IC绑定端子区。
[第二实施例]
本实施例与第一实施例的区别在于，本实施例中，在第三电极层17形成之后，第二保护层22仍然完全覆盖转接电极层15。
图5为本发明第二实施中阵列基板的信号输入区或输出区的剖视图。请结合图5，阵列基板100的非显示区还包括信号输入区104和信号输出区102，在此区域，转接电极层15不需要露出，因此，第二保护层22例如可以完全覆盖住转接电极层15后，即使在第二保护层22上再形成第三电极层17，也不需要去除信号输入区104和信号输出区102的第二保护层22。
本实施例还包括的其他结构和部件，具体请参第一实施例。
[第三实施例]
本实施例与第一实施例的区别在于，阵列基板100为双TFT(Thin FilmTransistor，薄膜晶体管)结构，即阵列基板100上的每两个TFT连接在一起工作。
图6为本发明第三实施例中阵列基板的显示区域的局部剖视图。请结合图6，基底10上方自下而上依次设置有第一电极层11、绝缘层12、沟道层13、第二电极层14、第一保护层21、转接电极层15、有机平坦层16、第二保护层22和第三电极层17。其中，第一电极层11包括相互绝缘的第一栅极113和第二栅极115，沟道层13包括第一沟道层131和第二沟道层132，第二电极层14包括第一源极143、源/漏极145和第二漏极147。源/漏极145同时作为双TFT结构的源极和漏极。第一源极143和源/漏极145均与第一沟道层131电性连接，源/漏极145和第二漏极147均与第二沟道层132电性连接，另外，第二漏极147还通过对应的转接电极层15连接至第三电极层17。
在其他实施例中，第二保护层22也可以形成在有机平坦层16的上方。
本实施例中，通过将电子价签的阵列基板设计成双TFT结构，不仅可以增强薄膜晶体管的电容的保持能力，还可以减小漏电。本实施例还包括的其他结构及部件具体请参第一实施例。
[第四实施例]
图7a至图7f为本发明第四实施例中阵列基板的工艺流程图。请结合图3和图7a至图7f，本实施例提供一种阵列基板的制备方法，包括步骤：
提供一基底10，在基底10上依次形成第一电极层11、绝缘层12、沟道层13、第二电极层14、第一保护层21、转接电极层15和第二保护层22，在第一保护层21上形成第一转接孔31，在第二保护层22上形成第一过孔221；
在形成有第二保护层22的基底10上形成有机平坦层16，在有机平坦层16形成与第一过孔221连通的第二过孔161；
在形成有有机平坦层16的基底10上形成第三电极层17，第三电极层17可通过第一过孔221及第二过孔161与转接电极层15电性连接，转接电极层15可通过第一转接孔31与第一电极层11、第二电极层14中的至少之一电性连接。
请结合图2至图4，在阵列基板100的非显示区，例如在LCD快速检测区(LCDQuicker)106，需要将转接电极层15部分裸露出来，因此在LCD快速检测区106，转接电极层15上方不能完全被第二保护层22覆盖。
下面以阵列基板100上的LCD快速检测区106附近结构的制备工艺为例，结合附图对阵列基板100的制作流程进行具体说明。
请结合图7a，在转接电极层15上形成第二保护层22，第二保护层22完全覆盖转接电极层15。在第二保护层22上涂布光阻液后，利用第一光罩51曝光、显影、蚀刻，使第二保护层22形成有第一过孔221。
请结合图7b，在第二保护层22上方形成有机平坦层16，有机平坦层16局部覆盖第二保护层22。在有机平坦层16上涂布光阻液后，利用第二光罩52曝光、显影、蚀刻，使有机平坦层16形成有与第一过孔221连通的第二过孔161。
请结合图7c，在有机平坦层16上形成第三电极层17，第三电极层17依次填充第二过孔161和第一过孔221后，与转接电极层15电性连接。然后在第三电极层17上形成一光阻层61。
请结合7d，利用第三光罩53对光阻层61曝光、显影，利用曝光、显影后的光阻层61对第三电极层17进行湿蚀刻。
请结合图7e和图7f，利用图7d中经过曝光、显影后的光阻层61对第二保护层22进行干蚀刻，使得转接电极层15的局部从第二保护层22中露出，方便转接电极层15后续进行LCD坏点的快速检测。然后剥离第三电极层17上方的光阻层61。
本发明的实施例还提供一种电子价签，包括如上所述的阵列基板100。
本发明提供的阵列基板100及其制备方法和具有阵列基板100的电子价签，通过在阵列基板100的转接电极层15与有机平坦层16之间设置第二保护层22，避免对第三电极层17进行蚀刻的蚀刻液通过龟裂的转接电极层15进入转接电极层15下方的转接孔后，与第一电极层11和第二电极层12发生反应，从而避免转接电极层15下方的转接孔处电极缺失，以保证电极正常搭接，进而保证电子价签的导电性能及产品品质。
在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，除了包含所列的那些要素，而且还可包含没有明确列出的其他要素。
在本文中，所涉及的前、后、上、下等方位词是以附图中零部件位于图中以及零部件相互之间的位置来定义的，只是为了表达技术方案的清楚及方便。应当理解，所述方位词的使用不应限制本申请请求保护的范围。
在不冲突的情况下，本文中上述实施例及实施例中的特征可以相互结合。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种阵列基板（100），所述阵列基板（100）包括一基底（10），所述基底（10）自下而上依次设置有第一电极层（11）、绝缘层（12）、沟道层（13）、第二电极层（14）、第一保护层（21）、转接电极层（15）、有机平坦层（16）和第三电极层（17），其特征在于，所述转接电极层（15）与所述有机平坦层（16）之间设置有第二保护层（22），所述第一保护层（21）上设置有第一转接孔（31），所述转接电极层（15）通过所述第一转接孔（31）与所述第一电极层（11）、所述第二电极层（14）中的至少之一电性连接，所述第二保护层（22）上设置有第一过孔（221），所述有机平坦层（16）上设置有与所述第一过孔（221）连通的第二过孔（161），所述第三电极层（17）通过所述第一过孔（221）和所述第二过孔（161）与所述转接电极层（15）电性连接；
在覆盖所述第三电极层（17）之前，先对所述第二保护层（22）进行蚀刻并形成所述第一过孔（221）；
在LCD快速检测区内，先对所述第三电极层（17）进行蚀刻之后，再次对所述第二保护层（22）进行蚀刻并露出部分所述转接电极层（15），并形成贯穿所述第三电极层（17）和所述第二保护层（22）的开槽（101），以使所述转接电极层（15）部分露出。
2.如权利要求1所述的阵列基板（100），其特征在于，在所述阵列基板（100）的显示区，所述转接电极层（15）上方形成有机平坦层（16）；在所述阵列基板（100）的非显示区，所述转接电极层（15）上方未形成有机平坦层（16），未被所述有机平坦层（16）覆盖的所述转接电极层（15）通过至少一个所述转接孔（31）与所述第一电极层（11）、所述第二电极层（14）中的至少之一电性连接。
3.如权利要求1所述的阵列基板（100），其特征在于，在所述阵列基板（100）的信号输入区或信号输出区，所述第二保护层（22）完全覆盖所述转接电极层（15）。
4.如权利要求1所述的阵列基板（100），其特征在于，所述第一电极层（11）包括栅极（111）和栅极线（112），所述第二电极层（14）包括源极（141）和漏极（142），所述第三电极层（17）为像素电极。
5.如权利要求1所述的阵列基板（100），其特征在于，所述绝缘层（12）上还设置有与所述第一转接孔（31）连通的第二转接孔（32），所述转接电极层（15）填充所述第一转接孔（31）和所述第二转接孔（32）后与所述第一电极层（11）电性连接。
6.一种阵列基板的制备方法，其特征在于，包括步骤：
提供一基底（10），在所述基底（10）上依次形成第一电极层（11）、绝缘层（12）、沟道层（13）、第二电极层（14）、第一保护层（21）、转接电极层（15）和第二保护层（22），在所述第一保护层（21）上形成第一转接孔（31），在所述第二保护层（22）上形成第一过孔（221）；
在形成有所述第二保护层（22）的所述基底（10）上形成有机平坦层（16），在所述有机平坦层（16）上形成与所述第一过孔（221）连通的第二过孔（161）；
在形成有所述有机平坦层（16）的所述基底（10）上形成第三电极层（17），所述第三电极层（17）可通过所述第一过孔（221）及所述第二过孔（161）与所述转接电极层（15）电性连接，所述转接电极层（15）可通过所述第一转接孔（31）与所述第一电极层（11）、所述第二电极层（14）中的至少之一电性连接；
在LCD快速检测区，先对所述第三电极层（17）进行蚀刻之后，再次对所述第二保护层（22）进行蚀刻并露出部分所述转接电极层（15），并形成贯穿所述第三电极层（17）和所述第二保护层（22）的开槽（101），以使所述转接电极层（15）部分露出。
7.如权利要求6所述的阵列基板的制备方法，其特征在于，在形成有所述有机平坦层（16）的所述基底（10）上形成第三电极层（17）后，还包括：在形成有所述第三电极层（17）的所述基底（10）上形成一光阻层（61），利用经过曝光显影后的所述光阻层（61）分别对所述第三电极层（17）、所述第二保护层（22）进行蚀刻，所述转接电极层（15）的局部从所述第二保护层（22）中露出。
8.如权利要求7所述的阵列基板的制备方法，其特征在于，利用经过曝光显影后的所述光阻层（61）分别对所述第三电极层（17）、所述第二保护层（22）进行蚀刻后的步骤还包括：将经过曝光显影后的所述光阻层（61）从所述第三电极层（17）上方剥离。
9.一种电子价签，其特征在于，包括如权利要求1至5任一项所述的阵列基板（100）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010605668.4A CN111725241B (zh) | 2020-06-29 | 2020-06-29 | 阵列基板及其制备方法和电子价签 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010605668.4A CN111725241B (zh) | 2020-06-29 | 2020-06-29 | 阵列基板及其制备方法和电子价签 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111725241A CN111725241A (zh) | 2020-09-29 |
| CN111725241B true CN111725241B (zh) | 2023-07-25 |
Family
ID=72569681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010605668.4A Active CN111725241B (zh) | 2020-06-29 | 2020-06-29 | 阵列基板及其制备方法和电子价签 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111725241B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110117512A (ko) * | 2010-04-21 | 2011-10-27 | 엘지디스플레이 주식회사 | 반사투과형 액정표시장치 제조방법 |
| CN102956551A (zh) * | 2012-11-02 | 2013-03-06 | 京东方科技集团股份有限公司 | 阵列基板的制作方法、阵列基板及显示装置 |
| CN103928475A (zh) * | 2014-04-10 | 2014-07-16 | 昆山龙腾光电有限公司 | Tft阵列基板、显示面板及其制作方法 |
| CN105742292A (zh) * | 2016-03-01 | 2016-07-06 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法及制得的阵列基板 |
| CN110649038A (zh) * | 2019-09-12 | 2020-01-03 | 武汉华星光电技术有限公司 | 阵列基板、显示装置及阵列基板的制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100527087B1 (ko) * | 2001-12-22 | 2005-11-09 | 비오이 하이디스 테크놀로지 주식회사 | 엑스레이 디텍터의 제조방법 |
| JP4654581B2 (ja) * | 2004-01-30 | 2011-03-23 | セイコーエプソン株式会社 | Ｔｆｔ基板の製造方法 |
| CN100406971C (zh) * | 2004-02-03 | 2008-07-30 | 友达光电股份有限公司 | 主动元件阵列基板及其具有此种基板的液晶显示面板 |
| CN103681693B (zh) * | 2013-12-05 | 2017-05-24 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN103745980B (zh) * | 2014-01-28 | 2017-02-15 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及其制作方法及液晶显示装置 |
| CN105161505B (zh) * | 2015-09-28 | 2018-11-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板 |
| CN109270726B (zh) * | 2018-11-22 | 2021-01-22 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
-
2020
- 2020-06-29 CN CN202010605668.4A patent/CN111725241B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110117512A (ko) * | 2010-04-21 | 2011-10-27 | 엘지디스플레이 주식회사 | 반사투과형 액정표시장치 제조방법 |
| CN102956551A (zh) * | 2012-11-02 | 2013-03-06 | 京东方科技集团股份有限公司 | 阵列基板的制作方法、阵列基板及显示装置 |
| CN103928475A (zh) * | 2014-04-10 | 2014-07-16 | 昆山龙腾光电有限公司 | Tft阵列基板、显示面板及其制作方法 |
| CN105742292A (zh) * | 2016-03-01 | 2016-07-06 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法及制得的阵列基板 |
| CN110649038A (zh) * | 2019-09-12 | 2020-01-03 | 武汉华星光电技术有限公司 | 阵列基板、显示装置及阵列基板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111725241A (zh) | 2020-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2020098235A1 (en) | Array substrate, display panel, method of fabricating display panel, and mother substrate | |
| US6731369B2 (en) | Liquid crystal display device having improved adhesion of a seal pattern | |
| US11237437B2 (en) | Display panel and manufacture method thereof, and display apparatus | |
| US9035317B2 (en) | Pixel structure, display panel and method for fabricating pixel structure | |
| CN100489629C (zh) | 布线结构和电光装置的制造方法、电光装置和电子设备 | |
| US20100109993A1 (en) | Liquid crystal display and method of manufacturing the same | |
| US10824255B2 (en) | Manufacturing method of touch panel | |
| JPWO2009087706A1 (ja) | 表示装置 | |
| KR100488843B1 (ko) | 전기 광학 장치 및 전자 기기 | |
| CN111489647B (zh) | 显示模组及其制造方法、显示装置 | |
| US7705353B2 (en) | Bonding pad, active device array substrate and liquid crystal display panel | |
| US8796691B2 (en) | System for displaying images and fabricating method thereof | |
| US6628364B2 (en) | Liquid crystal display device and fabricating method thereof | |
| CN111725241B (zh) | 阵列基板及其制备方法和电子价签 | |
| US7245342B2 (en) | Array substrate for liquid crystal display device having conductive patterns and fabricating method thereof | |
| KR101682363B1 (ko) | 평판 표시장치 및 그의 제조 방법 | |
| US11985863B2 (en) | Display device and method of manufacturing the same | |
| EP4202893A1 (en) | Display substrate and display device | |
| JP4237679B2 (ja) | 表示装置とその製造方法 | |
| CN101604697B (zh) | 环境光感测装置及其制造方法及显示器及其制造方法 | |
| JP2004184741A (ja) | 電気光学装置と外部端子との接続構造及び電子機器 | |
| US20150381977A1 (en) | Array substrate and display device | |
| KR20070020608A (ko) | 액정 패널 및 그의 제조방법 | |
| US11860489B2 (en) | Shorting bar and manufacturing method thereof, array substrate, and display device | |
| CN110797347B (zh) | 阵列基板和显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |