CN103681693B - 一种阵列基板及其制作方法、显示装置 - Google Patents
一种阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN103681693B CN103681693B CN201310654865.5A CN201310654865A CN103681693B CN 103681693 B CN103681693 B CN 103681693B CN 201310654865 A CN201310654865 A CN 201310654865A CN 103681693 B CN103681693 B CN 103681693B
- Authority
- CN
- China
- Prior art keywords
- layer
- light shield
- pixel electrode
- shield layer
- array base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims description 231
- 239000000463 material Substances 0.000 claims description 57
- 239000011241 protective layer Substances 0.000 claims description 55
- 239000010408 film Substances 0.000 claims description 52
- 239000010409 thin film Substances 0.000 claims description 51
- 238000012216 screening Methods 0.000 claims description 44
- 238000000926 separation method Methods 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 30
- 238000000059 patterning Methods 0.000 claims description 18
- 238000002360 preparation method Methods 0.000 claims description 14
- 230000000717 retained effect Effects 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims description 9
- 238000001914 filtration Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 9
- 230000007423 decrease Effects 0.000 abstract description 4
- 239000011159 matrix material Substances 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000013039 cover film Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000003851 azoles Chemical class 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000010327 methods by industry Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种阵列基板及其制作方法、显示装置。本发明通过在过孔内的像素电极上形成遮光层,避免了过孔区像素电极上由于外部光反射而引起的显示效果下降,同时,在制作遮光层的之前,先形成一层阻挡层,从而保证了制作遮光层时无遮光层残留物残留于基板上,提高了显示装置的显示性能。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
TFT-LCD(Thin Film Transistor-Liquid Crystal Display,薄膜晶体管液晶显示器)由于具有体积小、功耗低、无辐射等特点而备受关注,在平板显示领域中占据了主导地位,被广泛的应用到各行各业中。
然而,现有的TFT阵列基板中的过孔区像素电极层上会发生外部光反射,如图1所示,外部光在过孔区像素电极上的反射光R与透过基板的有用光U产生混光现象,导致显示效果的下降。
发明内容
本发明提供一种阵列基板、显示装置及阵列基板的制作方法,能够避免在基板上的过孔区的像素电极上发生外部光的反射,进行提高显示效果。
为了达到上述目的,本发明采用如下技术方案:
本发明的一方面提供了一种阵列基板,包括:薄膜晶体管、像素电极、隔离层、贯穿所述隔离层形成的过孔,所述薄膜晶体管漏极与所述像素电极通过所述过孔电连接,所述过孔内的像素电极上形成有第一遮光层。
可选的,阵列基板还包括第二遮光层,所述第二遮光层位于在正投影方向上与所述薄膜晶体管相重叠区域。
优选的,所述第一遮光层和所述第二遮光层一体形成为遮光层。
可选的,在所述像素电极与所述第一遮光层之间形成有阻挡层。
可选的,所述阻挡层还位于所述像素电极与所述第二遮光层之间。
可选的,所述隔离层包括第一保护层、彩色滤光层和第二保护层;所述彩色滤光层位于所述第一保护层与第二保护层之间。
可选的,所述隔离层还包括公共电极和第三保护层,所述第三保护层位于所述公共电极与所述像素电极之间。
可选的,所述薄膜晶体管为底栅型薄膜晶体管。
本发明另一方面还提供一种显示装置,包括上述阵列基板。
本发明的再一方面提供一种阵列基板的制作方法,包括以下步骤:
在基板上形成包括薄膜晶体管的源极和漏极的图案;
在所述薄膜晶体管的源极和漏极上形成隔离层以及贯穿所述隔离层的过孔;
在形成有所述过孔的隔离层上形成像素电极,所述像素电极通过所述过孔内过与所述漏极电连接;
在所述过孔内的所述像素电极上形成第一遮光层。
可选的,在所述过孔内的所述像素电极上形成第一遮光层,还包括:在正投影方向上与所述薄膜晶体管相重叠区域形成第二遮光层;所述第一遮光层和所述第二遮光层一体形成遮光层。
可选的,在所述过孔内的所述像素电极上形成第一遮光层之前,还包括以下步骤:所述过孔内的像素电极与所述第一遮光层之间形成阻挡层;
可选的,上述所述过孔内的像素电极与所述第一遮光层之间形成阻挡层的步骤中还包括:在所述像素电极与所述第二遮光层之间形成所述阻挡层;
可选的,所述像素电极、所述阻挡层和所述遮光层的形成步骤,具体包括:在形成有所述过孔的隔离层上依次形成透明导电薄膜、金属薄膜及黑色遮光材料薄膜;
利用掩模板对所述黑色遮光材料进行曝光、显影,形成黑色遮光材料完全保留区域、半保留区域和完全去除区域;
所述黑色遮光材料完全保留区域对应所述薄膜晶体管区域,所述黑色遮光材料部分保留区域对应预定形成的狭缝状的像素电极区域,所述黑色遮光材料完全去除区域对应所述黑色遮光材料完全保留区域和所述黑色遮光材料半保留区域以外的区域;
去除所述黑色遮光材料完全去除区域的透明导电薄膜和金属薄膜;
去除掉所述黑色遮光材料半保留区域的黑色遮光材料薄膜;
去除所述黑色遮光材料半保留区域的金属薄膜。
本发明具有以下有益效果:
本发明通过解决现有的阵列基板结构中过孔区域内的像素电极上的外部光的反射问题,提高了显示效果。同时,本发明的提供的制作方法可以在一次构图工艺中形成像素电极、阻挡层和遮光层,不仅减少了构图工艺的次数,还可以防止遮光层工艺工程中在像素电极上的残留。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术中所需要使用的附图作简单地介绍。
图1是现有技术的阵列基板中存在的外部光反射问题的示意图;
图2是本发明实施例一提供的阵列基板结构示意图;
图3是本发明实施例二提供的阵列基板结构示意图;
图4是现有技术中在阵列基板上形成黑矩阵时,产生黑矩阵残留现象的示意图;
图5是本发明实施例三提供的阵列基板结构示意图;
图6是本发明实施例四提供的阵列基板制作方法流程图一;
图7是本发明实施例四提供的阵列基板制作方法流程图二;
图8是本发明实施例四提供的阵列基板制作过程示意图一;
图9是本发明实施例四提供的阵列基板制作过程示意图二;
图10是本发明实施例四提供的阵列基板制作过程示意图三;
图11是本发明实施例四提供的阵列基板制作过程示意图四;
图12是本发明实施例四提供的阵列基板制作过程示意图五。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案,下面结合附图和具体实施方式对本发明提供方案做详细的描述。本发明所提到的方向用语,如表示方向的“上”、“下”,仅是参考附图的方向以说明及理解本发明,而非用以限制本发明。
本发明提供一种阵列基板,包括薄膜晶体管、隔离层、穿过所述隔离层形成的过孔、像素电极,所述薄膜晶体管漏极与所述像素电极通过所述过孔电连接,其特征在于,所述过孔内的像素电极上形成有第一遮光层。
可选的,所述阵列基板还包括第二遮光层,所述第二遮光层位于在正投影方向上与所述薄膜晶体管相重叠区域。
优选的,所述第一遮光层和所述第二遮光层一体形成为遮光层。
可选的,在所述像素电极与所述第一遮光层之间形成有阻挡层。
可选的,所述阻挡层还位于所述像素电极与所述第二遮光层之间。
本发明通过在过孔内的像素电极上形成遮光层,避免了过孔区由于外部光在像素电极表面的反射。同时,在制作遮光层之前,先形成一层阻挡层,从而保证了制作遮光层时无遮光层残留物残留于像素电极上,提高了显示装置的显示性能。
实施例一:
图2为本发明实施例提供的一种阵列基板,该阵列基板包括基板1、在基板1上依次形成的栅极2、栅绝缘层3、半导体层4、源极5和漏极6、在形成有薄膜晶体管的基板1上形成的隔离层M、在对应于漏极6的区域,形成贯穿隔离层M的过孔Q、在形成有过孔Q的隔离层M上形成的像素电极12、像素电极12通过过孔Q与漏极6电连接。在过孔Q区内的像素电极12上形成第一遮光层14a。
其中隔离层M包括第一保护层7,过孔Q贯穿第一保护层7而形成,在形成有过孔Q的第一保护层7上形成像素电极12。
本实施例中过孔内Q的像素电极12上形成第一遮光层14a,阻挡了外部光在过孔Q区的像素电极12上的反射,提高了显示效果。
进一步的,阵列基板还包括位于第二遮光层14b,其位于像素电极12上方,且至少覆盖薄膜晶体管半导体层4所在的区域。当然,第二遮光层14b还可以位于覆盖薄膜晶体管半导体层4所在区域的其他地方,例如:第二遮光层14b位于源极5和漏极6的上方,且至少覆盖薄膜晶体管半导体层4所在的区域。
进一步的,所述第二遮光层14b位于在正投影方向上与所述薄膜晶体管相重叠区域。
第一遮光层14a主要的目的在于防止外部的光在过孔区的像素电极表面产生反光的现象,而第二遮光层14b主要的设置目的在于遮挡未经调制的光,同时它也可以遮挡外部的光。所谓未经调制的光指的是,从基板1底部入射的光未经过液晶层而无法改变光的偏振方向的光。
实施例二:
图3为本发明实施例提供的另一种阵列基板。
该阵列基板包括基板1、在基板1上依次形成的栅极2、栅绝缘层3、半导体层4、源极5和漏极6、在形成有薄膜晶体管的基板1上形成的隔离层M、在对应于漏极6的区域,形成贯穿隔离层M的过孔Q、在形成有过孔Q的隔离层M上形成的像素电极12、像素电极12通过过孔Q与漏极6电连接。在过孔Q区内的像素电极12上形成第一遮光层14a,在正投影方向上与薄膜晶体管相重叠的区域P1(即薄膜晶体管区域)形成的第二遮光层14b。
其中,所述第一遮光层14a与第二遮光层14b同时一体形成为遮光层14。第一遮光层14a主要的目的在于防止外部的光在过孔区的像素电极表面产生反光的现象,而第二遮光层14b主要的设置目的在于遮挡未经调制的光,同时它也可以遮挡外部的光。所谓未经调制的光指的是,从基板1底部入射的光未经过液晶层而无法改变光的偏振方向的光。因此,第二遮光层14b形成在正投影方向上与薄膜晶体管相重叠的区域,而实际的阵列基板中,该第二遮光层14b还覆盖在对应呈矩阵形式的多个栅线和数据线区域。所述栅线和数据线未在附图中标出,多个平行摆置的栅线和与所述栅线交叉摆置的多个数据线可定义多个像素单元区域,因此,第一遮光层14a和第二遮光层14b一体形成的遮光层14还可称为黑矩阵。
此外,一般通过工艺形成黑矩阵形成时,由于制作工艺上的缺陷,可能会产生黑矩阵的残留现象,如图4所示,黑矩阵残留物16会降低面板的透过率,最终导致显示产品性能的下降。本发明提供的方法,在制作黑矩阵时还可避免黑矩阵的残留,提高产品的显示性能。
为了解决制作黑矩阵的残留,如图5所示,所述阵列基板还包括阻挡层13,阻挡层13位于像素电极12与第一遮光层14a之间。
进一步的,阻挡层13还可以位于像素电极12与第二遮光层14b之间,也即阻挡层13位于像素电极12与遮光层14之间。
所述阻挡层13为本方案中的一个辅助膜层,该阻挡层13在阵列基板的制作过程中起到防止黑矩阵残留的作用。所述阻挡层13采用的是常用的具有导电性能的金属或者合金,如Mo,Al,AlNd等。该阻挡层13的透明度以及反射外部光的能力,与像素电极12或遮光层14相同,或者在像素电极12与遮光层14之间。阻挡层13与像素电极12接触之后,也不会对像素电极12的电阻等参数产生影响,因此,不仅不会影响到显示区域的显示效果,还可以增加像素电极的导电性能。
进一步的,隔离层M包括第一保护层7和第三保护层11和公共电极10。第一保护层7位于形成有薄膜晶体管的基板上,第一保护层上形成有第三保护层11、过孔Q穿过第一保护层7、第三保护层11而形成,在形成有过孔Q的第三保护层11上形成有像素电极12。其中,第一保护层和第三保护层之间形成有公共电极10,公共电极10位于第一保护层上对应非薄膜晶体管区域P2。非薄膜晶体管区域P2在图4中未能全部画出,在一个像素单元中除了薄膜晶体管区域P1之外的其余区域均是非薄膜晶体管区域P2。
其中,薄膜晶体管为底栅型薄膜晶体管。而本发明中并不只限于底栅型薄膜晶体管,其他类型的薄膜晶体管均可适用于本方案。例如:如果薄膜晶体管是顶栅型结构,则第一保护层是栅极绝缘层。
本说明书虽然把底栅型薄膜晶体管作为实施例进行了说明,但不限于此,底栅型薄膜晶体管应该被解释为底栅薄膜晶体管的统称,所谓底栅薄膜晶体管:薄膜晶体管的栅极位于薄膜晶体管半导体层下方的这一类薄膜晶体管。依据同一理由,顶栅型薄膜晶体管应该被解释为顶栅薄膜晶体管的统称,所谓顶栅薄膜晶体管:薄膜晶体管的栅极位于薄膜晶体管半导体层上方的这一类薄膜晶体管。
本实施例中采用的是ADS(ADvanced Super Dimension Switch,高级超维场转换技术,简称ADS)结构,即位于不同层的公共电极与像素电极均在阵列基板上。
所谓高级超维场转换技术(ADvanced Super Dimension Switch),简称ADS,其核心技术特性描述为:通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场,使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转,从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT‐LCD产品的画面品质,具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。针对不同应用,ADS技术的改进技术有高透过率I‐ADS技术、高开口率H‐ADS和高分辨率S‐ADS技术等。
本领域技术人员应该可以理解,上述实施例的公共电极可以为板状或者狭缝状,像素电极也是如此,像素电极和公共电极的上下顺序可颠倒,而且上下电极均可以为狭缝状;而且公共电极的设置也可以多种变化,只要保证公共电极与像素电极之间形成多维电场即可,例如:公共电极与栅极位于同层。
当然,在传统的TN(Twisted Nemati,扭曲向列)模式和IPS的结构中,也可适用本发明中的方案。
本实施例中过孔内Q的像素电极12上形成阻挡层13,在阻挡层13的上面形成遮光层14,从此避免了由于过孔Q区的像素电极12上发生外部光反射而影响显示效果的问题。除此之外,在阻挡层13上面形成的遮光层14b还覆盖在阵列基板的栅线和数据线上面来遮挡未经调制的光。同时,在制作黑矩阵时还避免黑矩阵的残留,提高产品的显示性能。
实施例三:
与实施例二不同的是,实施例三提供的阵列基板还包括彩色滤光层,该彩色滤光层的位置可以比较多,不局限于实施例三。如图5所示的阵列基板,即除了包括在实施例二提供的阵列基板的结构之外,隔离层M还包括彩色滤光层8和第二保护层9。该彩色滤光层8形成于第一保护层7上、在彩色滤光层8上再形成有第二保护层9、在第二保护层9上对应非薄膜晶体管区域P2形成的公共电极10、在公共电极上10形成的第三保护层11、穿过第一保护层7、第二保护层9、第三保护层11和彩色滤光层8而形成的过孔Q。
其中,彩色滤光层8可以是红色滤光层、绿色滤光层和蓝色滤光层中任意一种彩色滤光层,为了在后续工艺中的制作方便以及保护薄膜晶体管的源漏极的隔离区不受污染等,对彩色滤光层进行了平坦化处理,即彩色滤光层8不仅覆盖在显示区域P2,还覆盖了薄膜晶体管区域P1,且两个区域中的彩色滤光层8高度相等。
在实施例三中,采用了彩色滤光层在阵列基板上的结构,除了具有实施例二中的有益效果之外,还将彩色滤光片制备在TFT上可以减少彩色滤光片的制作工艺,有效降低成本。
实施例四:
本发明实施例提供的阵列基板的制作方法,如图6所示,包括如下步骤:
在基板上形成包括薄膜晶体管的源极和漏极的图案;
在薄膜晶体管源极和漏极上形成隔离层以及贯穿隔离层的过孔;
在形成有过孔的隔离层上形成像素电极,所述像素电极通过所述过孔与所述漏极电连接;
在过孔内的像素电极上形成第一遮光层。
本实施例提供的是针对在实施例三中的阵列基板的制作方法,并通过图5-12进行具体描述。
该阵列基板的制作方法具体包括:
S1、在基板1上形成包括薄膜晶体管源极5和漏极6的图案。
本发明中的薄膜晶体管可以是顶栅型薄膜晶体管或底栅型薄膜晶体管,还可以是其他类型的薄膜晶体管。当顶栅型薄膜晶体管的结构时,栅极可以位于隔离层M的上部。为了更好地说明本发明技术方案,本实施例中以底栅型薄膜晶体管结构为例进行介绍。如图5所述,薄膜晶体管包括栅极2、栅绝缘层3、半导体层4以及源极5和漏极6。具体的,若要形成图5所示的阵列基板,步骤S1具体包括:
在基板上1形成栅极金属薄膜,通过一次构图工艺形成包括栅极2的图案。
在形成有栅极的基板上依次形成栅极绝缘层薄膜和半导体层薄膜,通过一次构图工艺形成栅极绝缘层3和半导体层4图案。
在形成有半导体层4的基板上形成源漏金属薄膜,通过一次构图工艺形成源极5和漏极6图案。
当然,步骤S1还可以采用其他方式实现,不局限于上述方式。例如:栅极绝缘层、半导体图案和源漏电极图案可以在同一次构图工艺中形成。
其中,构图工艺可以包括成膜、曝光、显影和刻蚀等部分或全部步骤。成膜的方法可包括涂布、等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition,PECVD)、磁控溅射等常规工艺方法。
栅极金属薄膜材料、源漏金属薄膜材料通常可以采用钼、铝、钼钨合金、铬或铜等金属,也可以使用上述几种材料薄膜的组合结构;半导体层选用非晶硅、低温多晶硅或氧化物半导体等材料;栅绝缘层薄膜采用的材料通常是氮化硅,也可以是氧化硅和氮氧化硅等。
S2、在薄膜晶体管源极5和漏极6上,形成隔离层M以及贯穿隔离层M的过孔Q。
隔离层M包括,第一保护层7、彩色滤光层8、第二保护层9、第三保护层11和公共电极10。在第二保护层9和第三保护层11之间对应非薄膜晶体管区域P2形成有所述公共电极10。具体制作步骤如下:
在形成有薄膜晶体管的基板上,形成第一保护层7;
在第一保护层7上形成彩色滤光层薄膜,并通过构图工艺形成彩色滤光层8的图案;
在彩色滤光层上8形成第二保护层9;
在第二保护层9上形成公共电极10薄膜,通过一次构图工艺在对应非薄膜晶体管区域P2的位置上形成公共电极10的图案;
在形成有公共电极10的第二保护层9上形成第三保护层10;
通过一次构图工艺,在对应薄膜晶体管漏极6区域形成贯穿第一保护层7、彩色滤光层8、第二保护层9和第三保护层11的过孔Q图案。
当然,步骤S2还可以采用其他方式实现,不局限于上述方式。例如:在对应薄膜晶体管漏极6区域形成贯穿第一保护层7、彩色滤光层8、第二保护层9和第三保护层11的过孔Q图案可以是对应的同一区域过孔,也可以是在不同区域过孔;可以是多个过孔在一次构图工艺形成,也可以是过孔在不同构图工艺形成;只要实现像素电极通过贯穿第一保护层7、彩色滤光层8、第二保护层9和第三保护层11的过孔与漏极电性连接即可。
其中,保护层采用的材料通常是氮化硅(SiNx)或者树脂。公共电极一般采用的是透明导电材料,如ITO,IZO等,彩色滤光层可以包括红色(R)、绿色(G)、蓝色(B)等。
S3、在形成有所述过孔Q的隔离层M上形成像素电极12,像素电极12通过过孔Q与漏极6电连接。
S4、在过孔Q内的像素电极12上形成第一遮光层14a。
与第一遮光层14a一块形成的还有第二遮光层14b,第一遮光层14a与第二遮光层14b一体形成为遮光层14。
在像素电极12和遮光层14之间,还形成阻挡层13。
由于本实施例中的像素电极12和第一遮光层14a可以在一次构图工艺中形成;当然像素电极12、阻挡层13与遮光层14也可以在一次构图工艺中形成。因此将上述步骤S3和S4作为一个整体步骤进行说明。
下面以像素电极12、阻挡层13与遮光层14在一次构图工艺中形成为例进行介绍。在形成有所述过孔的隔离层的基板上,通过构图工艺形成像素电极和阻挡层以及遮光层图案,具体包括以下步骤如图7所示。
S401、如图8所示,在上一步骤中(S2)形成有过孔的隔离层上依次沉积透明导电薄膜、金属薄膜和黑色遮光材料薄膜。
其中,所述像素电极12采用透明导电金属薄膜,透明导电金属薄膜选用的材料为ITO,IZO等透明导电材料,阻挡层13采用金属薄膜等导电金属材料,例如:Cu、AL、Nd、AL-Nd等金属或其合金,遮光层14薄膜为黑色遮光材料,例如:Cr等。
S402、如图9所示,利用掩膜板对所述黑色遮光材料进行曝光、显影后形成黑色遮光材料完全保留区域A1、黑色遮光材料半保留区域A2和黑色遮光材料完全去除区域A3。
其中,掩膜板可以为半色调掩模板或灰度掩模板。所述黑色遮光材料完全保留区域A1对应所述薄膜晶体管区域,所述黑色遮光材料半保留区域A2对应预定形成的狭缝状的像素电极区域,所述黑色遮光材料完全去除区域A3对应黑色遮光材料完全保留区域、黑色遮光材料半保留区域以外的区域。
此时,由于制作工艺上的限制,在形成黑色遮光层的图案时,在黑色遮光材料完全去除区域A3可能还会残留一些黑色遮光材料,即黑矩阵残留物16,如图10所示。如果,是在传统的制作工艺中,这种黑矩阵残留物16很有可能带来透过率的下降,进而影响显示效果。
S403、如图11所示,去除黑色遮光材料完全去除区域的透明导电薄膜和金属薄膜。具体包括:利用刻蚀工艺,刻蚀掉黑色遮光材料完全去除区域A3的金属薄膜,之后再对黑色遮光材料完全去除区域A3的透明导电薄膜进行刻蚀。
其中,当刻蚀金属薄膜时,残留在对应黑色遮光材料完全去除区域A3的金属薄膜13上的黑矩阵残留物16也跟金属薄膜一块被去除,由此避免了阵列基板上的黑矩阵的残留现象。
当然,金属和透明导电材料也可以同步刻蚀。例如:可以采用包含硝酸、盐酸、过氧化氢、唑化合物的蚀刻剂来,同时蚀刻掉透明导电材料和金属薄膜,例如:透明导电层为ITO,源漏电极层为铜或铜的合金。
S404、如图12所示,去除黑色遮光材料半保留区域的黑色遮光材料薄膜。具体包括:利用灰化(Ashing)工艺将对应黑色遮光材料半保留区域A2的黑色遮光材料薄膜去除。
此时,黑色遮光材料完全保留区A1的黑色遮光材料减薄,最终在阵列基板上形成了所需的遮光层14图案。
S405、如图5所示,去除黑色遮光材料半保留区域的金属薄膜。具体包括:利用刻蚀工艺,去除黑色遮光材料半保留区域A2的所述金属薄膜。
利用刻蚀工艺刻蚀掉所述黑色遮光材料半保留区域A2(即像素电极12上)的金属薄膜后,形成像素电极12和阻挡层13和遮光层14的图案。
综上所述,本发明实施例四提供的阵列基板的制作方法,通过构图工艺在基板上形成薄膜晶体管,在形成有所述薄膜晶体管的基板上形成彩色滤光层、公共电极和过孔,在形成有所述过孔的基板上形成像素电极和阻挡层,在所述过孔内的所述像素电极上形成第一遮光层,在所述像素电极上的正投影方向上与所述薄膜晶体管相重叠区域形成第二遮光层,所述第一遮光层和所述第二遮光层一体形成遮光层。此实施例提供的方法不仅可以防止在过孔区域内发生外部光反射,还可以在一次构图工艺中形成像素电极、阻挡层和遮光层,这样既减少了构图工艺的次数,还避免在遮光层的制作过程中可能导致的遮光层(黑矩阵)残留现象,从而提高了显示效果。
实施例五:
本发明实施例提供的显示装置包括阵列基板,阵列基板采用实施例一、二或三提供的阵列基板,或采用实施例四提供的阵列基板的制作方法生成的阵列基板,在此不再赘述。
所述显示装置,具体可以是液晶显示器、OLED显示器、电子纸以及其他使用阵列基板驱动的显示装置。
以上所述,仅为发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (11)
1.一种阵列基板,包括:薄膜晶体管、隔离层、贯穿所述隔离层形成的过孔、像素电极,所述薄膜晶体管漏极与所述像素电极通过所述过孔电连接,其特征在于,所述过孔内的像素电极上形成有第一遮光层;
在所述像素电极与所述第一遮光层之间形成有阻挡层,其中所述阻挡层采用金属或合金;
所述隔离层包括第一保护层、彩色滤光层和第二保护层;所述彩色滤光层位于所述第一保护层与第二保护层之间。
2.根据权利要求1所述的阵列基板,其特征在于,还包括第二遮光层,所述第二遮光层位于在正投影方向上与所述薄膜晶体管相重叠区域。
3.根据权利要求2所述的阵列基板,其特征在于,所述第一遮光层和所述第二遮光层一体形成为遮光层。
4.根据权利要求2所述的阵列基板,其特征在于,所述阻挡层还位于所述像素电极与所述第二遮光层之间。
5.根据权利要求1所述的阵列基板,其特征在于,所述隔离层还包括公共电极和第三保护层,所述第三保护层位于所述公共电极与所述像素电极之间。
6.根据权利要求1所述的阵列基板,其特征在于,所述薄膜晶体管为底栅型薄膜晶体管。
7.一种显示装置,其特征在于,包括权利要求1-6任一项所述阵列基板。
8.一种阵列基板的制作方法,其特征在于,包括以下步骤:
在基板上形成包括薄膜晶体管的源极和漏极的图案;
在所述薄膜晶体管源极和漏极上形成隔离层以及贯穿所述隔离层的过孔;
在形成有所述过孔的隔离层上形成像素电极,所述像素电极通过所述过孔与所述漏极电连接;
在所述过孔内的所述像素电极上形成第一遮光层;
其中所述像素电极与所述第一遮光层之间形成有阻挡层,所述阻挡层采用金属或合金;
其中,形成所述隔离层包括以下步骤:在形成有薄膜晶体管的基板上,形成第一保护层;在第一保护层上形成彩色滤光层薄膜,并通过构图工艺形成彩色滤光层的图案;在彩色滤光层上形成第二保护层。
9.根据权利要求8所述的阵列基板的制作方法,其特征在于,还包括:在正投影方向上与所述薄膜晶体管相重叠区域形成第二遮光层;所述第一遮光层和所述第二遮光层一体形成遮光层。
10.根据权利要求9所述的阵列基板的制作方法,其特征在于,还包括:在所述像素电极与所述第二遮光层之间形成阻挡层。
11.根据权利要求10所述的阵列基板的制作方法,其特征在于,所述像素电极、所述阻挡层和所述遮光层的形成步骤,具体包括:
在形成有所述过孔的隔离层上依次形成透明导电薄膜、金属薄膜及黑色遮光材料薄膜;
利用掩模板对所述黑色遮光材料进行曝光、显影,形成黑色遮光材料完全保留区域、半保留区域和完全去除区域;
所述黑色遮光材料完全保留区域对应所述薄膜晶体管区域,所述黑色遮光材料部分保留区域对应预定形成的狭缝状的像素电极区域,所述黑色遮光材料完全去除区域对应所述黑色遮光材料完全保留区域和所述黑色遮光材料半保留区域以外的区域;
去除所述黑色遮光材料完全去除区域的透明导电薄膜和金属薄膜;
去除所述黑色遮光材料半保留区域的黑色遮光材料薄膜;
去除所述黑色遮光材料半保留区域的金属薄膜。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310654865.5A CN103681693B (zh) | 2013-12-05 | 2013-12-05 | 一种阵列基板及其制作方法、显示装置 |
PCT/CN2014/075818 WO2015081652A1 (zh) | 2013-12-05 | 2014-04-21 | 阵列基板及其制作方法、显示装置 |
US14/406,427 US9515028B2 (en) | 2013-12-05 | 2014-04-21 | Array substrate, method of manufacturing the same and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310654865.5A CN103681693B (zh) | 2013-12-05 | 2013-12-05 | 一种阵列基板及其制作方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103681693A CN103681693A (zh) | 2014-03-26 |
CN103681693B true CN103681693B (zh) | 2017-05-24 |
Family
ID=50318712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310654865.5A Active CN103681693B (zh) | 2013-12-05 | 2013-12-05 | 一种阵列基板及其制作方法、显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9515028B2 (zh) |
CN (1) | CN103681693B (zh) |
WO (1) | WO2015081652A1 (zh) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103681693B (zh) * | 2013-12-05 | 2017-05-24 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
CN103700674B (zh) * | 2013-12-27 | 2017-02-15 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
CN104166265B (zh) * | 2014-06-16 | 2017-12-19 | 京东方科技集团股份有限公司 | 一种彩色滤光片基板及其制备方法、有机发光显示面板、显示装置 |
CN104216186B (zh) * | 2014-08-15 | 2018-01-26 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
CN104377247B (zh) * | 2014-11-24 | 2017-12-08 | 深圳市华星光电技术有限公司 | 薄膜晶体管、显示装置及薄膜晶体管的制造方法 |
CN104571700B (zh) * | 2014-12-30 | 2017-10-13 | 深圳市华星光电技术有限公司 | 触控面板 |
CN105185786B (zh) * | 2015-07-24 | 2018-11-27 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法 |
CN105161505B (zh) | 2015-09-28 | 2018-11-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板 |
CN105652541B (zh) * | 2016-01-20 | 2018-11-23 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法及液晶显示面板 |
CN105842904B (zh) * | 2016-05-25 | 2024-02-06 | 京东方科技集团股份有限公司 | 阵列基板、显示装置及制备方法 |
KR102549444B1 (ko) * | 2016-06-16 | 2023-06-29 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
CN106855674B (zh) * | 2017-03-23 | 2020-01-07 | 厦门天马微电子有限公司 | 阵列基板、显示面板和显示装置 |
CN107154381B (zh) * | 2017-05-11 | 2020-03-13 | 京东方科技集团股份有限公司 | 显示基板及其制造方法、显示装置 |
CN107505786A (zh) * | 2017-07-24 | 2017-12-22 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法、液晶显示装置 |
CN107515498B (zh) | 2017-09-18 | 2020-06-05 | 上海天马微电子有限公司 | 阵列基板和显示面板 |
CN109270733B (zh) * | 2018-11-13 | 2022-11-08 | 成都中电熊猫显示科技有限公司 | 一种显示面板、阵列基板和显示装置 |
TWI686654B (zh) * | 2019-02-19 | 2020-03-01 | 友達光電股份有限公司 | 顯示面板的製作方法 |
CN109860256B (zh) * | 2019-02-21 | 2020-08-11 | 深圳市华星光电半导体显示技术有限公司 | 一种amoled显示装置及其制备方法 |
CN111446264B (zh) * | 2020-04-15 | 2023-03-24 | Tcl华星光电技术有限公司 | 阵列基板及其制造方法 |
CN111725241B (zh) * | 2020-06-29 | 2023-07-25 | 昆山龙腾光电股份有限公司 | 阵列基板及其制备方法和电子价签 |
CN214505501U (zh) * | 2020-09-15 | 2021-10-26 | 信利半导体有限公司 | 一种显示面板及显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060001710A (ko) * | 2004-06-30 | 2006-01-06 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 소자 및 그 제조방법 |
CN101022095A (zh) * | 2007-03-29 | 2007-08-22 | 友达光电股份有限公司 | 液晶显示器的像素结构及其制造方法 |
CN103353683A (zh) * | 2013-06-26 | 2013-10-16 | 京东方科技集团股份有限公司 | 一种阵列基板以及包括该阵列基板的显示装置 |
CN103353699A (zh) * | 2013-06-24 | 2013-10-16 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法及显示装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010082831A (ko) * | 2000-02-21 | 2001-08-31 | 구본준, 론 위라하디락사 | 액정표시장치의 제조방법 |
US6559914B1 (en) * | 2001-07-05 | 2003-05-06 | International Rectifier Corp. | Conductive black matrix layer for LCD display connected to gate through two vias |
JP3787839B2 (ja) | 2002-04-22 | 2006-06-21 | セイコーエプソン株式会社 | デバイスの製造方法、デバイス及び電子機器 |
US8059329B2 (en) | 2006-10-04 | 2011-11-15 | Samsung Electronics Co., Ltd. | Display substrate and method of manufacturing the same |
US7833570B2 (en) * | 2007-07-09 | 2010-11-16 | Sony Corporation | Dimensional stabilization of precision etched masks |
KR101125566B1 (ko) | 2009-11-30 | 2012-03-26 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
US20130155353A1 (en) * | 2011-12-15 | 2013-06-20 | Shenzhen China Star Opoelectronics Technology Co., Ltd. | LCD Panel and Manufacturing Method Thereof |
CN202796957U (zh) | 2012-09-28 | 2013-03-13 | 京东方科技集团股份有限公司 | 一种阵列基板及oled显示装置 |
CN103681693B (zh) | 2013-12-05 | 2017-05-24 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
-
2013
- 2013-12-05 CN CN201310654865.5A patent/CN103681693B/zh active Active
-
2014
- 2014-04-21 WO PCT/CN2014/075818 patent/WO2015081652A1/zh active Application Filing
- 2014-04-21 US US14/406,427 patent/US9515028B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060001710A (ko) * | 2004-06-30 | 2006-01-06 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 소자 및 그 제조방법 |
CN101022095A (zh) * | 2007-03-29 | 2007-08-22 | 友达光电股份有限公司 | 液晶显示器的像素结构及其制造方法 |
CN103353699A (zh) * | 2013-06-24 | 2013-10-16 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法及显示装置 |
CN103353683A (zh) * | 2013-06-26 | 2013-10-16 | 京东方科技集团股份有限公司 | 一种阵列基板以及包括该阵列基板的显示装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2015081652A1 (zh) | 2015-06-11 |
US9515028B2 (en) | 2016-12-06 |
US20150303150A1 (en) | 2015-10-22 |
CN103681693A (zh) | 2014-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103681693B (zh) | 一种阵列基板及其制作方法、显示装置 | |
US9165953B2 (en) | Flat panel display device with oxide thin film transistors and method for fabricating the same | |
CN106876386B (zh) | 薄膜晶体管及其制备方法、阵列基板、显示面板 | |
US10608052B2 (en) | Display substrate and method of manufacturing the same | |
CN104360557B (zh) | 阵列基板及其制造方法,以及显示装置 | |
CN102236228B (zh) | 液晶显示装置及其制造方法 | |
JP6342132B2 (ja) | アレイ基板、ディスプレイパネル及びアレイ基板の製造方法 | |
TWI489635B (zh) | 含有金氧半導體的薄膜電晶體基板及其製造方法 | |
CN103474432B (zh) | 一种阵列基板及其制备方法和显示装置 | |
KR102105370B1 (ko) | 표시 패널 및 이의 제조 방법 | |
CN103941505B (zh) | 一种阵列基板及其制备方法和显示装置 | |
CN103715138B (zh) | 一种阵列基板及其制造方法、显示装置 | |
US9804463B2 (en) | Array substrate and fabrication method thereof and display device | |
JP6043815B2 (ja) | 薄膜トランジスタのアレイ基板及びその製造方法、並びに電子デバイス | |
CN104035250B (zh) | 主动元件阵列基板 | |
CN103199095B (zh) | 显示器、薄膜晶体管阵列基板及其制造工艺 | |
CN104808408B (zh) | 一种coa基板、显示装置以及coa基板的制作方法 | |
CN103676390B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN103117248A (zh) | 阵列基板及其制作方法、显示装置 | |
CN203259747U (zh) | 阵列基板及显示装置 | |
KR20070080476A (ko) | 3 마스크 공정에 의한 액정표시장치의 제조방법 | |
US20160315195A1 (en) | Array substrate and manufacturing method thereof, and display device | |
CN104020621B (zh) | 一种阵列基板及其制备方法、显示装置 | |
KR20160025671A (ko) | 표시 기판 및 그의 제조방법 | |
CN103117284A (zh) | 一种阵列基板及其制作方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |