JP3787839B2 - デバイスの製造方法、デバイス及び電子機器 - Google Patents

デバイスの製造方法、デバイス及び電子機器 Download PDF

Info

Publication number
JP3787839B2
JP3787839B2 JP2002119969A JP2002119969A JP3787839B2 JP 3787839 B2 JP3787839 B2 JP 3787839B2 JP 2002119969 A JP2002119969 A JP 2002119969A JP 2002119969 A JP2002119969 A JP 2002119969A JP 3787839 B2 JP3787839 B2 JP 3787839B2
Authority
JP
Japan
Prior art keywords
region
liquid crystal
display device
crystal display
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002119969A
Other languages
English (en)
Other versions
JP2003315829A (ja
Inventor
昌宏 古沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002119969A priority Critical patent/JP3787839B2/ja
Priority to US10/420,335 priority patent/US7208764B2/en
Publication of JP2003315829A publication Critical patent/JP2003315829A/ja
Application granted granted Critical
Publication of JP3787839B2 publication Critical patent/JP3787839B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Optical Filters (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は、薄膜トランジスタ等の薄膜素子を含んで構成されるデバイス（例えば、液晶表示装置など）の製造方法及びこの製造方法により製造されるデバイスに関する。
【０００２】
【従来の技術】
電気光学装置の１つである液晶表示装置は、薄く軽量であり、消費電力が少ないという特徴を有することから、パーソナルコンピュータ、携帯電話、ディジタルスチルカメラ、液晶テレビなどの様々な電子機器に用いられている。
【０００３】
液晶表示装置では、薄膜トランジスタなどの能動素子を用いて画素部が形成される。画素部を形成する薄膜トランジスタとしては、基板上にゲート電極を形成し、この上にチャネル領域やソース／ドレイン領域などの半導体層や絶縁層などを積層した逆スタガ型（あるいはボトムゲート型）の構造のものが多く用いられている。
【０００４】
このような薄膜トランジスタと、ゲート電極に信号を供給するための走査線、ソース／ドレイン領域にデータ信号を供給するためのデータ線、ソース／ドレイン領域と接続され、液晶層に電圧を印加するための画素電極、などの要素を組み合わせて液晶表示装置の画素回路が構成される。この画素回路が形成された基板（アレイ基板）と、対向電極、カラーフィルタ及びカラーフィルタの周囲を遮光する遮光膜（いわゆるブラックマトリクス）などが形成された対向基板とを貼り合わせて、これらの間に液晶材料を封入することにより液晶パネルが構成される。そして、この液晶パネルに駆動回路やバックライトなどの周辺部材を取り付けることにより、液晶表示装置が構成される。
【０００５】
【発明が解決しようとする課題】
上述した液晶表示装置を製造する際には、ＣＶＤ法やスパッタリング法などの気相堆積法（すなわち、真空プロセス）により薄膜を形成し、形成した薄膜のうちで不要な部分をフォトリソグラフィ法により除去（エッチング）するというプロセスを何度か繰り返すことにより形成されるのが一般的である。
【０００６】
しかしながら、このような従来の製造方法は、（１）成膜とエッチングからなるプロセスを何度も繰り返し行うために製造時間が長くなる、（２）形成した薄膜のうち、多くの部分を除去することとなるために原料の使用効率が悪い、（３）エッチング溶液などの廃棄物が多く発生して処理コストがかさむ、などの不都合がある。これらの不都合により、従来の製造方法では、製造コストを低減することが難しかった。このような不都合は、液晶表示装置の大画面化に伴い、母材となるガラス基板が大型化するほど顕著となる。
【０００７】
本発明は、このような点に着目して創作されたものであり、製造コストを低減することを可能とするデバイスの製造方法を提供することを目的とする。
【０００８】
また、本発明は、低コスト化を図ることを可能とするデバイスを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明は、少なくともデバイスの一部の要素を液体材料を使用して成膜するデバイスの製造方法であって、基板上にデバイスを構成する複数の要素の領域を割り当てる工程と、複数の要素の領域のうち、少なくとも液体材料を使用する要素の領域の外周を壁で囲むとともに、それ以外の領域を覆う囲繞膜を形成する囲繞膜形成工程と、壁によって囲まれた領域に液体材料を塗布し、熱処理を加えて成膜する成膜工程を含んでおり、上述した囲繞膜を遮光性を有するように形成する。
【００１０】
デバイスの一部の要素の領域の外周を壁で囲む囲繞膜を形成し、この囲繞膜による壁によって囲まれた領域に液体材料を塗布して薄膜を成膜することにより、デバイスを構成する要素を形成しているので、ＣＶＤ法やスパッタリング法などの気相堆積法とフォトリソグラフィ法を組み合わせて成膜する従来プロセスを行う回数を少なくして製造プロセスを簡略化し、製造時間を短縮することが可能となる。また、囲繞膜による壁を設けていることから、液体材料を塗布する範囲を最小限に抑えることができるので原料の使用効率がよく、エッチングの回数が少なくなることから廃棄物の量を減らして処理コストを削減することが可能となる。したがって、デバイスの製造コストを低減することが可能となる。このような本発明の利点は、製造対象となるデバイスの規模が大きくなるほど顕著となる。
【００１１】
また、囲繞膜に遮光性を持たせることにより、この囲繞膜に覆われた部分への入射光を遮ることができるので、例えば、囲繞膜の下側に薄膜トランジスタなどの薄膜素子を形成する場合には、それらの薄膜素子の光照射による誤動作や出力特性の変化などの不都合を回避するための遮光膜としての機能を囲繞膜に兼ねさせることが可能となる。これにより、遮光膜を形成する工程が不要となるため、製造プロセスを簡略化して製造コストの低減を図ることが可能となる。
【００１２】
好ましくは、デバイスは、カラーフィルタと画素電極を含んで構成される画素領域を含む。そして、上述した囲繞膜形成工程においては、画素領域を形成すべき第１の領域の外周を壁で囲み、それ以外の領域を覆う囲繞膜を形成するようにし、上述した成膜工程には、第１の領域内に、液体材料を用いてカラーフィルタ及び画素電極を形成する画素領域形成工程を含むようにする。
【００１３】
液体材料を用いることにより、画素電極を低コストに形成することが可能となる。また、この画素電極を形成する際に用いる囲繞膜をカラーフィルタの形成にも利用し、画素電極と同じ領域にカラーフィルタを形成しているので、カラーフィルタの製造プロセスを簡略化することが可能となる。また、デバイスとしてバックライト等の光の透過状態を制御して表示を行う液晶表示装置などの非発光型表示装置を考えた場合には、画素領域以外の領域が遮光性を有する囲繞膜によって覆われるので、画素領域以外の部分での光漏れや、画素領域を駆動する薄膜トランジスタ等への光入射を防ぐブラックマトリクスとして囲繞膜を機能させることが可能となる。これにより、別途、ブラックマトリクスを形成することが不要となるので、製造プロセスの簡略化を図ることが可能となる。更には、カラーフィルタ、画素電極、ブラックマトリクスを全て同一の基板上に形成するので、他方の基板（対向基板）には、基板一面に対向電極を成膜すればよく、特にパターニングなどは不要であり、対向基板の製造プロセスを大幅に簡略化することが可能となる。
【００１４】
好ましくは、デバイスは、画素電極が形成された基板と、対向電極が形成された対向基板を所定間隔で配置し、基板間に液晶層を挟んで構成される液晶表示装置である。そして、上述した囲繞膜形成工程に先立って、画素電極と対向電極によって液晶層に印加された電圧を所定時間だけほぼ一定に維持するための蓄積容量を構成するための容量線を基板上に形成する容量線形成工程を更に含むようにし、この容量線形成工程において、容量線を画素領域とその周囲の壁との境界に沿って、境界及びその近傍を覆うように形成する。
【００１５】
囲繞膜を設け、液体材料を使用して画素電極やカラーフィルタを形成する場合には、囲繞膜による壁の近く、すなわち画素領域の外周の近傍において、画素電極やカラーフィルタの膜厚が不均一になりやすく、この部分で透過率が一様とならない場合がある。そこで、画素領域とその周囲の壁との境界に沿って、境界及びその近傍を覆うような形状に容量線を形成することにより、画素領域の外周近傍の透過率が一様とならない領域における光の通過を容量線によって遮蔽することが可能となり、表示ムラなどの不都合を抑え、表示品質の向上を図ることが可能となる。更に、画素領域の外周に沿って容量線を形成するので、画素領域内に占める容量線の面積の割合が低下し、開口率を向上させることが可能となる。
【００１６】
好ましくは、デバイスは、画素電極を駆動する薄膜トランジスタであって、基板上にゲート電極、ゲート絶縁膜、チャネル領域及びソース／ドレイン領域を順に積層して形成される薄膜トランジスタを更に含む。そして、上述した囲繞膜形成工程においては、ゲート電極、ゲート絶縁膜及びチャネル領域が形成された後の基板上に、第１の領域の外周と、ソース／ドレイン領域を形成すべき第２の領域の外周のそれぞれを壁で囲み、それ以外の領域を覆う囲繞膜を形成するようにし、上述した成膜工程には、第２の領域内に、液体材料を用いてソース／ドレイン領域となる半導体膜を形成する半導体膜形成工程を更に含めるようにする。このように、半導体膜についても液体材料を用いて形成することにより、デバイスの製造コストを更に削減することが可能となる。
【００１７】
また、半導体膜は、ケイ素化合物及びドーパント源を含有する液体材料を用いて形成することが好ましい。このような液体材料の具体例としては、シクロペンタシラン（Ｓｉ５Ｈ１０）など、１個以上の環状構造を持ったケイ素化合物の溶液に、紫外線を照射することによって光重合させて高次シランを含有する液体としたものが挙げられる。また、ドーパント源の具体例としては、リンなどの５族元素あるいはホウ素などの３族元素を含有する物質が挙げられる。このようなケイ素化合物及びドーパント源を含有する液体材料を使用することにより、ドーパントが高濃度にドーピングされたシリコン膜を容易に形成することが可能となる。
【００１８】
好ましくは、デバイスは、薄膜トランジスタに電流を供給するための配線を更に含む。そして、上述した囲繞膜形成工程においては、第１及び第２の領域の外周と、配線を形成すべき第３の領域の外周のそれぞれを壁で囲み、それ以外の領域を覆う囲繞膜を形成するようにし、上述した成膜工程には、第３の領域内に、液体材料を用いて配線となる導電膜を形成する配線形成工程を更に含めるようにする。このように、配線となる導電膜についても液体材料を用いて形成することにより、デバイスの製造コストを更に削減することが可能となる。
【００１９】
また、導電膜は、導電性微粒子を含有する液体材料を用いて形成することが好ましい。ここで、導電性微粒子としては、金、銀、銅、パラジウム、ニッケルのいずれかを含有する金属微粒子や、導電性ポリマー、超電導体の微粒子などが挙げられるが、特に金属微粒子が好ましい。このような導電性微粒子を含有する液体材料を使用することにより、良好な導電膜を容易に形成することが可能となる。
【００２０】
好ましくは、ソース／ドレイン領域及び配線の上面を覆い、入射光の反射を抑制する反射防止膜を形成する反射防止膜形成工程を更に含む。これにより、基板に入射した光がソース／ドレイン領域や配線で反射することによる、コントラストの低下などの表示品質の低下を回避することが可能となる。
【００２１】
好ましくは、画素領域形成工程においては、第１の領域内に第１の液体材料を塗布し、熱処理を加えてカラーフィルタを形成した後に、第１の領域内に第２の液体材料を塗布し、熱処理を加えて画素電極を形成する。
【００２２】
好ましくは、画素領域形成工程においては、第１の領域内に第１の液体材料を塗布し、熱処理を加えて画素電極を形成した後に、第１の領域内に第２の液体材料を塗布し、熱処理を加えてカラーフィルタを形成する。
【００２３】
好ましくは、画素領域形成工程においては、第１の領域内に液体材料を塗布して熱処理を加え、カラーフィルタと画素電極のそれぞれの機能を兼ね備える機能膜を形成する。
【００２４】
上述した囲繞膜は、暗色の着色材料を混入した熱硬化型のポリイミド前駆体を基板上に塗布し、熱処理を加えることにより形成される暗色のポリイミド膜であることが好ましい。また、囲繞膜は、暗色の着色材料を混入した光硬化型のポリイミド前駆体を基板上に塗布し、光照射を行うことにより形成される暗色のポリイミド膜であることも好ましい。これらの方法により、遮光性を有する囲繞膜を容易に形成することが可能となる。
【００２５】
好ましくは、上述した囲繞膜形成工程においては、基板上に絶縁膜を形成し、この絶縁膜に液体材料を使用する要素の領域を露出する開口部を形成することにより囲繞膜を形成する。これにより、液体材料を使用する複数の要素の領域の外周を壁で囲む囲繞膜を容易に形成することが可能となる。
【００２６】
好ましくは、上述した各液体材料は、液滴吐出法を用いて供給される。これにより、滴下位置及び滴下量を適切に制御し、かつ高速に液体材料を供給することが可能となる。
【００２７】
また、本発明は上述したいずれかの製造方法によって製造されることを特徴とするデバイスでもある。これにより、デバイスの低コスト化を図ることが可能となる。より具体的には、本発明のデバイスは、以下に述べるような構成を有するものである。すなわち、本発明のデバイスは、基板上に形成される複数の要素を含んで構成されるデバイスであって、複数の要素のうち、少なくとも一部の要素の外周を壁で囲み、それ以外の要素を覆うように囲繞膜が設けられており、この囲繞膜は、遮光性を有する部材によって形成されている。
【００２８】
また、囲繞膜による壁によって囲まれる一部の要素は、液体材料を用いて形成されるものであることが好ましい。
【００２９】
また、一部の要素は、カラーフィルタと画素電極を含んで構成される画素領域であり、囲繞膜は、少なくとも画素領域の外周を壁で囲むように設けられていることが好ましい。
【００３０】
上述したデバイスは、画素電極が形成された基板と、対向電極が形成された対向基板を所定間隔で配置し、基板間に液晶層を挟んで構成される液晶表示装置であることが好ましい。そして、この液晶表示装置は、画素電極と対向電極によって液晶層に印加された電圧を所定時間だけほぼ一定に維持するための蓄積容量を構成するための容量線を含んでおり、容量線は、画素領域とその周囲の前記壁との境界に沿って、境界及びその近傍を覆うように形成されていることが好ましい。
【００３１】
上述した画素領域は、カラーフィルタ上に画素電極を重ねて形成されていることが好ましい。また、画素領域は、画素電極上にカラーフィルタを重ねて形成されていることも好ましい。更に、画素領域は、カラーフィルタと画素電極のそれぞれの機能を兼ね備える機能膜によって形成されていることも好ましい。
【００３２】
また、基板上にゲート電極、ゲート絶縁膜、チャネル領域及びソース／ドレイン領域を順に積層して形成されており、画素電極又は機能膜を駆動する薄膜トランジスタを更に備えており、囲繞膜は、画素領域の外周と、薄膜トランジスタのソース／ドレイン領域の外周のそれぞれを壁で囲むように形成されていることが好ましい。
【００３３】
また、薄膜トランジスタに電流を供給するための配線を更に備えており、囲繞膜は、画素領域、ソース／ドレイン領域及び配線のそれぞれの外周を壁で囲むように形成されていることが好ましい。
【００３４】
上述した囲繞膜は、暗色の着色材料を混入して形成されたポリイミド膜であることが好ましい。
【００３５】
また、本発明は、上述したデバイスを備える電子機器でもある。電子機器を一例としては、パーソナルコンピュータや液晶テレビなどが挙げられる。
【００３６】
【発明の実施の形態】
以下、本発明を適用した一実施形態の液晶表示装置とその製造方法について、図面を参照しながら説明する。
【００３７】
本発明において、液滴吐出法とは、液滴を所望の領域に吐出することにより、被吐出物を含む所望パターンを形成する方法であり、インクジェット法と呼ぶこともある。但し、この場合、吐出する液滴は、印刷物に用いられる所謂インクではなく、デバイスを構成する材料物質を含む液状体であり、この材料物質は、例えばデバイスを構成する導電物質又は絶縁物質として機能し得る物質を含むものである。さらに、液滴吐出とは、吐出時に噴霧されるものに限らず、液状体の１滴１滴が連続するように吐出される場合も含む。
【００３８】
図１は、本実施形態の液晶表示装置の構成を概略的に示す図である。本実施形態の液晶表示装置は、素子基板（アレイ基板）と対向基板とが互いに一定の間隙を保って貼付され、この間隙に液晶材料が挟まれた構成となっている。素子基板および対向基板としては、ガラス、石英またはプラスティック等によって構成される絶縁性の板状部材の基板を用いることが可能であり、本実施形態では、ガラス基板を用いている。
【００３９】
図１に示すように、ガラス基板１０上には、複数本の走査線１２がＸ（行）方向に延在して形成されており、これらの走査線１２は、走査線駆動回路１３０に接続されている。また、ガラス基板１０上には、複数本のデータ線２６がＹ（列）方向に延在して形成されており、これらのデータ線２６は、データ線駆動回路１４０に接続されている。そして、画素部１００は、走査線１２とデータ線２６との各交差に対応して設けられて、マトリクス状に配列している。なお、走査線駆動回路１３０やデータ線駆動回路１４０は、ガラス基板１０上に形成されていてもよい。
【００４０】
図２は、画素部１００の具体的な構成例を示す図である。同図に示す画素部１００は、薄膜トランジスタＴのゲートが走査線１２に、ソースがデータ線２６に、ドレインが画素電極２４にそれぞれ接続されるとともに、画素電極２４と対向電極５０との間に電気光学材料たる液晶ＬＣが挟まれた構成を有している。また、画素電極２４と接地電位ＧＮＤとの間には、蓄積容量６０が形成されている。この蓄積容量６０は、薄膜トランジスタＴを介して画素電極２４に電圧が印加された後、この印加電圧を必要な時間だけほぼ一定に維持するために設けられた容量（キャパシタンス）である。対向電極５０は、画素電極２４と対向するように対向基板に一面に形成される、各画素に共通な透明電極である。
【００４１】
次に、図２に示した画素部１００の具体的な構造について説明する。図３は、本実施形態の液晶表示装置の画素部の具体的な構造を示す図である。図３（ａ）は、１つの画素部１００に着目して示した平面図であり、図３（ｂ）は、図３（ａ）に示すＡ−Ａ′断面図である。
【００４２】
図３（ｂ）に示すように、本実施形態の薄膜トランジスタＴは、いわゆる逆スタガ型の構造を有しており、ガラス基板１０上に成形されたゲート電極１３と、このゲート電極１３上に形成されたゲート絶縁膜１６と、ゲート絶縁膜１６上に形成されたチャネル領域１８と、このチャネル領域１８上に形成されたソース／ドレイン領域２２を備えている。
【００４３】
また、上述した薄膜トランジスタＴと、走査線（ゲート線）１２、容量線１４、カラーフィルタ２３、画素電極２４、データ線（ソース線）２６、反射防止膜３０のそれぞれを含んで、液晶表示装置の画素部１００が構成されている。本実施形態では、カラーフィルタ２３と画素電極２４は、ガラス基板１０上の同じ領域に重ねて形成されており、これらによって画素領域が形成されている。また、薄膜トランジスタＴのゲート電極１３は、ゲート線１２と一体に形成されている。
【００４４】
一方のソース／ドレイン領域２２は、接続部２８を介して画素電極２４と電気的に接続されている。画素電極２４は、液晶ＬＣに電圧を印加するためのものである。また、他方のソース／ドレイン領域２２は、接続部２９を介してデータ線２６と接続されている。
【００４５】
容量線１４は、上述した蓄積容量６０（液晶層の充電電荷をより安定に保持するための容量）を形成するためのものであり、画素電極２４の下層に形成されている。本実施形態では、容量線１４は、カラーフィルタ２３等が形成される画素領域の周囲を囲むような形状に形成されており、画素領域の周辺からの光漏れを防止する遮光膜（ブラックマトリクス）としての機能も兼ねている。容量線１４の形状や形成工程の詳細については後述する。
【００４６】
また、ソース／ドレイン領域２２、カラーフィルタ２３、画素電極２４、データ線２６のそれぞれの周囲を取り囲むようにして、ポリイミド膜２０による壁（バンク）が形成されている。このポリイミド膜２０は、ソース／ドレイン領域２２、カラーフィルタ２３、画素電極２４、データ線２６のそれぞれを形成する際に用いるものであり、その詳細については後述する。
【００４７】
反射防止膜３０は、データ線２６と、薄膜トランジスタＴのソース／ドレイン領域２２上に形成された接続部２８、２９の上面に形成されており、これらデータ線２６等による光反射を防止する。すなわち、本実施形態では、データ線２６や接続部２８、２９は、金属膜によって形成されており、これらの金属膜の表面に入射する光を反射して液晶表示装置の表示品質を低下させる場合があるため、これらのデータ線２６等の上面に反射防止膜３０を形成し、光の反射を防止している。また、この反射防止膜３０は、データ線２６や接続部２８、２９を保護する保護膜としての機能も兼ね備えている。
【００４８】
このような画素部１００をガラス基板１０上にマトリクス状に形成することによりアレイ基板が構成される。そして、このアレイ基板と、一面に対向電極５０が形成された対向基板のそれぞれに対して配向膜形成などの表面処理を行った後に両者を貼り合わせて、アレイ基板と対向基板の間に液晶材を注入し、駆動回路やバックライトなどを取り付けることにより液晶表示装置が構成される。液晶表示装置の具体例については後述する。
【００４９】
次に、本実施形態の薄膜トランジスタ及びこの薄膜トランジスタを含んで構成される画素回路の製造方法について詳細に説明する。図４〜図９は、本実施形態の製造方法について説明する説明図である。
【００５０】
（ゲート線、ゲート電極及び容量線の形成工程）
図４は、ゲート線、ゲート電極及び容量線の形成工程を説明する図である。図４（ａ）はガラス基板１０を上面側から見た平面図を示し、図４（ｂ）は図４（ａ）に示すＢ−Ｂ′断面を示している。
【００５１】
図４に示すように、ガラス基板１０上の所定位置に、液滴吐出法によって、ゲート線１２及びゲート電極１３を一体に形成するとともに、容量線１４を形成する。これらのゲート線１２等は、一般的なスパッタリング法、プラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）等の気相堆積法によってガラス基板１０の上面全体に導電膜を製膜した後に、フォトリソグラフィ法によるパターン形成を行うことによって形成することが可能である。
【００５２】
また、図４（ａ）に示すように、容量線１４は、画素領域１０２（カラーフィルタ２３及び画素電極２４の形成領域）の外周を囲むようにして形成される。これにより、容量線１４に画素領域１０２の周辺からの光漏れを防止するブラックマトリクス（遮蔽膜）としての機能を兼用させて、画素領域１０２の面積をより広く確保し、開口率を向上させることが可能となる。
【００５３】
なお、ゲート線１２、ゲート電極１３及び容量線１４は、液体材料を使用して形成するようにしてもよい。この場合には、まずガラス基板１０の上面に、ある程度の一様な撥液性を持たせる。次に、ガラス基板１０の上面に対して、液滴吐出法などの液体吐出方法によって、導電性微粒子を含有する溶液を吐出し、ゲート線１２、ゲート電極１３及び容量線１４のそれぞれを描画する。その後、溶液が塗布されたガラス基板１０に熱処理を行うことにより、ゲート線１２、ゲート電極１３及び容量線１４が形成される。
【００５４】
ここで、導電性微粒子としては、金、銀、銅、パラジウム、ニッケルのいずれかを含有する金属微粒子や、導電性ポリマーや超電導体の微粒子などが考えられる。本実施形態では、これらの導電性微粒子を有機溶媒に分散させて生成した溶液を用いる。微粒子を分散させるために、微粒子表面に有機物などをコーティングして使うこともできる。また、基板に塗布するにあたり、溶媒への分散のしやすさと液滴吐出法の適用の観点から、微粒子の粒径は０．１μ以下であることが好ましい。例えば、粒径が０．０１μｍ程度の銀の微粒子を含有するペースト（分散溶媒としてα−テルピネオールを使用）をトルエンで希釈し、粘度が８ｃＰ程度となるようにして溶液を用いることにより、幅２０μｍ、厚さ０．５μｍ、抵抗率２μΩｃｍのゲート線１２、ゲート電極１３及び容量線１４を形成することが可能である。
【００５５】
ところで、容量線１４は、ブラックマトリクスとしての機能も兼用させていることから、その形状を比較的に精度よく形成する必要がある。このため、液体材料を使用して容量線１４を形成する場合には、容量線１４の形成領域の周囲を囲む壁（バンク）を形成した後に溶液の吐出を行うか、あるいは、ガラス基板１０の上面に対する撥液処理に加えて、容量線１４の形成領域に対して親液処理を行った後に溶液の吐出を行うことが望ましい。これらの方法により、容量線１４の形成領域へ塗布された溶液の広がりを抑制し、容量線１４の形状をより精度よく形成することが可能になる。なお、同様な方法をゲート線１２、ゲート電極１３の形成にも適用し、これらの形状精度を向上させることも可能である。
【００５６】
（ゲート絶縁膜及び非晶質シリコン膜の形成工程）
図５は、ゲート絶縁膜及び非晶質（アモルファス）シリコン膜の形成工程を説明する図である。図５（ａ）はガラス基板１０を上面側から見た平面図を示し、図５（ｂ）は図５（ａ）に示すＣ−Ｃ′断面を示している。
【００５７】
図５に示すように、ガラス基板１０、ゲート線１２、ゲート電極１３及び容量線１４のそれぞれを覆うように、ガラス基板１０の上面全体にゲート絶縁膜１６を形成する。このゲート絶縁膜１６としては、ＰＥＣＶＤ法によって窒化シリコン（ＳｉＮｘ）膜を形成することが好適である。また、窒化シリコンと酸化シリコン（ＳｉＯ２）を重ねて堆積した２層構造の膜によってゲート絶縁膜１６を形成してもよい。この場合には、ＣＶＤ法において、成膜途中で反応ガスを変更することにより複数種類の薄膜を連続的に製膜する、いわゆる連続ＣＶＤ法を用いて膜形成を行うことが好適である。
【００５８】
次に、ゲート絶縁膜１６上の所定位置に、非晶質シリコン膜からなるチャネル領域１８を形成する。具体的には、チャネル領域１８は、ＰＥＣＶＤ法などの気相堆積法によってガラス基板１０の上面全体に非晶質シリコン膜を形成した後に、所望の形状にパターニングすることによって、図５（ａ）に示すように、ゲート電極１３上に島状に形成される。また、ガラス基板１０への非晶質シリコン膜の形成は、連続ＣＶＤ法を用いることにより、上述したゲート絶縁膜１６の形成と連続して行うことが更に望ましい。
【００５９】
（ポリイミド膜によるバンクの形成工程）
図６は、ポリイミド膜によるバンク（壁）の形成工程を説明する図である。図６（ａ）はガラス基板１０を上面側から見た平面図を示し、図６（ｂ）は図６（ａ）に示すＤ−Ｄ′断面を示している。
【００６０】
図６に示すように、ガラス基板１０等の上面に、所定形状の開口部ａ１、ａ２、ａ３、ａ４を有するポリイミド膜２０を形成する。具体的には、ポリイミド膜２０に設けられている開口部ａ１は、後の工程においてカラーフィルタ２３及び画素電極２４が形成されるべき領域（上述した画素領域１０２）を露出するように形成される。これにより、カラーフィルタ２３及び画素電極２４の形成領域の外周にポリイミド膜２０によるバンクが形成される。
【００６１】
開口部ａ２は、後の工程においてデータ線２６が形成されるべき領域を露出するように形成される。これにより、データ線２６の形成領域の周囲に、ポリイミド膜２０によるバンクが形成される。同様に、開口部ａ３、ａ４は、後の工程において、薄膜トランジスタＴのソース／ドレイン領域２２が形成されるべき領域を露出するように形成される。これにより、ソース／ドレイン領域２２の形成領域の周囲に、ポリイミド膜２０によるバンクが形成される。
【００６２】
また、ポリイミド膜２０は、遮光性を有するように着色がなされた着色層１２０と、着色がなされない非着色層１２１とを積層した２層構造とする。このような２層構造を有するポリイミド膜２０は、例えば、以下のような方法によって形成することが可能である。
【００６３】
ポリイミド前駆体に着色材料（例えば、黒色の染料、顔料、その他の微粒子など）を混入した溶剤を用いて、ガラス基板１０の上面全体に着色層１２０を形成する。ポリイミド前駆体としては、通常の熱硬化型のものでもよく、紫外線硬化型のものでもよい。このようなポリイミド前駆体をガラス基板１０の上面全体に塗布し、その後、熱処理（例えば、３００〜４００℃程度）、または紫外線照射後に熱処理を行うことにより着色層１２０を形成することができる。また、この着色層は、ポリイミド以外でも遮光性があって絶縁体であれば何でも良く、たとえば金属酸化物の薄膜をスパッタや、ゾルゲル法などで形成してもよい。
【００６４】
次に、着色層１２０の上面全体に、通常の（すなわち、着色がなされていない）紫外線硬化型のポリイミド前駆体を塗布する。そして、上述した開口部ａ１〜ａ４に対応したパターンを有するマスクを通して、ポリイミド前駆体に紫外線を照射し、現像した後に熱処理（例えば、３００〜４００℃程度）を行い、非着色層１２１のパターンを形成する。このとき、非着色層１２０の下層に着色層１２０が存在するため、紫外線照射を行った際にも、薄膜トランジスタＴのチャネル領域１８等には、紫外線がほとんど届かない。これにより、チャネル領域１８の半導体膜の劣化を回避し、薄膜トランジスタＴの特性低下を防止することが可能である。
【００６５】
その後、パターン形成がなされた非着色層１２１をエッチングマスクとして用いて、ドライエッチング（又はウェットエッチング）を行う。これにより、着色層１２０は、開口部ａ１〜ａ４に露出している部分が除去される。レジストの機能を兼ねている非着色層１２１も、エッチング時にある程度一緒に除去されるが通常は非着色層１２１は着色層１２０よりも厚く形成するため、図に示すような二層の囲繞膜パターンが形成される。このようにして、開口部ａ１〜ａ４が設けられており、着色層１２０と非着色層１２１からなる２層構造のポリイミド膜２０が形成される。ポリイミド膜２０の厚さは、０．５〜１０μｍ程度にすることが好適である。
【００６６】
なお、ポリイミド膜２０は、着色層１２０のみからなる１層構造としてもよい。例えば、紫外線硬化型のポリイミド前駆体に黒色の染料や顔料などを混入した溶剤をガラス基板１０の上面全体に塗布し、紫外線照射を行うことにより、ガラス基板１０の上面全体に着色層１２０を形成する。その後フォトレジストを用いたパターニングとエッチングを行うことにより、開口部ａ１〜ａ４が設けられ、着色層１２０のみからなる１層構造のポリイミド膜２０を形成することが可能である。また、熱硬化型のポリイミド前駆体を用いた場合についても、同様な方法により着色層１２０のみからなる１層構造のポリイミド膜２０を形成することが可能である。
【００６７】
（ソース／ドレイン領域の形成工程）
図７は、ソース／ドレイン領域の形成工程を説明する図である。図７（ａ）はガラス基板１０を上面側から見た平面図を示し、図７（ｂ）は図７（ａ）に示すＥ−Ｅ′断面図を示している。
【００６８】
図７に示すように、ポリイミド膜２０に設けられた開口部ａ３、ａ４（図６参照）の内側に、ドーパントが高濃度に添加された非晶質シリコン膜からなるソース／ドレイン領域２２を形成する。本実施形態では、ソース／ドレイン領域２２は、液滴吐出法を用いて形成される。
【００６９】
具体的には、まず、リンなどの５族元素あるいはホウ素などの３族元素を含有する物質をドーパント源として添加したケイ素化合物を含有する溶液、または、それらの元素（リン、ホウ素等）で変性されたケイ素化合物と変性されていないケイ素化合物とを含有する溶液を液滴吐出ヘッドから吐出し、開口部ａ３、ａ４の内部に充填する。以下、このようなケイ素化合物を含有する溶液を「シリコン溶液」と称することとする。
【００７０】
次に、開口部ａ３、ａ４のそれぞれに充填したシリコン溶液を乾燥させて、その後、３００℃〜４００℃程度の温度で焼成する。これら一連の処理は、窒素などの不活性ガスの雰囲気中で行われる。これにより、ポリイミド膜２０によって形成されるバンクに周囲を囲まれた開口部ａ３、ａ４の内部に、ドーパント源（ドナー又はアクセプタ）が高濃度にドーピングされた非晶質シリコン膜からなるソース／ドレイン領域２２が形成される。
【００７１】
ここで、上述したケイ素化合物としては、シクロペンタシラン（Ｓｉ５Ｈ１０）など、１個以上の環状構造を持ったものに、紫外線を照射することによって光重合させて高次シランとしたものを用いることが特に好ましい。この場合には、リン化合物やホウ素化合物を混合した後に紫外線を照射し、重合時にこれらを取り込んだ形で高次シラン化合物とすることが更に好ましい。また、シリコン溶液を形成するための溶媒としては、ケイ素化合物を溶解し、該化合物と反応しないものであれば特に限定されないが、通常、室温での蒸気圧が０．００１〜２００ｍｍＨｇのものが好適である。溶媒の具体例としては、ベンゼンやトルエンなどの炭素水素系溶媒が挙げられる。
【００７２】
なお、更に好ましくは、液滴吐出ヘッドからシリコン溶液を吐出をするより以前に、開口部ａ３、ａ４の内側を親液化し、その周囲については撥液化しておくとよい。親液化、撥液化の処理は、例えば、ガラス基板１０の全体を大気圧プラズマで酸素プラズマ処理して親液化し、次いで、ＣＦ４プラズマ処理を行い、ポリイミド膜２０の部分のみを撥液化することにより実現可能である。
【００７３】
（データ線及び接続部の形成工程）
図８は、データ線及び接続部の形成工程を説明する図である。図８（ａ）はガラス基板１０を上面側から見た平面図を示し、図８（ｂ）は図８（ａ）に示すＦ−Ｆ′断面図を示している。
【００７４】
図８に示すように、ポリイミド壁２０に設けられた開口部ａ２（図６参照）の内側にデータ線２６を形成する。本実施形態では、データ線２６についても液滴吐出法を用いて形成される。具体的には、液滴吐出法によって、導電性微粒子を含有する溶液を液滴吐出ヘッドから吐出して開口部ａ２の内部に充填し、その後、乾燥及び熱処理（例えば、３００℃３０分間）を行う。これにより、ポリイミド膜２０によるバンクに周囲を囲まれた開口部ａ２の内部に、データ線２６が形成される。ここで、導電性微粒子としては、金、銀、銅、パラジウム、ニッケルのいずれかを含有する金属微粒子や、導電性ポリマーや超電導体の微粒子などが考えられる。本実施形態では、銀を含有する金属微粒子を有機溶媒に分散させて生成した溶液を用いる。微粒子を分散させるために、微粒子表面に有機物などをコーティングして使うこともできる。また、基板に塗布するにあたり、溶媒への分散のしやすさと液滴吐出法の適用の観点から、微粒子の粒径は０．１μ以下であることが好ましい。
【００７５】
また、データ線２６の形成と併せて、金属微粒子を含有した上記溶液を用いて、一方のソース／ドレイン領域２２と、後の工程で形成される画素電極２４の間の電気的接続を図るための接続部２８と、ソース／ドレイン領域２２とデータ線２６の間の電気的接続を図るための接続部２９をそれぞれ形成する。図８に示すように、接続部２９は、ソース／ドレイン領域２２とデータ線２６の間に存在するポリイミド膜２０によるバンクを乗り越えるようにして形成される。
【００７６】
（カラーフィルタ及び画素電極の形成工程）
図９は、カラーフィルタ及び画素電極の形成工程を説明する図である。図９（ａ）はガラス基板１０を上面側から見た平面図を示し、図９（ｂ）は図９（ａ）に示すＧ−Ｇ′断面図を示している。
【００７７】
図９に示すように、ポリイミド膜２０に設けられた開口部ａ１（図６参照）の内側にカラーフィルタ２３を形成する。本実施形態では、このカラーフィルタ２３についても液滴吐出法を用いて形成される。具体的には、カラーフィルタ用樹脂組成物を液滴吐出ヘッドから吐出して開口部ａ１の内部に充填し、その後、乾燥処理及び熱処理を行う。これにより、ポリイミド膜２０によるバンクに周囲を囲まれた開口部ａ１の内部にカラーフィルタ２３が形成される。
【００７８】
次に、カラーフィルタ２３上に画素電極２４を形成する。図９に示すように、ポリイミド膜２０に設けられた開口部ａ１（図６参照）の内側であって先に形成されたカラーフィルタ２３上に、ＩＴＯ（Indium Tin Oxide）膜からなる画素電極２４を形成する。本実施形態では、画素電極２４についても液滴吐出法を用いて形成される。具体的には、塗布型のＩＴＯ溶液を液滴吐出ヘッドから吐出して開口部ａ１の内部に充填し、その後、乾燥処理及び熱処理を行う。これにより、ポリイミド膜２０によるバンクに周囲を囲まれた開口部ａ１の内部に画素電極２４が形成される。例えば、一般的なＩＴＯ塗布液を開口部ａ１に充填した後に、１６０℃の空気雰囲気中で５分間乾燥させ、その後に、２５０℃の空気雰囲気中で６０分間の熱処理を行うことにより、厚さ１５００Å程度の画素電極２４を形成することが可能である。
【００７９】
また、画素電極２４は、一部を接続部２８と接するようにし、両者の間で電気的接続が図られるようにして形成される。具体的には、図９に示すように、画素電極２４の一部は、ソース／ドレイン領域２２と画素電極２４の間に存在するポリイミド膜２０によるバンクを乗り越えるようにして形成される。
【００８０】
（反射防止膜の形成工程）
次に、上述した図３に示したように、データ線２６と、薄膜トランジスタＴのソース／ドレイン領域２２上に形成された接続部２８、２９のそれぞれの上面に、絶縁性の黒色インクを塗布して乾燥させることにより、反射防止膜３０を形成する。上述したように、この反射防止膜３０は、金属膜からなるデータ線２６及び接続部２８、２９の表面での光反射を防止するとともに、データ線２６及び接続部２８、２９を保護する保護膜としての機能を兼ね備える。
【００８１】
以上の製造プロセスにより、上述した図３に示した本実施形態の薄膜トランジスタＴと、これを含んで構成される画素部１００が完成する。また、必要に応じて、画素部１００の上面に酸化シリコン膜などによる保護膜を形成してもよい。
【００８２】
このように、本実施形態の製造方法は、液晶表示装置の一部の要素の領域の外周を壁で囲むポリイミド膜２０を形成し、このポリイミド膜２０による壁によって囲まれた領域に液体材料を塗布して薄膜を成膜することにより、各要素を形成している。これにより、ＣＶＤ法やスパッタリング法などの気相堆積法とフォトリソグラフィ法を組み合わせて成膜する従来プロセスを行う回数を少なくして製造プロセスを簡略化し、製造時間を短縮することが可能となる。また、ポリイミド膜２０による壁を設けていることから、液体材料を塗布する範囲を最小限に抑えることができるので原料の使用効率がよく、エッチングの回数が少なくなることから廃棄物の量を減らして処理コストを削減することが可能となる。したがって、製造コストを低減することが可能となる。
【００８３】
また、ポリイミド膜２０に遮光性を持たせているので、このポリイミド膜２０に覆われた部分への入射光を遮ることができる。これにより、ポリイミド膜２０の下側に形成される薄膜トランジスタＴのチャネル領域１８への光照射による誤動作や出力特性の変化などの不都合を回避することが可能となる。したがって、チャネル領域１８などへの光照射を回避するための遮光膜を別途形成する必要がなくなり、製造プロセスを簡略化して製造コストの低減を図ることが可能となる。
【００８４】
次に、カラーフィルタ及び画素電極の形成工程について、他の実施形態を説明する。上述した実施形態では、カラーフィルタを先に形成し、その上に画素電極を重ねて形成していたが、画素電極を先に形成し、その上にカラーフィルタを重ねて形成するようにしてもよい。以下、この実施形態におけるカラーフィルタ及び画素電極の形成工程について説明する。
【００８５】
図１０は、画素電極を先に形成し、その上にカラーフィルタを形成する場合の形成工程について説明する説明図である。図１０（ａ）はガラス基板１０を上面側から見た平面図を示し、図１０（ｂ）は図１０（ａ）に示すＨ−Ｈ′断面図を示している。
【００８６】
図１０に示すように、ポリイミド膜２０に設けられた開口部ａ１（図６参照）の内側に、液滴吐出法を用いて、ＩＴＯ（Indium Tin Oxide）膜からなる画素電極２４ａを形成する。具体的には、塗布型のＩＴＯ溶液を液滴吐出ヘッドから吐出して開口部ａ１の内部に充填し、その後、乾燥処理及び熱処理を行う。これにより、ポリイミド膜２０によるバンクに周囲を囲まれた開口部ａ１の内部に画素電極２４ａが形成される。また、画素電極２４ａは、一部を接続部２８と接するようにし、両者の間で電気的接続が図られるようにして形成される。具体的には、図１０に示すように、画素電極２４ａの一部は、ソース／ドレイン領域２２と画素電極２４ａの間に存在するポリイミド膜２０によるバンクを乗り越えるようにして形成される。
【００８７】
次に、図１０に示すように、ポリイミド膜２０に設けられた開口部ａ１（図６参照）の内側であって画素電極２４ａ上に、液滴吐出法を用いてカラーフィルタ２３ａを形成する。具体的には、カラーフィルタ用樹脂組成物を液滴吐出ヘッドから吐出して開口部ａ１の内部に充填し、その後、乾燥処理及び熱処理を行う。これにより、ポリイミド膜２０によるバンクに周囲を囲まれた開口部ａ１の内部にカラーフィルタ２３ａが形成される。その後、上述した実施形態と同様にして反射防止膜３０を形成することにより、薄膜トランジスタＴが形成される。
【００８８】
また、上述した実施形態では、カラーフィルタと画素電極を重ねて形成することによって画素領域を形成していたが、これらのカラーフィルタ（ＣＦ）と画素電極の各々の機能を兼ね備える一体の機能膜として画素領域を形成するようにしてもよい。なお、以後の説明では、カラーフィルタと画素電極の各々の機能を兼ね備えた機能膜を「ＣＦ／画素電極」と称することとする。以下、この実施形態におけるＣＦ／画素電極の形成工程について説明する。
【００８９】
図１１は、カラーフィルタとしての機能を兼ね備えた画素電極（ＣＦ／画素電極）を形成する場合の形成工程について説明する説明図である。図１１（ａ）はガラス基板１０を上面側から見た平面図を示し、図１１（ｂ）は図１１（ａ）に示すＫ−Ｋ′断面図を示している。
【００９０】
図１１に示すように、ポリイミド膜２０に設けられた開口部ａ１の内側に、液滴吐出法を用いてＣＦ／画素電極２５を形成する。具体的には、塗布型のＩＴＯ溶液に各種の染料や顔料、あるいは導電性のカラーレジストを混ぜて生成した溶液を液滴吐出ヘッドから吐出して開口部ａ１の内部に充填し、その後、乾燥処理及び熱処理を行う。これにより、ポリイミド膜２０によるバンクに周囲を囲まれた開口部ａ１の内部にＣＦ／画素電極２５が形成される。また、ＣＦ／画素電極２５は、一部を接続部２８と接するようにし、両者の間で電気的接続が図られるようにして形成される。具体的には、図１１に示すように、ＣＦ／画素電極２５の一部は、ソース／ドレイン領域２２とＣＦ／画素電極２５の間に存在するポリイミド膜２０によるバンクを乗り越えるようにして形成される。
【００９１】
なお、上述した各実施形態では、データ線を形成した後に、カラーフィルタと画素電極の形成を行っていたが、これらの形成順序を入れ替えてもよい。
【００９２】
また、上述した実施形態では、薄膜トランジスタＴのチャネル領域１８となるべき非晶質シリコン膜は、ＰＥＣＶＤ法などの気相堆積法によって形成していたが、液滴吐出法によって形成することも可能である。
【００９３】
図１２は、液滴吐出法によって非晶質シリコン膜を形成する場合の形成工程を説明する図である。図１２（ａ）はガラス基板１０を上面側から見た平面図を示し、図１２（ｂ）は図１２（ａ）に示すＪ−Ｊ′断面を示している。
【００９４】
まず、上述した実施形態と同様にして、ゲート線１２、ゲート電極１３及び容量線１４のそれぞれを覆うように、ガラス基板１０の上面全体にゲート絶縁膜１６を形成する（図５参照）。次に、ゲート絶縁膜１６が形成された後のガラス基板１０を窒素雰囲気中に導入する。
【００９５】
次に、液滴吐出ヘッドを用いて、チャネル領域を形成すべき範囲にシリコン溶液（ケイ素化合物を含有する溶液）を吐出する。この場合のシリコン溶液としては、上述したソース／ドレイン領域の形成に用いられるものと同様のケイ素化合物を含有する溶液であって、リンなどの５族元素あるいはホウ素などの３族元素からなるドーパント源が添加されていないものが好適である。
【００９６】
その後、吐出されたシリコン溶液を乾燥させ、３００℃〜４００℃程度の温度で焼成することにより、図１２に示すように、ゲート電極１３上の所定位置に、非晶質シリコンからなる島状のチャネル領域１８ａが形成される。チャネル領域１８ａは、寸法精度の要求が比較的に低く、液滴吐出法により吐出されたシリコン溶液が多少広がっても問題とならない。なお、液体の広がりが許容範囲を超える場合には、基板表面全体を撥液化したり、チャネル領域１８ａを形成すべき範囲のみを親液化し、それ以外を撥液化する処理を行うことにより、シリコン溶液の広がりを抑制することが可能である。
【００９７】
次に、上述した実施形態に係る液晶表示装置を備えた電子機器について説明する。図１３は、本実施形態に係る液晶表示装置をモバイル型のパーソナルコンピュータ（情報処理装置）に適用した例を示す斜視図である。同図において、パーソナルコンピュータ１１００は、キーボード１１０２を備えた本体部１１０４と、本実施形態に係る液晶表示装置１１０６を含んで構成されている。本実施形態に係る製造方法は、図１３に示すような画面サイズの大きな液晶表示装置を製造する場合に特に好適である。
【００９８】
なお、本実施形態の液晶表示装置を含んで構成される電子機器としては、図１３のパーソナルコンピュータの他にも、ディジタルスチルカメラ、電子ブック、電子ペーパ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器など種々のものが挙げられる。
【００９９】
【発明の効果】
以上説明したように、本発明によれば、ＣＶＤ法やスパッタリング法などの気相堆積法とフォトリソグラフィ法を組み合わせて成膜する従来プロセスを行う回数を少なくして製造プロセスを簡略化し、製造時間を短縮することが可能となる。また、囲繞膜による壁を設けることにより、液体材料を塗布する範囲を最小限に抑えることができるので原料の使用効率がよく、エッチングの回数が少なくなることから廃棄物の量を減らして処理コストを削減することが可能となる。したがって、デバイスの製造コストの低減を図ることが可能となる。また、本発明の製造方法を適用することにより、デバイスの低コスト化を図ることが可能となる。また、囲繞膜に遮光性を持たせることにより、囲繞膜の下側に形成される薄膜トランジスタなどの薄膜素子への光照射による誤動作や出力特性の変化などの不都合を回避する遮光膜としての機能を囲繞膜に兼ねさせることが可能となる。これにより、遮光膜を別途形成する工程が不要となるため、製造プロセスを簡略化して製造コストの低減を図ることが可能となる。
【図面の簡単な説明】
【図１】一実施形態の液晶表示装置の構成を概略的に示す図である。
【図２】画素部の具体的な構成例を示す図である。
【図３】画素部の具体的な構造を示す図である。
【図４】本実施形態の製造方法について説明する説明図である。
【図５】本実施形態の製造方法について説明する説明図である。
【図６】本実施形態の製造方法について説明する説明図である。
【図７】本実施形態の製造方法について説明する説明図である。
【図８】本実施形態の製造方法について説明する説明図である。
【図９】本実施形態の製造方法について説明する説明図である。
【図１０】画素電極を先に形成し、その上にカラーフィルタを形成する場合の形成工程について説明する説明図である。
【図１１】カラーフィルタとしての機能を備えた画素電極（ＣＦ／画素電極）を形成する場合の形成工程について説明する説明図である。
【図１２】液滴吐出法によって非晶質シリコン膜を形成する場合の形成工程を説明する図である。
【図１３】液晶表示装置をモバイル型のパーソナルコンピュータ（情報処理装置）に適用した例を示す斜視図である。
【符号の説明】
１０ ガラス基板
１２ ゲート線（走査線）
１３ ゲート電極
１４ 容量線
１６ ゲート絶縁膜
１８、１８ａ チャネル領域
２０ ポリイミド膜
２２ ソース／ドレイン領域
２３、２３ａ カラーフィルタ
２４、２４ａ 画素電極
２５ ＣＦ／画素電極
２６ データ線（ソース線）
２８、２９ 接続部
３０ 反射防止膜
１００ 画素部
１０２ 画素領域
１２０ 着色層
１２１ 非着色層
Ｔ 薄膜トランジスタ

Claims (17)

  1. カラーフィルタと画素電極を有する画素領域を含む画素部を複数備える液晶表示装置の製造方法であって、
    前記画素部の全体を覆い、かつ、データ線を形成すべき領域を露出させる第１の開口部及び前記画素領域を形成すべき領域を露出させる第２の開口部を備える遮光性の囲繞膜を形成する工程と、
    前記第１の開口部に、液滴吐出法によって導電性微粒子を含有する液体材料を塗布することにより前記データ線を形成する工程と、
    前記第２の開口部に、液滴吐出法によって液体材料を塗布することにより前記カラーフィルタ及び前記画素電極を形成する工程と、
    を含むことを特徴とする液晶表示装置の製造方法。
  2. 前記データ線の上面を覆う反射防止膜を形成する工程を更に含む、請求項１に記載の液晶表示装置の製造方法。
  3. カラーフィルタと画素電極とを有する画素領域と、ゲート電極、ゲート絶縁膜、チャネル領域及びソース／ドレイン領域を積層してなる薄膜トランジスタと、を含む画素部を複数備える液晶表示装置の製造方法であって、
    前記画素部の全体を覆い、かつ、前記ソース／ドレイン領域を形成すべき領域を露出させる第１の開口部及び前記画素領域を形成すべき領域を露出させる第２の開口部を備える遮光性の囲繞膜を形成する工程と、
    前記第１の開口部に、液滴吐出法によってケイ素化合物を含有する液体材料を塗布することにより前記ソース／ドレイン領域を形成する工程と、
    前記第２の開口部に、液滴吐出法によって液体材料を塗布することにより前記カラーフィルタ及び前記画素電極を形成する工程と
    を含むことを特徴とする液晶表示装置の製造方法。
  4. 前記囲繞膜は、前記ソース／ドレイン領域を形成すべき領域と前記画素領域を形成すべき領域とを隔てる壁を有しており、当該壁は、前記第１の開口部を構成する側壁の一部であり、且つ前記第２の開口部を構成する側壁の一部である、請求項３に記載の液晶表示装置の製造方法。
  5. 前記ソース／ドレイン領域の上面を覆う反射防止膜を形成する工程を更に含む、請求項３に記載の液晶表示装置の製造方法。
  6. 前記カラーフィルタ及び前記画素電極を形成する工程は、前記カラーフィルタと前記画素電極のそれぞれの機能を兼ね備える機能膜を形成する、請求項１又は３に記載の液晶表示装置の製造方法。
  7. 前記機能膜は、塗布型のＩＴＯ溶液に染料、顔料又は導電性カラーレジストを混ぜて生成した溶液を用いて形成される、請求項６に記載の液晶表示装置の製造方法。
  8. 前記囲繞膜は、熱硬化型又は光硬化型のポリイミド前駆体に暗色の着色材料を混入した溶剤を前記基板上に塗布し、熱処理又は光照射処理を加えることにより形成される暗色のポリイミド膜である、請求項１又は３に記載の液晶表示装置の製造方法。
  9. カラーフィルタと画素電極を有する画素領域を含む画素部を複数備える液晶表示装置であって、
    前記画素部の全体を覆い、かつ、データ線を形成すべき領域を露出させる第１の開口部及び前記画素領域を形成すべき領域を露出させる第２の開口部を備える遮光性の囲繞膜と、
    前記第１の開口部に形成されたデータ線と、
    前記第２の開口部に形成された前記カラーフィルタ及び前記画素電極と、
    を備えることを特徴とする液晶表示装置。
  10. 前記データ線の上面を覆う反射防止膜を更に備える、請求項９に記載の液晶表示装置。
  11. 前記データ線は、導電性微粒子を含有する液体材料を塗布することにより形成される、請求項９に記載の液晶表示装置。
  12. カラーフィルタと画素電極とを有する画素領域と、ゲート電極、ゲート絶縁膜、チャネル領域及びソース／ドレイン領域を積層してなる薄膜トランジスタと、を含む画素部を複数備える液晶表示装置であって、
    前記画素部の全体を覆い、かつ、前記ソース／ドレイン領域を形成すべき領域を露出させる第１の開口部及び前記画素領域を形成すべき領域を露出させる第２の開口部を備える遮光性の囲繞膜と、
    前記第１の開口部に形成された前記ソース／ドレイン領域と、
    前記第２の開口部に形成された前記カラーフィルタ及び前記画素電極と
    を備えることを特徴とする液晶表示装置。
  13. 前記ソース／ドレイン領域の上面を覆う反射防止膜を更に備える、請求項１２に記載の液晶表示装置。
  14. 前記ソース／ドレイン領域は、ケイ素化合物を含有する液体材料を塗布することにより形成される、請求項１２に記載の液晶表示装置。
  15. 前記囲繞膜は、暗色の着色材料を混入して形成されたポリイミド膜である、請求項９又は１２に記載の液晶表示装置。
  16. 前記カラーフィルタ及び前記画素電極は、それぞれの機能を備える機能膜として形成されるている、請求項９又は１２に記載の液晶表示装置。
  17. 請求項９乃至１６のいずれかに記載の液晶表示装置を表示部として備える電子機器。
JP2002119969A 2002-04-22 2002-04-22 デバイスの製造方法、デバイス及び電子機器 Expired - Fee Related JP3787839B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002119969A JP3787839B2 (ja) 2002-04-22 2002-04-22 デバイスの製造方法、デバイス及び電子機器
US10/420,335 US7208764B2 (en) 2002-04-22 2003-04-22 Liquid crystal display device having partition walls

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002119969A JP3787839B2 (ja) 2002-04-22 2002-04-22 デバイスの製造方法、デバイス及び電子機器

Publications (2)

Publication Number Publication Date
JP2003315829A JP2003315829A (ja) 2003-11-06
JP3787839B2 true JP3787839B2 (ja) 2006-06-21

Family

ID=29536323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002119969A Expired - Fee Related JP3787839B2 (ja) 2002-04-22 2002-04-22 デバイスの製造方法、デバイス及び電子機器

Country Status (2)

Country Link
US (1) US7208764B2 (ja)
JP (1) JP3787839B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3965562B2 (ja) * 2002-04-22 2007-08-29 セイコーエプソン株式会社 デバイスの製造方法、デバイス、電気光学装置及び電子機器
JP4042099B2 (ja) * 2002-04-22 2008-02-06 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器
JP2004246289A (ja) * 2003-02-17 2004-09-02 Chunghwa Picture Tubes Ltd インクジェット式カラーフィルタを備える液晶ディスプレイおよびその製造方法
WO2005047967A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US7859187B2 (en) 2003-11-14 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Display device and method for fabricating the same
US8064003B2 (en) * 2003-11-28 2011-11-22 Tadahiro Ohmi Thin film transistor integrated circuit device, active matrix display device, and manufacturing methods of the same
TWI366701B (en) * 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
CN100565307C (zh) * 2004-02-13 2009-12-02 株式会社半导体能源研究所 半导体器件及其制备方法，液晶电视系统，和el电视系统
US20050219200A1 (en) * 2004-03-31 2005-10-06 Weng Chien-Sen Fingerprint sensing pixel with a larger aperture
US7491590B2 (en) 2004-05-28 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor in display device
JP5089027B2 (ja) * 2004-05-28 2012-12-05 株式会社半導体エネルギー研究所 半導体装置
JP2006065020A (ja) * 2004-08-27 2006-03-09 Seiko Epson Corp アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
JP2006078859A (ja) * 2004-09-10 2006-03-23 Future Vision:Kk 表示装置用の基板およびこの基板を用いた表示装置
JP3967347B2 (ja) * 2004-09-15 2007-08-29 株式会社フューチャービジョン 配線形成基板及びそれを用いた表示装置
JP4096933B2 (ja) * 2004-09-30 2008-06-04 セイコーエプソン株式会社 パターンの形成方法
JP4371997B2 (ja) * 2004-12-22 2009-11-25 シャープ株式会社 表示装置用基板及びその製造方法
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
JP4507978B2 (ja) * 2005-05-16 2010-07-21 セイコーエプソン株式会社 膜パターンの形成方法
JP4200981B2 (ja) * 2005-05-16 2008-12-24 セイコーエプソン株式会社 バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
JP4658721B2 (ja) * 2005-07-11 2011-03-23 株式会社フューチャービジョン 表示装置の製造方法
US20070238035A1 (en) * 2006-04-07 2007-10-11 Micron Technology, Inc. Method and apparatus defining a color filter array for an image sensor
JP4325643B2 (ja) * 2006-06-08 2009-09-02 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
TWI331231B (en) * 2006-08-04 2010-10-01 Au Optronics Corp Color filter and frbricating method thereof
JP4252595B2 (ja) * 2006-11-21 2009-04-08 株式会社 日立ディスプレイズ 液晶表示装置とその製造方法
KR101534007B1 (ko) * 2008-04-14 2015-07-06 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20090110099A (ko) * 2008-04-17 2009-10-21 삼성전자주식회사 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는평판 표시 장치
CN101762922B (zh) * 2008-12-24 2012-05-30 京东方科技集团股份有限公司 触摸式电子纸及其制造方法
KR101566430B1 (ko) * 2009-03-31 2015-11-06 삼성디스플레이 주식회사 액정 표시 장치
KR101113467B1 (ko) * 2010-04-01 2012-02-29 삼성모바일디스플레이주식회사 터치 스크린 패널
KR101666368B1 (ko) 2010-05-20 2016-10-25 삼성디스플레이 주식회사 표시 기판, 표시 장치 및 이의 제조 방법
JP6035734B2 (ja) * 2011-06-20 2016-11-30 ソニー株式会社 半導体素子、表示装置および電子機器
CN103681693B (zh) * 2013-12-05 2017-05-24 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105810642B (zh) * 2014-12-31 2018-09-07 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板、其制作方法及显示面板
KR102549171B1 (ko) * 2017-07-12 2023-06-30 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치
CN110148678A (zh) * 2019-04-29 2019-08-20 深圳市华星光电半导体显示技术有限公司 辅助电极转移结构及显示面板的制作方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05181117A (ja) * 1991-12-26 1993-07-23 Semiconductor Energy Lab Co Ltd 分散型液晶電気光学装置
JPH0915580A (ja) * 1995-06-29 1997-01-17 Canon Inc 液晶用カラーフィルターおよびその製造方法ならびに液晶パネル
JPH09292633A (ja) * 1996-02-27 1997-11-11 Canon Inc カラー液晶表示装置の製造方法
JP3268723B2 (ja) * 1996-03-25 2002-03-25 シャープ株式会社 アクティブマトリクス基板および液晶表示装置
KR100194679B1 (ko) * 1996-05-21 1999-07-01 윤종용 박막 트랜지스터 및 그 제조 방법
JP4050347B2 (ja) * 1996-10-31 2008-02-20 セイコーエプソン株式会社 カラーフィルター、液晶表示装置およびその製造方法
JPH10170712A (ja) * 1996-12-13 1998-06-26 Canon Inc カラーフィルタ基板及びその製造方法、該基板を用いた液晶素子
JP3721682B2 (ja) * 1996-12-26 2005-11-30 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
JP3264364B2 (ja) * 1997-01-21 2002-03-11 シャープ株式会社 液晶表示装置の製造方法
JP3566028B2 (ja) 1997-05-15 2004-09-15 シャープ株式会社 液晶表示装置及びその製造方法
JP3541625B2 (ja) * 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
JPH11190859A (ja) 1997-12-26 1999-07-13 Toshiba Corp 液晶表示装置およびその製造方法
JP2000098368A (ja) * 1998-09-25 2000-04-07 Canon Inc アクティブマトリクス基板とその製造方法、該基板を用いた液晶素子
US6114088A (en) * 1999-01-15 2000-09-05 3M Innovative Properties Company Thermal transfer element for forming multilayer devices
JP2000284326A (ja) * 1999-03-30 2000-10-13 Hitachi Ltd 液晶表示装置とその製造方法
JP3339489B2 (ja) 1999-03-26 2002-10-28 富士ゼロックス株式会社 薄膜トランジスタ一体型カラーフィルターの製造方法
JP3859399B2 (ja) * 1999-07-28 2006-12-20 Ｎｅｃ液晶テクノロジー株式会社 カラーフィルタを備えた液晶表示パネル用基板の製造方法
JP2001142064A (ja) 1999-11-16 2001-05-25 Nec Corp カラーフィルタを備えた液晶表示パネル用基板の製造方法
JP2001242475A (ja) 2000-02-29 2001-09-07 Seiko Epson Corp 液晶装置及びその製造方法、並びに電子機器
JP2001242468A (ja) 2000-02-29 2001-09-07 Seiko Epson Corp 液晶装置及びその製造方法、並びに電子機器
JP2001242476A (ja) * 2000-02-29 2001-09-07 Seiko Epson Corp 液晶装置及びその製造方法、並びに電子機器
JP3564417B2 (ja) * 2000-05-31 2004-09-08 Ｎｅｃ液晶テクノロジー株式会社 カラー液晶表示装置及びその製造方法
JP2002062422A (ja) * 2000-08-14 2002-02-28 Canon Inc 光学素子とその製造方法、液晶素子
JP2002098948A (ja) * 2000-09-20 2002-04-05 Hitachi Ltd 液晶表示装置の製造方法

Also Published As

Publication number Publication date
JP2003315829A (ja) 2003-11-06
US7208764B2 (en) 2007-04-24
US20040005739A1 (en) 2004-01-08

Similar Documents

Publication Publication Date Title
JP3787839B2 (ja) デバイスの製造方法、デバイス及び電子機器
JP3965562B2 (ja) デバイスの製造方法、デバイス、電気光学装置及び電子機器
JP4042099B2 (ja) デバイスの製造方法、デバイス及び電子機器
CN100374932C (zh) 滤色片和其制造方法、电光学装置以及电子机器
US7369207B2 (en) Liquid crystal display with spacer positioned within a hole of a pixel electrode and a fabricating method thereof
JP4207778B2 (ja) カラーフィルタ、表示装置及び電子機器、及びこれらの製造方法、並びに表示装置の製造装置
US7130001B2 (en) Method of fabricating array substrate having color filter on thin film transistor structure
KR101258676B1 (ko) 액정 표시장치 및 그의 제작방법
US7292294B2 (en) Manufacturing method of color filter on TFT array and manufacturing method of LCD panel
CN100439945C (zh) 滤色片和其制造方法、电光学装置以及电子机器
US8120028B2 (en) Active device array substrate, color filter substrate and manufacturing methods thereof
US20110234956A1 (en) Display panel substrate and display panel
JP3708593B2 (ja) 液晶表示装置、及びその製造方法
US20080006865A1 (en) Thin film transistor array substrate structures and fabrication method thereof
JP3747828B2 (ja) 電気光学装置及びその製造方法
JP4154880B2 (ja) 電気光学装置及びその製造方法
KR20170004883A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20070107206A (ko) 컬러필터 기판 및 이를 포함하는 액정 표시판
JP2007140202A (ja) 液晶表示装置
JP2007140203A (ja) 液晶表示装置
KR20070050685A (ko) 컬러 필터 기판의 제조 방법 및 이를 포함하는 액정 표시장치의 제조 방법
KR20050068886A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20030047132A (ko) 액정표시장치의 스페이서 형성방법
KR20040024364A (ko) 액정표시장치 및 그 제조방법
JP2007140324A (ja) 電気光学装置、電気光学装置の製造方法、電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060319

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140407

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees