JP4507978B2 - 膜パターンの形成方法 - Google Patents

膜パターンの形成方法 Download PDF

Info

Publication number
JP4507978B2
JP4507978B2 JP2005142192A JP2005142192A JP4507978B2 JP 4507978 B2 JP4507978 B2 JP 4507978B2 JP 2005142192 A JP2005142192 A JP 2005142192A JP 2005142192 A JP2005142192 A JP 2005142192A JP 4507978 B2 JP4507978 B2 JP 4507978B2
Authority
JP
Japan
Prior art keywords
formation region
pattern
bank
pattern formation
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005142192A
Other languages
English (en)
Other versions
JP2006319230A (ja
Inventor
克之 守屋
利充 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005142192A priority Critical patent/JP4507978B2/ja
Priority to TW95116921A priority patent/TWI329780B/zh
Priority to KR1020060042906A priority patent/KR100766514B1/ko
Priority to US11/382,950 priority patent/US7799407B2/en
Priority to CNA2006100824083A priority patent/CN1866519A/zh
Publication of JP2006319230A publication Critical patent/JP2006319230A/ja
Application granted granted Critical
Publication of JP4507978B2 publication Critical patent/JP4507978B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1292Multistep manufacturing methods using liquid deposition, e.g. printing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49158Manufacturing circuit on or in base with molding of insulated base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/23907Pile or nap type surface or component
    • Y10T428/23943Flock surface
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、バンク構造、パターン形成方法、デバイス、電気光学装置、及び電子機器に関する。
電子回路又は集積回路等に使用される所定パターンからなる配線等を形成する方法としては、例えば、フォトリソグラフィ法が広く利用されている。このフォトリソグラフィ法は、真空装置、露光装置等の大規模な設備が必要となる。そして、上記装置では所定パターンからなる配線等を形成するために、複雑な工程を必要とし、また材料使用効率も数%程度でそのほとんどを廃棄せざるを得ず、製造コストが高いという課題がある。
これに対して、液体吐出ヘッドから液体材料を液滴状に吐出する液滴吐出法、いわゆるインクジェット法を用いて基板上に所定パターンからなる配線等を形成する方法が提案されている(例えば、特許文献1、特許文献2参照)。このインクジェット法では、パターン用の液体材料(機能液)を基板に直接パターン配置し、その後熱処理やレーザー照射を行って所望のパターンを形成する。従って、この方法によれば、フォトリソグラフィ工程が不要となり、プロセスが大幅に簡略化されるとともに、パターン位置に原材料を直接配置することができるので、使用量も削減できるというメリットがある。
ところで、近年、デバイスを構成する回路の高密度化が進み、例えば配線についてもさらなる微細化、細線化が要求されている。しかしながら、上述した液滴吐出法を用いたパターン形成方法では、吐出した液滴が着弾後に基板上で広がるため、微細なパターンを安定的に形成するのが困難であった。特に、パターンを導電膜とする場合には、上述した液滴の広がりによって、液だまり(バルジ)が生じ、それが断線や短絡等の不具合の発生原因となるおそれがあった。そこで、幅の広い配線形成領域と、この配線形成領域に接続して形成される微細な配線形成領域と、を備えたバンク構造を用いた技術が提案されている(例えば、特許文献3参照)。この技術は、幅の広い配線形成領域に機能液を吐出し、毛細管現象により微細な配線形成領域に機能液を流し込ませて、微細な配線パターンを形成するようになっている。
ここで、微細な配線形成領域の幅と機能液が吐出される配線形成領域の幅との差が大きくなると、通常、機能液は幅の広い配線形成領域を区画するバンクに沿って流れるため、微細な配線形成領域への毛細管現象による機能液の流れ込み量が不足してしまう。すると、形成された微細な配線パターンの膜厚は、他の配線パターンに比べて薄くなってしまう問題がある。
そこで、例えば幅の広い配線形成領域の一部分の幅を狭め、この配線形成領域から微細な配線形成領域への機能液の流入量を増加させることで、微細な配線パターンの厚膜化を図る方法が考えられる。
特開平11−274671号公報 特開2000−216330号公報 特開2005−12181号公報
しかしながら、上述したように配線形成領域(パターン形成領域)の一部の幅を狭めて、微細な配線形成領域(第一のパターン形成領域)に流れ込む機能液の量を増加させる場合、機能液の流れ込み量を適切に調節することが難しく、例えば微細な配線形成領域に機能液が多く流れ込みすぎると、微細な配線パターンは、他の配線パターンに比べて膜厚が厚くなり、微細な配線部分とその他の配線部分との間で膜厚の差が生じてしまう。
すると、例えばこの技術をゲート配線とこれに連続するゲート電極との形成に応用しようとした場合に、これらゲート配線とゲート電極との間で膜厚が異なってしまうことにより、安定したトランジスタ特性が得られ難くなってしまう。
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、幅の異なる領域を有するパターン形成領域に機能液を配置するに際し、形成される膜パターン間での膜厚さを無くした、バンク構造体、膜パターン形成方法、デバイス、電気光学装置、及び電子機器を提供することにある。
本発明のバンク構造は、機能液が配置され流動するパターン形成領域をバンクにより区画するバンク構造において、前記パターン形成領域は、第一のパターン形成領域と、該第一のパターン形成領域に連続し、かつ該第一のパターン形成領域より幅が広い第二のパターン形成領域とからなり、前記第二のパターン形成領域には、該第二のパターン形成領域を仕切って前記機能液の流動方向を規制する仕切りバンクが少なくとも一つ設けられ、該仕切りバンクによって規制された前記機能液の流動方向と略直交する方向の仕切り幅が、前記第一のパターン形成領域の幅の±20%以内に形成されてなることを特徴とする。
液滴吐出法によって、第二のパターン形成領域の幅と同様の飛翔径を有する機能液を前記第二のパターン形成領域に配置した場合、機能液は、第二のパターン形成領域に設けられた仕切りバンクにより、その流動方向が規制される。ここで、第二のパターン形成領域には、第一のパターン形成領域の±20%以内の仕切り幅となるように機能液の流動方向を規制する仕切りバンクを備えているので、機能液の流動を規制する幅がパターン形成領域の全域において略等しくなる。よって、機能液がパターン形成領域の全域において同様の流動をすることとなり、機能液は第二のパターン形成領域と第一のパターン形成領域との間で均一に拡がる。
したがって、第一のパターン形成領域に形成されるパターンの厚みと、前記第二のパターン形成領域に形成されるパターンの厚みとを略等しくすることができる。
また、前記バンク構造においては、前記仕切りバンクは、前記パターン形成領域を区画している、バンクの高さよりも低く形成されていることが好ましい。
このようにすれば、前記第二のパターン形成領域に機能液を配置することで、仕切りバンク上に機能液を配置することができる。よって、仕切りバンク上にパターンが形成されない場合に比べて、前記第二のパターン形成領域内に形成されるパターンの断面形状を大きく取ることができ、このパターンを導電パターンとして利用した際に、電気抵抗の増加を防止することができる。
本発明の膜パターンの形成方法は、基板上に設けられたバンクによって区画された、パターン形成領域に機能液を配置して膜パターンを形成する方法において、基板上にバンク形成材料を設ける工程と、該バンク形成材料に所定の処理を施し、第一のパターン形成領域と、該第一のパターン形成領域に連続し、かつ該第一のパターン形成領域より幅が広い第二のパターン形成領域とからなるパターン形成領域を形成する工程と、前記第二のパターン形成領域に前記機能液を配置し、毛細管現象によって前記第二のパターン形成領域から前記第一のパターン形成領域へと前記機能液を配置させる工程と、前記第一のパターン形成領域及び前記第二のパターン形成領域に配置された機能液を硬化処理して膜パターンとする工程と、を含み、前記パターン形成領域を形成する際に、前記第二のパターン形成領域に、該第二のパターン形成領域を仕切り前記機能液の流動方向を規制し、かつ前記機能液の流動方向と略直交する方向の仕切り幅を、前記第一のパターン形成領域の幅の±20%以内とする仕切りバンクを少なくとも一つ設けることを特徴とする。
本発明の膜パターンの形成方法によれば、第一のパターン形成領域と、仕切り幅が前記第一のパターン形成領域の±20%以内の幅となるように、機能液の流動方向を規制する仕切りバンクが設けられた第二のパターン形成領域とからなるパターン形成領域を形成している。よって、前記第二のパターン形成領域に吐出された機能液は、前記仕切りバンクにより、その流動方向が規制される。このとき、上述したように、前記第二のパターン形成領域の仕切り幅が前記第一のパターン形成領域の±20%以内の幅となっているので、機能液の流動を規制する幅がパターン形成領域の全域において略等しくなる。
また、機能液がパターン形成領域の全域において同様の流動をすることとなり、機能液は第二のパターン形成領域と第一のパターン形成領域との間で均一に拡がる。
そして、このように配置された機能液を硬化処理することにより、第一のパターン形成領域に形成されるパターンの厚みと、前記第二のパターン形成領域に形成されるパターンの厚みとを略等しくすることができる。
本発明によれば、幅の異なる膜パターン間においてもその膜厚差を略無くすことができる。
また、前記膜パターンの形成方法においては、前記仕切りバンクを、前記パターン形成領域を区画している、他のバンクの高さよりも低く形成することが好ましい。
このようにすれば、前記第二のパターン形成領域に機能液を配置した際に、機能液を仕切りバンク上にも配置することができる。よって、仕切りバンク上に膜パターンが形成されない場合に比べて、前記第二のパターン形成領域に形成される膜パターンの断面積を大きく取ることができる。そして、このパターンを導電パターンとして利用した際には、電気抵抗の増加を防止することができる。
また、前記膜パターンの形成方法においては、前記所定の処理としてフォトリソグラフィ法を用いる場合、前記仕切りバンクとなる前記バンク形成材料部分にハーフトーンマスクを介した光を選択的に照射させて露光した後、現像処理を行うことでパターン形成領域を形成することが好ましい。
このようにすれば、露光工程においてハーフトーンマスクを用いることで、仕切りバンク部分の露光量を選択的に調節し、仕切りバンクの高さを他のバンクの高さよりも低く形成することができる。また、ハーフトーンマスクは、仕切りバンク部分に対応する露光量を有するマスク部と他のバンク部分に対応する露光量を有するマスク部とを同じマスク上に備えているので、一度の露光工程で前記第1パターン形成領域と前記第2パターン形成領域とが形成され、フォトリソグラフィ法による工程の簡略化を図ることができる。
本発明のデバイスは、前記バンク構造体と、該バンク構造体における前記パターン形成領域に形成された膜パターンと、を備えることを特徴とする。
本発明のデバイスによれば、上述したようなバンク構造体によって区画されたパターン形成領域に膜パターンが形成されているので、第一のパターン形成領域及び第二のパターン形成領域に配置された機能液からなる膜パターンにおける膜厚差を略無くすことができる。よって、この膜パターン上に、例えば他の薄膜パターンを積層した場合の断線、短絡を防止した電気的特性に優れたものとなる。
また、前記デバイスにおいては、前記第二のパターン形成領域に形成された膜パターンをゲート配線として、前記第一のパターン形成領域に形成された膜パターンをゲート電極とすることが好ましい。
このようにすれば、上述したバンク構造を用いることにより、ゲート配線とゲート電極との膜厚を略等しくすることができる。これにより、トランジスタ特性を安定させることができ、このトランジスタを備えたデバイスは信頼性が高いものとなる。
また、前記デバイスにおいては、前記第二のパターン形成領域に形成された膜パターンをソース配線として、前記第一のパターン形成領域に形成された膜パターンをソース電極とすることが好ましい。
このようにすれば、上述したバンク構造を用いることにより、ソース配線とソース電極との膜厚を略等しくすることができる。これにより、トランジスタ特性を安定させることができ、このトランジスタを備えたデバイスは信頼性が高いものとなる。
本発明の電気光学装置は、前記デバイスを備えることを特徴とする。
本発明の電気光学装置によれば、高精度な電気的特性等を有するデバイスを備えることから、品質や性能の向上を図った電気光学装置を実現することができる。
ここで、本発明において、電気光学装置とは、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有するものの他、電気エネルギーを光学エネルギに変換するもの等も含んで総称している。具体的には、電気光学物質として液晶を用いる液晶表示装置、電気光学物質として有機EL(Electro-Luminescence)を用いる有機EL装置、無機ELを用いる無機EL装置、電気光学物質としてプラズマ用ガスを用いるプラズマディスプレイ装置等がある。さらには、電気泳動ディスプレイ装置(EPD:Electrophoretic Display)、フィールドエミッションディスプレイ装置(FED:電界放出表示装置:Field Emission Display)等がある。
本発明の電子機器は、前記電気光学装置を備えることを特徴とする。
本発明の電子機器によれば、品質や性能の向上が図られた電気光学装置を備えることで、信頼性の高いものとなる。
(第1実施形態)
以下、本発明の一実施形態について図面を参照して説明する。なお、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限定するものではない。また、以下の説明に用いる各図面では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を適宜変更している。
(液滴吐出装置)
まず、本実施形態において、膜パターンを形成するための液滴吐出装置について図1を参照して説明する。
図1は、本発明の膜パターン形成方法に用いられる装置の一例として、液滴吐出法によって基板上に液体材料を配置する液滴吐出装置(インクジェット装置)IJの概略構成を示す斜視図である。
液滴吐出装置IJは、液滴吐出ヘッド1と、X軸方向駆動軸4と、Y軸方向ガイド軸5と、制御装置CONTと、ステージ7と、クリーニング機構8と、基台9と、ヒータ15とを備えている。
ステージ7は、この液滴吐出装置IJによりインク(液体材料)を設けられる、後述する基板48を支持するものであって、基板48を基準位置に固定する不図示の固定機構を備えている。
液滴吐出ヘッド1は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とY軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド1の下面にY軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド1の吐出ノズルからは、ステージ7に支持されている基板48に対して、上述した導電性微粒子を含むインクが吐出される。
X軸方向駆動軸4には、X軸方向駆動モータ2が接続されている。X軸方向駆動モータ2はステッピングモータ等であり、制御装置CONTからX軸方向の駆動信号が供給されると、X軸方向駆動軸4を回転させる。X軸方向駆動軸4が回転すると、液滴吐出ヘッド1はX軸方向に移動する。
Y軸方向ガイド軸5は、基台9に対して動かないように固定されている。ステージ7は、Y軸方向駆動モータ3を備えている。Y軸方向駆動モータ3はステッピングモータ等であり、制御装置CONTからY軸方向の駆動信号が供給されると、ステージ7をY軸方向に移動する。
制御装置CONTは、液滴吐出ヘッド1に液滴の吐出制御用の電圧を供給する。また、X軸方向駆動モータ2に液滴吐出ヘッド1のX軸方向の移動を制御する駆動パルス信号を、Y軸方向駆動モータ3にステージ7のY軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構8は、液滴吐出ヘッド1をクリーニングするものである。クリーニング機構8には、図示しないY軸方向の駆動モータが備えられている。このY軸方向の駆動モータの駆動により、クリーニング機構8は、Y軸方向ガイド軸5に沿って移動する。クリーニング機構8の移動も制御装置CONTにより制御される。
ヒータ15は、ここではランプアニールにより基板48を熱処理する手段であり、基板48上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ15の電源の投入及び遮断も制御装置CONTにより制御される。
液滴吐出装置IJは、液滴吐出ヘッド1と基板48を支持するステージ7とを相対的に走査しつつ基板48に対して液滴を吐出する。ここで、以下の説明において、X軸方向を走査
方向、X軸方向と直交するY軸方向を非走査方向とする。従って、液滴吐出ヘッド1の吐出ノズルは、非走査方向であるY軸方向に一定間隔で並んで設けられている。なお、図1では、液滴吐出ヘッド1は、基板48の進行方向に対し直角に配置されているが、液滴吐出ヘッド1の角度を調整し、基板48の進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド1の角度を調整することで、ノズル間のピッチを調節することができる。また、基板48とノズル面との距離を任意に調節することが出来るようにしてもよい。
図2は、ピエゾ方式による液体材料の吐出原理を説明するための図である。
図2において、液体材料(配線パターン用インク、機能液)を収容する液体室21に隣接してピエゾ素子22が設置されている。液体室21には、液体材料を収容する材料タンクを含む液体材料供給系23を介して液体材料が供給される。
ピエゾ素子22は駆動回路24に接続されており、この駆動回路24を介してピエゾ素子22に電圧を印加し、ピエゾ素子22を変形させることにより、液体室21が変形し、ノズル25から液体材料が吐出される。この場合、印加電圧の値を変化させることにより、ピエゾ素子22の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子22の歪み速度が制御される。
なお、液体材料の吐出原理としては、上述した圧電体素子であるピエゾ素子を用いてインクを吐出させるピエゾ方式の他にも、液体材料を加熱し発生した泡(バブル)により液体材料を吐出させるバブル方式等、公知の様々な技術を適用することができる。このうち、上述したピエゾ方式では、液体材料に熱を加えないため、材料の組成等に影響を与えないという利点を有する。
ここで、機能液Lは、導電性微粒子を分散媒に分散させた分散液や有機銀化合物や酸化銀ナノ粒子を溶媒(分散媒)に分散した溶液からなるものである。
導電性微粒子としては、例えば、金、銀、銅、パラジウム、及びニッケルのうちのいずれかを含有する金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。
これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の表面にコーティングするコーティング材としては、例えばキシレン、トルエン等の有機溶剤やクエン酸等が挙げられる。
導電性微粒子の粒径は1nm以上0.1μm以下であることが好ましい。0.1μmより大きいと、後述する液体吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、1nmより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法(インクジェット法)への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を
挙げることができる。
上記導電性微粒子の分散液の表面張力は0.02N/m以上0.07N/m以下の範囲内であることが好ましい。液滴吐出法にて液体を吐出する際、表面張力が0.02N/m未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、0.07N/mを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
上記分散液の粘度は1mPa・s以上50mPa・s以下であることが好ましい。液滴吐出法を用いて液体材料を液滴として吐出する際、粘度が1mPa・sより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が50mPa・sより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
(バンク構造体)
次に、本実施形態における機能液(インク)を配置するバンク構造体について図3(a)、(b)を参照して説明する。
図3(a)は、バンク構造体1の概略構成を示す平面図である。また、図3(b)は、図3(a)に示すA−A´線矢視における前記バンク構造体1の側断面図である。
本実施形態のバンク構造体1は、図3(a),(b)に示すように、基板48上にバンク34が形成されていている。そして、このバンク34により、機能液を配置するための領域となるパターン形成領域Pが区画されている。なお、本実施形態のパターン形成領域Pは、後述するTFTを構成するゲート配線、及びゲート電極を形成するための基板48上に設けられた領域である。
前記パターン形成領域Pは、ゲート配線(膜パターン)に対応する溝状の第1パターン形成領域55と、この第一のパターン形成領域55に接続し、ゲート電極(膜パターン)に対応する第2パターン形成領域56とから構成されている。ここで、対応するとは、前記第一のパターン形成領域55、又は前記第二のパターン形成領域56内に配置された機能液を硬化処理等を施すことで、それぞれがゲート配線、又はゲート電極となることを意味している。
具体的には、図3(a)に示すように、第一のパターン形成領域55は、図3(a)中、Y軸方向に延在して形成されている。そして、第二のパターン形成領域56は、第一のパターン形成領域55に対して略垂直方向(図3(a)中、X軸方向)に形成され、かつ前記第一のパターン形成領域55に連続(接続)して設けられている。
また、前記第一のパターン形成領域55の幅は、前記第二のパターン形成領域56の幅よりも広く形成されている。本実施形態では、第一のパターン形成領域55の幅は、前記液滴吐出装置IJから吐出される機能液の飛翔径と略等しいか、あるいは、僅かに大きくなるように形成されている。このようなバンク構造1を採用することにより、前記第一のパターン形成領域55に吐出した機能液を毛細管現象を利用して、微細なパターンである第二のパターン形成領域56に流入させることができるようになっている。
なお、各パターン形成領域55,56における幅とは、各パターン55,56が延在する方向(X,Y)に対して直交する方向の各パターン形成領域55,56の端部間の長さを表している。ここで、図3(a)に示すように、前記第一のパターン形成領域55の幅をH1、前記第二のパターン形成領域56の幅をH2とする。
また、図3(a)に示したように、本実施形態の第一のパターン形成領域55には、後述する膜パターン形成工程において、該第一のパターン形成領域55に配置された機能液が前記第二のパターン形成領域56に流れ込む量を調節する、その幅が狭く形成された絞り部(第一のパターン形成領域)57が設けられている。そして、本実施形態では、絞り部57の幅は、前記第二のパターン形成領域56の幅(H2)と等しくなっている。
この絞り部57は、ゲート配線とソース配線とが交差する部分(交差部分)に対応するものである。そして、ソース配線側の交差部にも、同様に絞り部が形成されている(図6参照)。このように、ゲート配線とソース配線との交差部分において、それぞれの配線幅を狭くすることで、交差部分において容量が蓄積されるのを防止するようにしている。
ところで、バンク34によって区画された領域内に配置された機能液は、そのバンク34の内側面に沿って流動するようになっている。
そして、前記絞り部57が形成されていない第一のパターン形成領域55には、この第一のパターン形成領域55の延在方向に沿うようにして、この領域を仕切る仕切りバンク34aが形成されている。このように、第一のパターン形成領域55を仕切りバンク34aにより仕切ることで、前記第一のパターン形成領域55に配置された機能液は、バンク34、及び仕切りバンク34aの内側面に沿って流動することとなる。すなわち、この仕切りバンク34aは、前記第一のパターン形成領域55に配置される機能液が流動する方向を規制するようになっている。
ここで、バンク34、及び仕切りバンク34aに沿って流動するように、規制された機能液の流動方向と略直交する方向を図3(a)に示す、仕切り幅Hとする。このとき、前記第二のパターン形成領域56、及び前記絞り部57は、前述したように、これらを区画するバンク34が幅H2となっており、したがって、前記各領域56,57における仕切り幅Hを幅H2とみなすことができる。
本発明では、前記仕切り幅Hが、前記第二のパターン形成領域56、及び絞り部57の幅H2の±20%以内、より好ましくは±10%以内となるように、前記仕切りバンク34aが第一のパターン形成領域55に形成されている。よって、前記第1パターン形成領域(絞り部57を含む)55内を流動する仕切り幅Hと、前記第二のパターン形成領域56内を流動する仕切り幅H(H2)とが略等しくなっている。このように、本バンク構造1は、パターン形成領域Pの全域において、仕切り幅H、すなわち機能液における流動が規制される状態が略等しくなっている。よって、本バンク構造1によれば、機能液がパターン形成領域Pの全域において同様の流動をすることとなり、機能液は第二のパターン形成領域と第一のパターン形成領域との間で均一に拡がるようになる。
図3(b)に示すように、前記仕切りバンク34aの高さは、前記パターン形成領域Pを区画している、他のバンク34の高さよりも低く形成されている。このような構成により、前記第一のパターン形成領域55に機能液を配置した際に、前記仕切りバンク34a上にも機能液が配置されるようになっている。よって、前記仕切りバンク34aが他のバンク34と同じ高さに形成されることで、仕切りバンク34a上に膜パターンを形成しない場合に比べ、前記第1パターン形成領域内に形成される膜パターン(ゲート配線)の断面形状を大きく取ることができ、この膜パターンを導電パターンとして利用する場合の電気抵抗の増加を防止するようになっている。
なお、前記仕切りバンク34aの幅としては、ゲート電極に対応する第二のパターン形成領域56の幅H2を10μmとした場合には、3μm以上とすることが好ましい。そして、前記仕切り幅Hが上述した条件(幅H2の±20%以内)を満たす場合には、例えば前記仕切りバンク34aの幅を幅H2と略等しくしたバンク構造1を用いてもよい。
前述したように、幅の広いパターン形成領域としての第一のパターン形成領域55に、幅の狭いパターン形成領域としての第二のパターン形成領域56への機能液の流れ込み量を調節する絞り部57を設けた場合、従来のバンク構造では、機能液が幅の狭いパターン形成領域に多く流れ込み、これらパターン形成領域間で、その膜厚に差が生じてしまう場合があった。
そこで、本発明を採用すれば、液滴吐出法によって、第一のパターン形成領域55に配置した場合、機能液は、この第一のパターン形成領域55に設けられた仕切りバンク34aにより、その流動方向が規制されることとなる。また、前記第1パターン形成領域には、第二のパターン形成領域56の±20%以内の仕切り幅Hとなるように機能液の流動方向を規制する仕切りバンク34aを備えているので、機能液の流動を規制される状態がパターン形成領域Pの全域において略等しくなる。よって、機能液がパターン形成領域Pの全域において同様の流動をすることとなり、機能液は第一のパターン形成領域55と第二のパターン形成領域56との間で均一に拡がる。
したがって、第二のパターン形成領域56に形成されるパターンの厚みと、前記第一のパターン形成領域55に形成される膜パターン(ゲート配線)の厚みとを略等しく形成できる。
(バンク構造体、及び膜パターンの形成方法)
次に、本実施形態におけるバンク構造体1の形成方法、及びこのバンク構造体1によって区画されたパターン形成領域Pに、膜パターンとしてゲート配線を形成する方法について説明する。
図4は、前記バンク構造体1の形成工程を順に示した側部断面図である。図4(a)〜(d)は、図3(a)のA−A´矢視における側断面に沿って第一のパターン形成領域55、及び第二のパターン形成領域56からなるパターン形成領域Pを形成する工程を示した図である。また、図5は、図4(a)〜(d)に示した製造工程において形成されたバンク構造1に、機能液を配置して膜パターン(ゲート配線)を形成する工程を説明する断面図である。
(バンク材塗布工程)
まず、図4(a)に示すように、スピンコート法により、基板48の全面にバンク形成材料を塗布してバンク層35を形成する。前記バンク形成材料の塗布方法として、スプレーコート、ロールコート、ダイコート、ディップコート等の各種方法を適用することが可能である。
また、基板48としては、ガラス、石英ガラス、Siウエハ、プラスチックフィルム、金属板等の各種材料を使用することができる。また、バンク形成材料としては、例えば感光性のアクリル樹脂やポリイミド等からなる絶縁材料及び親液性の材料を含有したものを用いている。これにより、バンク形成材料がレジストの機能を兼ね備えるため、フォトレジスト塗布工程を省略することができる。また、バンク形成材料に後述する工程によって溝形状のパターン形成領域Pを形成した場合、このパターン形成領域Pを区画するバンクの内側面を予め親液性とすることができる。
なお、前記基板48の基板表面に半導体膜、金属膜、誘電体膜、有機膜等の下地層を形成してもよい。
(撥液化処理工程)
次に、基板48の全面に塗布したバンク層35の表面を、CF、SF、CHF等のフッ素含有ガスを処理ガスとしたプラズマ処理する。このプラズマ処理によりバンク層35の表面を撥液性にする。撥液化処理法としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法(CFプラズマ処理法)を採用することができる。CF4プラズマ処理の条件は、例えばプラズマパワーが50〜1000W、4フッ化メタンガス流量が50〜100ml/min、プラズマ放電電極に対する基体搬送速度が0.5〜1020mm/sec、基体温度が70〜90℃とされる。
なお、上記処理ガスとしては、テトラフルオロメタン(4フッ化炭素)に限らず、他のフルオロカーボン系のガスを用いることもできる。また、なお、上記撥液化処理は、後述するバンク材に所定パターンの溝部を形成した後に行うことも好ましい。この場合、マイクロコンタクトプリンティング法も採用できる。また、このような処理の代わりに、バンクの素材自体に予め撥液成分(フッ素基等)を充填しておくことも好ましい。この場合には、CF4プラズマ処理等を省略することができる。
なお、例えばフルオロアルキルシラン(FAS)を用いることにより、膜の表面にフルオロアルキル基が位置するように各化合物が配向される自己組織化膜を形成してもよい。この場合もバンク層35の表面に均一な撥液性が付与される。
自己組織化膜を形成する化合物としては、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリメトキシシラン、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリクロロシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリエトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリメトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン(以下「FAS」という)を例示できる。これらの化合物は、単独で使用してもよく、2種以上を組み合わせて使用してもよい。有機分子膜などからなる自己組織化膜は、上記の原料化合物と基板とを同一の密閉容器中に入れておき、室温で2〜3日程度の間放置することにより基板上に形成される。これらは気相からの形成法であるが、液相からも自己組織化膜を形成できる。例えば、原料化合物を含む溶液中に基板を浸積し、洗浄、乾燥することで基板上に自己組織化膜が形成される。
(露光工程)
次に、図4(b)に示すように、基板48上に設けられたバンク層35に所定の処理として、フォトリソグラフィ法を用いることで、露光装置(図示しない)からの光をハーフトーンマスクMを介し前記バンク層35に照射させることで、第一のパターン形成領域55、第二のパターン形成領域56、及び絞り部57を形成する。なお、以下のフォトリソグラフィによる現像処理に用いられている光化学反応としては、ポジ型のレジストを前提にしている。よって、光が照射されることで露光したバンク層35は、後述する現像工程により溶解し除去される。そして、前述したようなパターン形成領域Pを有したバンク構造1を形成する。
ここで、第一のパターン形成領域55の仕切りバンク34aとなる領域を露光する際に、ハーフトーンマスクを用いている。ハーフトーンマスクMとは、露光装置(図示しない)から照射された露光光を完全に遮断するマスク部M3と、露光光を完全に透過させるマスク部M2と、露光光を部分的に透過させるマスク部M1とを有するマスクである。そして、部分的に露光光を透過させるマスク部M1には、スリットからなる回折格子等のパターンが設けられており、透過させる光の強度を制御することができるようになっている。よって、前記各マスク部M1,M2,M3を透過した光によって、露光量に応じて現像処理によるバンク層35の溶解度を変化させることができる。すなわち、基板48上に設けられたバンク層35に形成する溝形状のパターン形成領域Pを区画するバンク34の高さが調節可能となる。
上記の露光光を完全に透過させるマスク部M2を介してバンク層35上に照射された光は、図4(b)に示すように、基板48上まで到達する。すなわち、前記マスク部M2を介して露光された領域は、第一のパターン形成領域55、及び第二のパターン形成領域56となる。また、露光光を部分的に透過させる前記マスク部M1を介してバンク層35に照射された光は、前記マスク部M2に比べ光量が少ないため、図4(b)に示すように、バンク層35の途中まで露光し、露光光が基板48の上面まで達することがない。このようにして露光されたバンク層35は、後述する現像工程(図4(c),(d)参照)によって完全に溶解することがなく、前記第一のパターン形成領域55内に前記マスク部M1と同じ形状で、前記第一のパターン形成領域55を仕切る仕切りバンク34aとなる。
また、第二のパターン形成領域56を形成する際には、前記第一のパターン形成領域55と同様に、露光光を基板48の上面まで到達させるためにマスク部M2を用いている。
この露光工程により、図4(b)における2点鎖線で示すように、前記第一のパターン形成領域55を仕切る仕切りバンク34aの高さが、他のパターン形勢領域Pを区画するバンク34よりも低くなるようにして、前記バンク層35を露光する。
このような構成により、前記第一のパターン形成領域55に機能液を配置した際に、前記仕切りバンク34a上にも機能液が配置されるようになっている。よって、前記仕切りバンク34aが他のバンク34と同じ高さに形成されることで、仕切りバンク34a上に膜パターンを形成しない場合に比べ、前記第1パターン形成領域内に形成される膜パターン(ゲート配線)の断面形状を大きく取ることができ、この膜パターンを導電パターンとして利用する場合の電気抵抗の増加を防止するようになっている。
また、本実施形態では、前記仕切りバンク34aを形成するハーフトーンマスク(マスク部M1)と、前記第1パターン形成領域を形成するマスクとは、同じフォトマスク上に形成することで、一度の同じ露光工程で前記第一のパターン形成領域55と前記第二のパターン形成領域56とを形成し、露光工程の簡略化を図ることが可能となる。
(現像工程)
次いで、前述した露光工程の後、図4(c)に示すように、露光されたバンク層35を、例えばTMAH(テトラメチルアンモニウムヒドロキシド)現像液で現像処理し、被露光部を選択的に除去する。
よって、図4(d)に示すように、第二のパターン形成領域56と、仕切りバンク34aにより仕切られた第一のパターン形成領域55とを含むパターン形成領域Pを備えた前記バンク構造1を形成できる。
このとき、前記第一のパターン形成領域55は、該第一のパターン形成領域55に配置された機能液の前記第二のパターン形成領域56への流れ込み量を調節するために、他の第一のパターン形成領域55に比べてその幅が狭く形成された絞り部(干渉部)57を形成している(図3参照)。そして、前記絞り部57の幅は、前記第二のパターン形成領域56の幅と同じとする。また、前記絞り部57を区画するバンク34cにおける内側面部57cの高さは、前記第一のパターン形成領域55を区画する他のバンク55aにおける内側面部55aの高さよりも低くなっている(図3参照)。
よって、前述した第二のパターン形成領域56と同様にして、ハーフトーンマスクを用いて露光、現像処理を行うことで、前記絞り部57を形成でき、形成工程における図示、及び説明については省略するものとする。
このようにして形成された絞り部57は、ソース配線とゲート配線との交差部分において容量が蓄積されることを防止するためのものである。
このように形成されたバンク構造1は、前述したように、機能液の流動方向と略直交する方向を仕切り幅Hとしたとき、この仕切り幅Hが、前記第二のパターン形成領域56、及び絞り部57の幅H2の±20%以内、より好ましくは±10%以内となるように、前記仕切りバンク34aが第一のパターン形成領域55に形成されたものとなる。
よって、前記第1パターン形成領域(絞り部57を含む)55内を流動する仕切り幅Hと、前記第二のパターン形成領域56内を流動する仕切り幅H(H2)とが略等しく、パターン形成領域Pの全域において、仕切り幅H、すなわち機能液の流動が同様に規制されるようになっている。
なお、前記バンク34の表面は、前述したバンク層35の撥液処理によって、撥液性を有したものとなっている。また、前記バンク層35は、親液性を有した材料から構成されているので、前記バンク34の内側面は親液性となり、機能液が拡がりやすくなっている。また、前記仕切りバンク34aは、前記バンク層35を露光、現像して形成されていることから、その上面、及び側面は親液性を有している。よって、後述する機能液を配置する前に、前記仕切りバンク34aの上面を選択的に撥液処理しておくことが望ましい。よって、仕切りバンク34aにより機能液の流動を良好に規制することができる。なお、前記仕切りバンク34aの上面における撥液性は、後述するように、前記第一のパターン形成領域55内に十分な量の機能液を吐出した際には、仕切りバンク34a上を機能液が覆う程度となっている。
(機能液配置工程)
次に、上述した工程により得られたバンク構造1によって形成されたパターン形成領域Pに、前記液滴吐出装置IJを使用して機能液を配置(吐出)して、ゲート配線(膜パターン)を形成する工程について説明する。ところで、微細配線パターンである第二のパターン形成領域56には、機能液Lを直接配置することが難しい。よって、第二のパターン形成領域56への機能液Lの配置を、第一のパターン形成領域55に配置した機能液Lを、上述したように毛細管現象により第二のパターン形成領域56に流入させる方法により行うこととする。
まず、図5(a)に示すように、液滴吐出装置IJにより、第一のパターン形成領域55に配線パターン形成材料としての機能液Lを吐出する。なお、図5(a)においては、図示を説明を簡略化するために、一つの仕切りバンク34a上に一滴の機能液Lを吐出した状態を図示して説明する。
液滴吐出装置IJによって第一のパターン形成領域55に配置された機能液Lは、図5(a)に示すように、第一のパターン形成領域55を仕切る仕切りバンク34a上に乗る。すると、機能液Lは、図5(b)に示すように、前記仕切りバンク34aの上面に付与された撥液性により、弾かれて、前記仕切りバンク34aとバンク34によって区画される第一のパターン形成領域55内に落とし込まれる。この仕切りバンク34aは、この第一のパターン形成領域55内に落とし込まれた機能液Lは、図5(c)に示すように、仕切りバンク34aとバンク34の内側面に沿って流動する。ここで、本実施形態では、前記第一のパターン形成領域55に設けられた絞り部57によって、前記第二のパターン形成領域56に流し込む機能液Lの量を増加させるようにしている。
このように、第一のパターン形成領域55に絞り部57を設け、第二のパターン形成領域56への機能液の流れ込み量を調節すると、従来のバンク構造では、機能液Lが幅の広いパターン形成領域よりも幅の狭いパターン形成領域側へと多く流れ込んでしまい、これらパターン形成領域に形成される膜パターン間で、その膜厚に差が生じてしまう場合があった。
そこで、本実施形態では、幅の狭い第二のパターン形成領域56と、仕切り幅Hが前記幅の狭い第二のパターン形成領域56のH2の±20%以内となるように、機能液Lの流動方向を規制する仕切りバンク34aを第一のパターン形成領域55に形成している。
また、前記第一のパターン形成領域55に吐出された機能液Lは、前記仕切りバンク34aにより、その流動方向が規制されている。そして、前記第一のパターン形成領域55の仕切り幅Hが前記第2パターン形成領域の±20%以内の幅となっているので、機能液の流動を規制する幅がパターン形成領域Pの全域において略等しくすることができる。
このような構成のもとに、バンク構造1は、吐出された機能液Lがパターン形成領域Pの全域において同様に流動することとなり、図6(a)に示すように、機能液Lは第一のパターン形成領域55と第二のパターン形成領域56との間で均一に拡がる。
ところで、本実施形態における仕切りバンク34aは、前述したようにパターン形成領域Pを区画している、他のバンク34の高さよりも低く形成されている。
よって、前記第一のパターン形成領域55内に機能液Lを吐出し続けると、やがて機能液Lが第一のパターン形成領域55の幅方向に拡がることで、仕切りバンク34aによって仕切られていた機能液Lが合流して、前記仕切りバンク34a上を覆うようになる。ここで、機能液Lは仕切りバンク34a上を覆った後も、第一のパターン形成領域55内の機能液Lは、仕切りバンク34aによって機能液の底部の流動方向を規制しているので、機能液Lは、図6(b)に示すように、第一のパターン形成領域55、及び第二のパターン形成領域56を含むパターン形成領域Pの全域に均一に拡がるようになる。
また、仕切りバンク34aと他のバンク34とを同じ高さにして、仕切りバンク34a上に膜パターンが形成されない場合に比べて、本実施形態のように、仕切りバンク34aの高さを他のバンク34に比べて低く形成したことで、仕切りバンク34a上を機能液Lが覆うことで、前記第二のパターン形成領域に形成される膜パターンの断面積を大きく取ることができる。そして、このパターンを導電パターンとして利用した際には、電気抵抗の増加を防止することができる。
(中間乾燥工程)
続いて、第一のパターン形成領域55及び第二のパターン形成領域56に機能液Lを配置した後、必要に応じて乾燥処理を行う。これにより、機能液Lの分散媒の除去及びパターンの膜厚を確保することができる。具体的には、前記第一のパターン形成領域55に配置された機能液Lが第1配線パターン40となり、前記第二のパターン形成領域56に配置された機能液Lが第2配線パターン41となる。
前記の乾燥処理としては、例えば、基板48を加熱する通常のホットプレート、電気炉、ランプアニールその他の各種方法により行うことが可能である。ここで、ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザー、アルゴンレーザー、炭酸ガスレーザー、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArCl等のエキシマレーザー等を光源として使用することができる。これらの光源は一般には、出力10W以上5000W以下の範囲のものが用いられるが、本実施形態では100W以上1000W以下の範囲で十分である。また、所望の膜厚にするために、中間乾燥工程後に必要に応じて機能液配置工程を繰り返しても良い。
(焼成工程)
機能液Lを配置した後、機能液Lの導電性材料が例えば有機銀化合物の場合、導電性を得るために、熱処理を行い、有機銀化合物の有機分を除去し銀粒子を残留させる必要がある。そのため、機能液Lを配置した後の基板には熱処理や光処理を施すことが好ましい。熱処理や光処理は通常大気中で行なわれるが、必要に応じて、水素、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。熱処理や光処理の処理温度は、分散媒の沸点(蒸気圧)、雰囲気ガスの種類や圧力、微粒子や有機銀化合物の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。例えば、有機銀化合物の有機分を除去するためには、約200℃で焼成することが必要である。また、プラスチックなどの基板を使用する場合には、室温以上100℃以下で行なうことが好ましい。
以上の工程により機能液Lの導電性材料(有機銀化合物)である銀粒子が残留し、導電性膜に変換されることで、図6(c)に示すように、互いの膜厚差がほとんど無い、連続する導電膜パターン、すなわちゲート配線として機能する第1配線パターン40、及びゲート電極として機能する第2配線パターン41を得ることができる。
このように、ゲート配線とゲート電極間での膜厚差を略無くなることで、トランジスタ特性を安定させることができる。
(デバイス)
次に、本発明のバンク構造を利用して形成された膜パターンを備えるデバイスについて説明する。本実施形態においては、ゲート配線を備える画素(デバイス)及びその画素の形成方法について図7、及び図8を参照して説明する。
本実施形態においては、本発明のバンク構造体及び膜パターンの形成方法を利用して、ボトムゲート型のTFT30のゲート電極、ソース電極、ドレイン電極等を有する画素を形成する。なお、以下の説明においては、上述した図5、及び図6に示した膜パターン形成工程と同様の工程についての説明は省略する。また、上記実施形態に示す構成要素と共通の構成要素については同一の符号を付す。
(画素の構造)
まず始めに、本実施形態によって形成された膜パターンを備える画素(デバイス)の構造について説明する。
図7は、本実施形態の画素構造250を示した図である。
図7に示すように、画素構造250は、基板48上に、ゲート配線40(第1配線パターン)と、このゲート配線40から延出して形成されるゲート電極41(第2配線パターン)と、ソース配線42と、このソース配線42から延出して形成されるソース電極43と、ドレイン電極44と、ドレイン電極44に電気的に接続される画素電極45とを備えている。ゲート配線40はX軸方向に延在して形成され、ソース配線42はゲート配線40と交差してY軸方向に延在して形成されている。そして、ゲート配線40とソース配線42との交差点の近傍にはスイッチング素子であるTFTが形成されている。このTFTがオン状態となることにより、TFTに接続される画素電極45に駆動電流が供給されるようになっている。
ここで、図7に示すように、ゲート電極41の幅H2は、ゲート配線40の幅H1よりも狭く形成されている。例えば、ゲート電極41の幅H2は10μmであり、ゲート配線40の幅H1は20μmである。このゲート配線40、及びゲート電極40は、前述した実施形態により形成されたものである。
また、ソース電極43の幅H5は、ソース配線42の幅H6よりも狭く形成されている。例えば、ソース電極43の幅H5は10μmであり、ソース配線42の幅H6は20μmである。本実施形態では、膜パターン形成方法を適用することで、微細パターンであるソース電極43に毛細管現象によって機能液を流入させて形成している。
また、図7に示すように、ゲート配線40の一部には、配線幅が他の領域に比べて狭くなった絞り部57が設けられている。そして、この絞り部57上で、ゲート配線40と交差するソース配線42側にも同様な絞り部が設けられている。このように、ゲート配線とソース配線との交差部分において、それぞれの配線幅を狭く形成することで、この交差部分において容量が蓄積されるのを防止するようになっている。
(画素の形成方法)
図8(a)〜(e)は、図7に示すC−C´線に沿った画素構造250の形成工程を示した断面図である。
図8(a)に示すように、前記第1の実施形態によって形成されたゲート配線40を含むバンク34面上に、プラズマCVD法等により、ゲート絶縁膜39を成膜する。ここで、ゲート絶縁膜39は窒化シリコンからなる。次に、ゲート絶縁膜39上に活性層を成膜する。続けて、フォトリソグラフィー処理及びエッチング処理により、図8(a)に示すように所定形状にパターニングしてアモルファスシリコン膜46を形成する。
次に、アモルファスシリコン膜46上にコンタクト層47を成膜する。続けて、フォトリソグラフィ処理及びエッチング処理により、図8(a)に示すように所定形状にパターニングする。なお、コンタクト層47はn型シリコン膜を原料ガスやプラズマ条件を変化させることにより形成する。
次に、図8(b)に示すように、スピンコート法等により、コンタクト層47上を含む全面にバンク材を塗布する。ここで、バンク材を構成する材料としては、形成後に光透過性と撥液性を備える必要があるため、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が好適に用いられる。より好ましくは、無機骨格を有するポリシラザンが焼成工程における耐熱性、透過率という点で用いられる。そして、このバンク材に撥液性を持たせるためにCFプラズマ処理等(フッ素成分を有するガスを用いたプラズマ処理)を施す。また、このような処理の代わりに、バンクの素材自体に予め撥液成分(フッ素基等)を充填しておくことも好ましい。この場合には、CFプラズマ処理等を省略することができる。以上のようにして撥液化されたバンク材の機能液Lに対する接触角としては、40°以上を確保することが好ましい。
次に、1画素ピッチの1/20〜1/10となるソース・ドレイン電極用バンク34dを形成する。具体的には、まず、フォトリソグラフィ処理により、ゲート絶縁膜39の上面に塗布したバンク材34のソース電極43に対応する位置にソース電極用形成領域43aを形成し、同様にドレイン電極44に対応する位置にドレイン電極用形成領域44aを形成する。このとき、ソース電極用形成領域43aを区画するバンクにおける内側面部の高さは、前記第1実施形態と同様に、ソース配線42に対応するソース配線用形成領域を区画するバンクの内側面の高さよりも低くなっている(図示省略)。
よって、前記ソース配線42、及びソース電極43との間での膜厚差を防止するようになっている。
次に、ソース/ドレイン電極用バンク34dに形成したソース電極用形成領域43a及びドレイン電極用形成領域44aに機能液Lを配置して、ソース電極43及びドレイン電極44を形成する。具体的には、まず、液滴吐出装置IJによって、ソース配線用形成領域に機能液Lを配置する(図示省略)。ソース電極用形成領域43aの幅H5は、図7に示すように、ソース配線用溝部の幅H6よりも狭く形成されている。そのため、ソース配線用溝部に配置した機能液Lは、ソース配線に設けられた絞り部によって一次的に堰き止められ、毛細管現象によりソース電極用形成領域43aに流入する。このとき、本発明の膜パターン形成方法を採用することで、ソース電極43とソース配線42との間での膜厚差を略無くすことができる。これにより、図8(c)に示すように、ソース電極43が形成される。また、ドレイン電極用形成領域に機能液を吐出してドレイン電極44を形成する(図示せず)。
次に、図8(c)に示すように、ソース電極43及びドレイン電極44を形成した後、ソース・ドレイン電極用バンク34dを除去する。そして、コンタクト層47上に残ったソース電極43及びドレイン電極44の各々をマスクとして、ソース電極43及びドレイン電極44間に形成されているコンタクト層47のn型シリコン膜をエッチングする。このエッチング処理により、ソース電極43及びドレイン電極44間に形成されているコンタクト層47のn型のシリコン膜が除去され、nシリコン膜の下層に形成されるアモルファスシリコン膜46の一部が露出する。このようにして、ソース電極43の下層には、nシリコンからなるソース領域32が形成され、ドレイン電極44の下層には、nシリコンからなるドレイン領域33が形成される。そして、これらのソース領域32及びドレイン領域33の下層には、アモルファスシリコンからなるチャネル領域(アモルファスシリコン膜46)が形成される。
以上説明した工程により、ボトムゲート型のTFT30を形成する。
本実施形態のパターン形成方法を利用することにより、ゲート配線40とゲート電極41との膜厚が同じになるとともに、ソース配線42とソース電極43とを同じ膜厚で形成することができる。この結果、トランジスタ特性を安定させることにより、このトランジスタを備えた画素は信頼性が高いものとなる。
次に、図8(d)に示すように、ソース電極43、ドレイン電極44、ソース領域32、ドレイン領域33、及び露出したシリコン層上に、蒸着法、スパッタ法等によりパッシベーション膜38(保護膜)を成膜する。続けて、フォトリソグラフィ処理及びエッチング処理により、後述する画素電極45が形成されるゲート絶縁膜39上のパッシベーション膜38を除去する。同時に、画素電極45とソース電極43とを電気的に接続するために、ドレイン電極44上のパッシベーション膜38にコンタクトホール49を形成する。
次に、図8(e)に示すように、画素電極45が形成されるゲート絶縁膜39を含む領域に、バンク材を塗布する。ここで、バンク材は、上述したように、アクリル樹脂、ポリイミド樹脂、ポリシラザン等の材料を含有している。続けて、このバンク材(画素電極用バンク34e)上面にプラズマ処理等により撥液処理を施す。次に、フォトリソグラフィ処理により、画素電極45が形成される領域を区画する画素電極用バンク34eを形成する。
次に、インクジェット法、蒸着法等により、上記画素電極用バンク34eに区画された領域にITO(Indium Tin Oxide)からなる画素電極45を形成する。また、画素電極4
5を上述したコンタクトホール49に充填させることによって、画素電極45とドレイン電極44との電気的接続が確保される。なお、本実施形態においては、画素電極用バンク34eの上面に撥液処理を施し、かつ、上記画素電極用溝部に親液処理を施す。そのため、画素電極45を画素電極用溝部からはみ出すことなく形成することができる。
以上説明したように、図7に示した、本実施形態の画素を形成することができる。
なお、前記実施形態においては、バンク構造1を用いてゲート配線、及びゲート電極を形成する場合について説明したが、本発明はこれに限定されることなく種々の変更が可能である。例えば、前記実施形態では、前記第一のパターン形成領域55の延在方向に沿って、1列の仕切りバンク34aを形成していたが、複数列の仕切りバンク34aを形成するようにしてもよい。よって、第二のパターン形成領域56の幅H2が、第一のパターン形成領域55の幅H1に対して十分に小さい場合にも、この第一のパターン形成領域55を複数の領域に仕切ることで、前記第一のパターン形成領域55と第二のパターン形成領域56との間で均一な膜パターンを形成できる。
また、例えば前記バンク構造1では、図9(a)に示すように、微細な配線パターンを形成する第二のパターン形成領域56´に対し、対称となるようにして仕切りバンク34aを第一のパターン形成領域55´に形成するようにしてもよい。このようにすれば、前記第一のパターン形成領域55に機能液を吐出した際に、第二のパターン形成領域56´に機能液をより良好に流し込むことができる。
また、本発明は、例えば配線のパッド部に対応する幅の広いパターン形成領域55´を備える場合にも、図9(b)に示すように、前記パターン形成領域55´に仕切りバンク34aを設けることで、膜厚差の無い均一な膜パターンを形成することができる。
(電気光学装置)
次に、上記バンク構造を有する膜パターン形成方法により形成した画素(デバイス)を備える本発明の電気光学装置の一例である液晶表示装置について説明する。
図10は、本発明にかかる液晶表示装置について、各構成要素とともに示す対向基板側から見た平面図である。図11は図10のH−H’線に沿う断面図である。図12は、液晶表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図で、なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
図10及び図11において、本実施の形態の液晶表示装置(電気光学装置)100は、対をなすTFTアレイ基板10と対向基板20とが光硬化性の封止材であるシール材52によって貼り合わされ、このシール材52によって区画された領域内に液晶50が封入、保持されている。
シール材52の形成領域の内側の領域には、遮光性材料からなる周辺見切り53が形成されている。シール材52の外側の領域には、データ線駆動回路201及び実装端子202がTFTアレイ基板10の一辺に沿って形成されており、この一辺に隣接する2辺に沿って走査線駆動回路204が形成されている。TFTアレイ基板10の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路204の間を接続するための複数の配線205が設けられている。また、対向基板20のコーナー部の少なくとも1箇所においては、TFTアレイ基板10と対向基板20との間で電気的導通をとるための基板間導通材206が配設されている。
なお、データ線駆動回路201及び走査線駆動回路204をTFTアレイ基板10の上に形成する代わりに、例えば、駆動用LSIが実装されたTAB(Tape Automated Bonding)基板とTFTアレイ基板10の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。なお、液晶表示装置100においては、使用する液晶50の種類、すなわち、TN(Twisted Nematic)モード、C−TN法、VA方式、IPS方式モード等の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
また、液晶表示装置100をカラー表示用として構成する場合には、対向基板20において、TFTアレイ基板10の後述する各画素電極に対向する領域に、例えば、赤(R)、緑(G)、青(B)のカラーフィルタをその保護膜とともに形成する。
このような構造を有する液晶表示装置100の画像表示領域においては、図12に示すように、複数の画素100aがマトリクス状に構成されているとともに、これらの画素100aの各々には、画素スイッチング用のTFT(スイッチング素子)30が形成されており、画素信号S1、S2、…、Snを供給するデータ線6aがTFT30のソースに電気的に接続されている。データ線6aに書き込む画素信号S1、S2、…、Snは、この順に線順次で供給してもよく、相隣接する複数のデータ線6a同士に対して、グループごとに供給するようにしてもよい。また、TFT30のゲートには走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmをこの順に線順次で印加するように構成されている。
画素電極19は、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけオン状態とすることにより、データ線6aから供給される画素信号S1、S2、…、Snを各画素に所定のタイミングで書き込む。このようにして画素電極19を介して液晶に書き込まれた所定レベルの画素信号S1、S2、…、Snは、図11に示す対向基板20の対向電極121との間で一定期間保持される。なお、保持された画素信号S1、S2、…、Snがリークするのを防ぐために、画素電極19と対向電極121との間に形成される液晶容量と並列に蓄積容量60が付加されている。例えば、画素電極19の電圧は、ソース電圧が印加された時間よりも3桁も長い時間だけ蓄積容量60により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置100を実現することができる。
図13は、上記バンク構造及びパターン形成方法により形成した画素を備える有機EL装置の側断面図である。以下、図13を参照しながら、有機EL装置の概略構成を説明する。
図13において、有機EL装置401は、基板411、回路素子部421、画素電極4
31、バンク部441、発光素子451、陰極461(対向電極)、及び封止基板471から構成された有機EL素子402に、フレキシブル基板(図示略)の配線及び駆動IC(図示略)を接続したものである。回路素子部421は、アクティブ素子であるTFT60が基板411上に形成され、複数の画素電極431が回路素子部421上に整列して構成されたものである。そして、TFT60を構成するゲート配線61が、上述した実施形態の配線パターンの形成方法により形成されている。
各画素電極431間にはバンク部441が格子状に形成されており、バンク部441により生じた凹部開口444に、発光素子451が形成されている。なお、発光素子451は、赤色の発光をなす素子と緑色の発光をなす素子と青色の発光をなす素子とからなっており、これによって有機EL装置401は、フルカラー表示を実現するものとなっている。陰極461は、バンク部441及び発光素子451の上部全面に形成され、陰極461の上には封止用基板471が積層されている。
有機EL素子を含む有機EL装置401の製造プロセスは、バンク部441を形成するバンク部形成工程と、発光素子451を適切に形成するためのプラズマ処理工程と、発光素子451を形成する発光素子形成工程と、陰極461を形成する対向電極形成工程と、封止用基板471を陰極461上に積層して封止する封止工程とを備えている。
発光素子形成工程は、凹部開口444、すなわち画素電極431上に正孔注入層452及び発光層453を形成することにより発光素子451を形成するもので、正孔注入層形成工程と発光層形成工程とを具備している。そして、正孔注入層形成工程は、正孔注入層452を形成するための液状体材料を各画素電極431上に吐出する第1吐出工程と、吐出された液状体材料を乾燥させて正孔注入層452を形成する第1乾燥工程とを有している。また、発光層形成工程は、発光層453を形成するための液状体材料を正孔注入層452の上に吐出する第2吐出工程と、吐出された液状体材料を乾燥させて発光層453を形成する第2乾燥工程とを有している。なお、発光層453は、前述したように赤、緑、青の3色に対応する材料によって3種類のものが形成されるようになっており、したがって前記の第2吐出工程は、3種類の材料をそれぞれに吐出するために3つの工程からなっている。
この発光素子形成工程において、正孔注入層形成工程における第1吐出工程と、発光層形成工程における第2吐出工程とで前記の液滴吐出装置IJを用いることができる。よって、微細な膜パターンを有する場合であっても、均一な膜パターンを得ることができる。
本発明の電気光学装置によれば、高精度な電気的特性等を有するデバイスを備えることから、品質や性能の向上を図った電気光学装置を実現することができる。
また、本発明にかかる電気光学装置としては、上記の他に、PDP(プラズマディスプレイパネル)や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
(電子機器)
次に、本発明の電子機器の具体例について説明する。
図14は、携帯電話の一例を示した斜視図である。図14において、600は携帯電話本体を示し、601は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図14に示す電子機器は、上記実施形態のバンク構造を有するパターン形成方法により形成された液晶表示装置を備えたものであるので、高い品質や性能が得られる。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
なお、上述した電子機器以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明はかかる例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
例えば、上記実施形態においては、フォトリソグラフィ処理及びエッチング処理により、所望のバンク構造(例えば、第1パターン形成領域等)を形成していた。これに対して、上記形成方法に代えて、レーザーを用いてバンクにパターニングすることにより、所望の溝部を形成するようにしてもよい。
本発明の液滴吐出装置の概略構成を示す斜視図である。 ピエゾ方式による液状体の吐出原理を説明するための図である。 (a)はバンク構造の平面図、(b)(c)は(a)の側断面図である。 (a)〜(d)はバンク構造を形成する工程を示す側断面図である。 (a)〜(c)は配線パターンの形成工程を説明するための側断面図である。 (a)〜(c)は配線パターンの形成工程を説明するための側断面図である。 表示領域である1画素を模式的に示す平面図である。 (a)〜(e)は1画素の形成工程を示す断面図である。 (a),(b)は他のバンク構造における実施形態を示す平面図である。 液晶表示装置を対向基板の側から見た平面図である。 図9のH−H’線に沿う液晶表示装置の断面図である。 液晶表示装置の等価回路図である。 有機EL装置の部分拡大断面図である。 本発明の電子機器の具体例を示す図である。
符号の説明
L…機能液、M…ハーフトーンマスク、H…仕切り幅、H1,H2,H5,H6…幅、1…バンク構造、34…バンク、34a…仕切りバンク、35…バンク層(バンク形成材料)、40…ゲート配線(膜パターン)、41…ゲート電極(膜パターン)、42…ソース配線(膜パターン)、43…ソース電極(膜パターン)、55…第一のパターン形成領域、56…第二のパターン形成領域、250…画素構造(デバイス)、600…携帯電話(電子機器)

Claims (2)

  1. 基板上に設けられたバンクによって区画された、パターン形成領域に機能液を配置して膜パターンを形成する方法において、
    基板上にバンク形成材料を設ける工程と、
    該バンク形成材料に所定の処理を施し、第一のパターン形成領域と、該第一のパターン形成領域に連続し、かつ該第一のパターン形成領域より幅が広い第二のパターン形成領域とからなるパターン形成領域を形成する工程と、
    前記第二のパターン形成領域に前記機能液を配置し、毛細管現象によって前記第二のパターン形成領域から前記第一のパターン形成領域へと前記機能液を配置させる工程と、
    前記第一のパターン形成領域及び前記第二のパターン形成領域に配置された機能液を硬化処理して膜パターンとする工程と、を含み、
    前記パターン形成領域を形成する際に、前記第二のパターン形成領域に、該第二のパターン形成領域を仕切り前記機能液の流動方向を規制し、かつ前記機能液の流動方向と略直交する方向の仕切り幅を、前記第一のパターン形成領域の幅の±20%以内とする仕切りバンクを少なくとも一つ設け
    前記仕切りバンクを、前記パターン形成領域を区画している、他のバンクの高さよりも低く形成することを特徴とする膜パターンの形成方法。
  2. 前記所定の処理としてフォトリソグラフィ法を用いる場合、前記仕切りバンクとなる前記バンク形成材料部分にハーフトーンマスクを介した光を選択的に照射させて露光した後、現像処理を行うことでパターン形成領域を形成することを特徴とする請求項1に記載の膜パターンの形成方法。
JP2005142192A 2005-05-16 2005-05-16 膜パターンの形成方法 Expired - Fee Related JP4507978B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005142192A JP4507978B2 (ja) 2005-05-16 2005-05-16 膜パターンの形成方法
TW95116921A TWI329780B (en) 2005-05-16 2006-05-12 Bank structure, film pattern forming method, device, electro-optical device, and electronic apparatus
KR1020060042906A KR100766514B1 (ko) 2005-05-16 2006-05-12 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
US11/382,950 US7799407B2 (en) 2005-05-16 2006-05-12 Bank structure, wiring pattern forming method, device, electro-optical device, and electronic apparatus
CNA2006100824083A CN1866519A (zh) 2005-05-16 2006-05-16 围堰构造、布线图案形成方法、设备、电光学装置及电子机器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005142192A JP4507978B2 (ja) 2005-05-16 2005-05-16 膜パターンの形成方法

Publications (2)

Publication Number Publication Date
JP2006319230A JP2006319230A (ja) 2006-11-24
JP4507978B2 true JP4507978B2 (ja) 2010-07-21

Family

ID=37419530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005142192A Expired - Fee Related JP4507978B2 (ja) 2005-05-16 2005-05-16 膜パターンの形成方法

Country Status (5)

Country Link
US (1) US7799407B2 (ja)
JP (1) JP4507978B2 (ja)
KR (1) KR100766514B1 (ja)
CN (1) CN1866519A (ja)
TW (1) TWI329780B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
JP4598663B2 (ja) * 2005-03-18 2010-12-15 株式会社フューチャービジョン 表示装置とその製造方法
WO2007052396A1 (ja) * 2005-10-31 2007-05-10 Sharp Kabushiki Kaisha 多層配線基板及び多層配線基板の製造方法
JP5167707B2 (ja) * 2006-08-04 2013-03-21 株式会社リコー 積層構造体、多層配線基板、アクティブマトリックス基板、並びに電子表示装置
JP2008210967A (ja) * 2007-02-26 2008-09-11 Sharp Corp パターン形成方法、半導体装置の製造方法、電気回路の製造方法、表示装置の製造方法、発光素子の製造方法、およびカラーフィルタの製造方法
JP5409024B2 (ja) * 2008-02-15 2014-02-05 株式会社半導体エネルギー研究所 表示装置
EP2168775A1 (en) * 2008-09-29 2010-03-31 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO A device and a method for curing patterns of a substance at a surface of a foil
KR102457536B1 (ko) * 2015-06-30 2022-10-21 엘지디스플레이 주식회사 유기전계발광표시장치
JP2019174637A (ja) * 2018-03-28 2019-10-10 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
KR20210113528A (ko) * 2020-03-06 2021-09-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02223929A (ja) * 1989-02-27 1990-09-06 Hitachi Ltd 液晶デイスプレイ装置
JP2005012181A (ja) * 2003-05-28 2005-01-13 Seiko Epson Corp パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP2005353772A (ja) * 2004-06-09 2005-12-22 Sharp Corp 配線基板及びその製造方法
JP2006108148A (ja) * 2004-09-30 2006-04-20 Seiko Epson Corp パターン形成構造、パターン形成方法、デバイス及び電気光学装置、電子機器
JP2006108147A (ja) * 2004-09-30 2006-04-20 Seiko Epson Corp パターン形成構造、パターン形成方法、デバイス及び電気光学装置、電子機器
JP2006293291A (ja) * 2005-03-18 2006-10-26 Future Vision:Kk 表示装置とその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3228181B2 (ja) * 1997-05-12 2001-11-12 ヤマハ株式会社 平坦配線形成法
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
US6541861B2 (en) * 2000-06-30 2003-04-01 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method including forming step of SOI structure and semiconductor device having SOI structure
JP3899818B2 (ja) * 2001-01-10 2007-03-28 セイコーエプソン株式会社 カラ−フィルタ基板の製造方法
JP4511058B2 (ja) * 2001-02-06 2010-07-28 シャープ株式会社 液晶表示装置及び液晶配向方法
JP3952729B2 (ja) * 2001-10-17 2007-08-01 セイコーエプソン株式会社 カラーフィルタ基板の製造方法
JP3787839B2 (ja) * 2002-04-22 2006-06-21 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器
JP4136799B2 (ja) * 2002-07-24 2008-08-20 富士フイルム株式会社 El表示素子の形成方法
JP3800211B2 (ja) * 2002-10-17 2006-07-26 セイコーエプソン株式会社 液状体の吐出装置と液状体の吐出方法、電気光学装置とその製造方法、及び電子機器
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4032936B2 (ja) * 2002-11-18 2008-01-16 セイコーエプソン株式会社 表示装置用基板、該表示装置用基板を用いた液晶装置、該液晶装置を備えた電子機器
JP4090954B2 (ja) 2003-07-08 2008-05-28 株式会社リコー 基板、基板用基体及び基板の製造方法並びに該製造方法に用いられる版
KR100568790B1 (ko) * 2003-12-30 2006-04-07 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 및 그 형성 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02223929A (ja) * 1989-02-27 1990-09-06 Hitachi Ltd 液晶デイスプレイ装置
JP2005012181A (ja) * 2003-05-28 2005-01-13 Seiko Epson Corp パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP2005353772A (ja) * 2004-06-09 2005-12-22 Sharp Corp 配線基板及びその製造方法
JP2006108148A (ja) * 2004-09-30 2006-04-20 Seiko Epson Corp パターン形成構造、パターン形成方法、デバイス及び電気光学装置、電子機器
JP2006108147A (ja) * 2004-09-30 2006-04-20 Seiko Epson Corp パターン形成構造、パターン形成方法、デバイス及び電気光学装置、電子機器
JP2006293291A (ja) * 2005-03-18 2006-10-26 Future Vision:Kk 表示装置とその製造方法

Also Published As

Publication number Publication date
TWI329780B (en) 2010-09-01
JP2006319230A (ja) 2006-11-24
KR20060118337A (ko) 2006-11-23
US7799407B2 (en) 2010-09-21
TW200702907A (en) 2007-01-16
CN1866519A (zh) 2006-11-22
US20060257796A1 (en) 2006-11-16
KR100766514B1 (ko) 2007-10-12

Similar Documents

Publication Publication Date Title
JP3788467B2 (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP4507978B2 (ja) 膜パターンの形成方法
US7732817B2 (en) Pattern formed structure, method of forming pattern, device, electrooptical device and electronic equipment
KR100726271B1 (ko) 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기
KR100926472B1 (ko) 막 패턴의 형성 방법, 액티브 매트릭스 기판의 제조 방법,디바이스, 전기 광학 장치, 및 전자 기기
JP2005013986A (ja) デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP4200981B2 (ja) バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
US7691562B2 (en) Method for forming film pattern, and method for manufacturing device, electro-optical device, electronic apparatus and active matrix substrate
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP2007027589A (ja) 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4670596B2 (ja) 膜パターン形成方法、デバイス、電気光学装置、及び電子機器
JP4042798B2 (ja) 配線パターンの形成方法及びデバイスの製造方法
JP4075929B2 (ja) パターン形成方法
JP2006114585A (ja) 隔壁構造体、隔壁構造体の形成方法、デバイス、電気光学装置及び電子機器
JP4179026B2 (ja) 膜パターン形成方法及びデバイスの製造方法
JP2006269884A (ja) 膜パターンの形成方法、デバイスの製造方法、電気光学装置、並びに電子機器
JP2007027588A (ja) 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP2007242911A (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置及び電子機器
JP2004330165A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2007288203A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees