JP3228181B2 - 平坦配線形成法 - Google Patents
平坦配線形成法Info
- Publication number
- JP3228181B2 JP3228181B2 JP13793197A JP13793197A JP3228181B2 JP 3228181 B2 JP3228181 B2 JP 3228181B2 JP 13793197 A JP13793197 A JP 13793197A JP 13793197 A JP13793197 A JP 13793197A JP 3228181 B2 JP3228181 B2 JP 3228181B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- insulating film
- material layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
- H01L2221/1015—Forming openings in dielectrics for dual damascene structures
- H01L2221/1021—Pre-forming the dual damascene structure in a resist layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、ダマシン(Damas
cene) 法を用いる平坦配線形成法に関し、特に絶縁膜に
設けた接続孔及び配線溝を覆ってＷ（タングステン）等
の導電材層を形成した後、導電材層をエッチバックして
各々導電材層の残存部からなるプラグ及びサイドカバー
層を接続孔内及び配線溝内に残すと共にプラグ及びサイ
ドカバー層を覆ってバリア層及び配線材層を順次に形成
し、バリア層及び配線材層の積層にＣＭＰ（化学機械研
磨）等の平坦化処理を施すことにより低抵抗且つ高信頼
の平坦配線を形成可能としたものである。
cene) 法を用いる平坦配線形成法に関し、特に絶縁膜に
設けた接続孔及び配線溝を覆ってＷ（タングステン）等
の導電材層を形成した後、導電材層をエッチバックして
各々導電材層の残存部からなるプラグ及びサイドカバー
層を接続孔内及び配線溝内に残すと共にプラグ及びサイ
ドカバー層を覆ってバリア層及び配線材層を順次に形成
し、バリア層及び配線材層の積層にＣＭＰ（化学機械研
磨）等の平坦化処理を施すことにより低抵抗且つ高信頼
の平坦配線を形成可能としたものである。
【０００２】
【従来の技術】従来、ダマシン法を用いる平坦配線形成
法としては、図２８〜３０に示すものが知られている
（例えば、"DUAL DAMASCENE: A ULSI WIRING TECHNOLOG
Y" Carter W. Kaanta et al. June 11-12, 1991 VMIC C
onference IEEE参照）。
法としては、図２８〜３０に示すものが知られている
（例えば、"DUAL DAMASCENE: A ULSI WIRING TECHNOLOG
Y" Carter W. Kaanta et al. June 11-12, 1991 VMIC C
onference IEEE参照）。
【０００３】図２８の工程では、絶縁膜１の表面に配線
層２Ａ，２Ｂを形成した後、絶縁膜１の表面をＣＭＰ処
理により平坦化する。そして、絶縁膜１の平坦化された
表面上に絶縁膜３を形成する。
層２Ａ，２Ｂを形成した後、絶縁膜１の表面をＣＭＰ処
理により平坦化する。そして、絶縁膜１の平坦化された
表面上に絶縁膜３を形成する。
【０００４】次に、配線層２Ａ，２Ｂの被接続部にそれ
ぞれ対応する孔４ａ，４ｂを有するレジスト層４を絶縁
膜３の上に形成する。そして、レジスト層４の孔４ａ，
４ｂをつなぐ孔５Ａを有するレジスト層５をレジスト層
４の上に形成する。
ぞれ対応する孔４ａ，４ｂを有するレジスト層４を絶縁
膜３の上に形成する。そして、レジスト層４の孔４ａ，
４ｂをつなぐ孔５Ａを有するレジスト層５をレジスト層
４の上に形成する。
【０００５】図２９の工程では、レジスト層４，５をマ
スクとして絶縁膜３をドライエッチングすることにより
配線層２Ａ，２Ｂにそれぞれ達する接続孔３ａ，３ｂと
これらの孔をつなぐ配線溝３Ａとを絶縁膜３に形成す
る。接続孔３ａ，３ｂは、レジスト層４の孔４ａ，４ｂ
にそれぞれ対応し、配線溝３Ａは、レジスト層５の孔５
Ａに対応する。
スクとして絶縁膜３をドライエッチングすることにより
配線層２Ａ，２Ｂにそれぞれ達する接続孔３ａ，３ｂと
これらの孔をつなぐ配線溝３Ａとを絶縁膜３に形成す
る。接続孔３ａ，３ｂは、レジスト層４の孔４ａ，４ｂ
にそれぞれ対応し、配線溝３Ａは、レジスト層５の孔５
Ａに対応する。
【０００６】図３０の工程では、ＣＶＤ（ケミカル・ベ
ーパー・デポジション）法により接続孔３ａ，３ｂ及び
配線溝３Ａを埋めるようにＷ層６を絶縁膜３の上に形成
する。そして、ＣＭＰ処理によりＷ層６を平坦状に除去
して接続孔３ａ，３ｂ及び配線溝３Ａの内部にＷ層６の
一部を配線層６Ａとして残す。
ーパー・デポジション）法により接続孔３ａ，３ｂ及び
配線溝３Ａを埋めるようにＷ層６を絶縁膜３の上に形成
する。そして、ＣＭＰ処理によりＷ層６を平坦状に除去
して接続孔３ａ，３ｂ及び配線溝３Ａの内部にＷ層６の
一部を配線層６Ａとして残す。
【０００７】
【発明が解決しようとする課題】上記した従来技術によ
ると、配線層６Ａの構成材料が抵抗率の高いＷからなっ
ているため、配線抵抗の上昇を招くという問題点があ
る。
ると、配線層６Ａの構成材料が抵抗率の高いＷからなっ
ているため、配線抵抗の上昇を招くという問題点があ
る。
【０００８】本願発明者は、このような問題点を解決す
るため、図３１〜４１に示すように接続孔埋込み技術と
ダマシン法とを組合せた配線形成法について研究を行な
った。
るため、図３１〜４１に示すように接続孔埋込み技術と
ダマシン法とを組合せた配線形成法について研究を行な
った。
【０００９】図３１の工程では、半導体基板１０の表面
に素子孔１２ａを有するフィールド絶縁膜１２を形成し
た後、素子孔１２ａ内に周知の方法によりＭＯＳ型トラ
ンジスタＴを形成する。トランジスタＴは、一例とし
て、ゲート絶縁膜Ｆと、ゲート電極層Ｇと、サイドスペ
ーサＨ1 ，Ｈ2 と、不純物濃度が比較的低いソース領域
Ｓ1 及びドレイン領域Ｄ1 と、不純物濃度が比較的高い
ソース領域Ｓ及びドレイン領域Ｄとを含んでいる。
に素子孔１２ａを有するフィールド絶縁膜１２を形成し
た後、素子孔１２ａ内に周知の方法によりＭＯＳ型トラ
ンジスタＴを形成する。トランジスタＴは、一例とし
て、ゲート絶縁膜Ｆと、ゲート電極層Ｇと、サイドスペ
ーサＨ1 ，Ｈ2 と、不純物濃度が比較的低いソース領域
Ｓ1 及びドレイン領域Ｄ1 と、不純物濃度が比較的高い
ソース領域Ｓ及びドレイン領域Ｄとを含んでいる。
【００１０】絶縁膜１２の上には、ゲート電極層Ｇの形
成工程を流用して配線層Ｋを形成すると共にサイドスペ
ーサＨ1 ，Ｈ2 の形成工程を流用して配線層Ｋの両側に
サイドスペーサＬ1 ，Ｌ2 を形成する。そして、絶縁膜
１２、トランジスタＴ、配線層Ｋ等を覆って基板上面に
Ｓｉ（シリコン）オキサイド等の絶縁膜１４をＣＶＤ法
により形成する。
成工程を流用して配線層Ｋを形成すると共にサイドスペ
ーサＨ1 ，Ｈ2 の形成工程を流用して配線層Ｋの両側に
サイドスペーサＬ1 ，Ｌ2 を形成する。そして、絶縁膜
１２、トランジスタＴ、配線層Ｋ等を覆って基板上面に
Ｓｉ（シリコン）オキサイド等の絶縁膜１４をＣＶＤ法
により形成する。
【００１１】図３２の工程では、ＣＭＰ処理により絶縁
膜１４の表面を平坦化する。そして、図３３の工程で
は、ソース領域Ｓ、ドレイン領域Ｄ及び配線層Ｋのそれ
ぞれの被接続部に対応する孔１６ｓ，１６ｄ，１６ｋを
有するレジスト層１６を周知のホトリソグラフィ処理に
より形成する。
膜１４の表面を平坦化する。そして、図３３の工程で
は、ソース領域Ｓ、ドレイン領域Ｄ及び配線層Ｋのそれ
ぞれの被接続部に対応する孔１６ｓ，１６ｄ，１６ｋを
有するレジスト層１６を周知のホトリソグラフィ処理に
より形成する。
【００１２】図３４の工程では、レジスト層１６をマス
クとする異方性のドライエッチングにより絶縁膜１４に
接続孔１４ｓ，１４ｄ，１４ｋを形成する。接続孔１４
ｓ，１４ｄ，１４ｋは、それぞれソース領域Ｓ、ドレイ
ン領域Ｄ、配線層Ｋに達するものである。この後、レジ
スト層１６を除去する。
クとする異方性のドライエッチングにより絶縁膜１４に
接続孔１４ｓ，１４ｄ，１４ｋを形成する。接続孔１４
ｓ，１４ｄ，１４ｋは、それぞれソース領域Ｓ、ドレイ
ン領域Ｄ、配線層Ｋに達するものである。この後、レジ
スト層１６を除去する。
【００１３】図３５の工程では、Ｗ層の密着性をよくす
るためのＴｉＮ／Ｔｉ（Ｔｉが下層）等の密着層１８を
接続孔１４ｓ，１４ｄ，１４ｋの内部及び絶縁膜１４の
上にスパッタ法により形成する。そして、接続孔１４
ｓ，１４ｄ，１４ｋを埋めるように密着層１８の上にＷ
層２０をＣＶＤ法により形成する。
るためのＴｉＮ／Ｔｉ（Ｔｉが下層）等の密着層１８を
接続孔１４ｓ，１４ｄ，１４ｋの内部及び絶縁膜１４の
上にスパッタ法により形成する。そして、接続孔１４
ｓ，１４ｄ，１４ｋを埋めるように密着層１８の上にＷ
層２０をＣＶＤ法により形成する。
【００１４】図３６の工程では、密着層１８及びＷ層２
０の積層をＣＭＰ処理により平坦状に除去して接続孔１
４ｓ，１４ｄ，１４ｋ内に密着層１８の第１，第２，第
３の部分１８ｓ，１８ｄ，１８ｋを残すと共にＷ層２０
の第１，第２，第３の部分２０ｓ，２０ｄ，２０ｋを残
す。部分１８ｓ，２０ｓによりプラグＰｓを形成し、部
分１８ｄ，２０ｄによりプラグＰｄを形成し、部分１８
ｋ，２０ｋによりプラグＰｋを形成する。
０の積層をＣＭＰ処理により平坦状に除去して接続孔１
４ｓ，１４ｄ，１４ｋ内に密着層１８の第１，第２，第
３の部分１８ｓ，１８ｄ，１８ｋを残すと共にＷ層２０
の第１，第２，第３の部分２０ｓ，２０ｄ，２０ｋを残
す。部分１８ｓ，２０ｓによりプラグＰｓを形成し、部
分１８ｄ，２０ｄによりプラグＰｄを形成し、部分１８
ｋ，２０ｋによりプラグＰｋを形成する。
【００１５】図３７の工程では、絶縁膜１４、プラグＰ
ｓ，Ｐｄ，Ｐｋ等を覆って基板上面にＳｉオキサイド等
の絶縁膜２２をＣＶＤ法により形成する。そして、図３
８の工程では、プラグＰｓにつながる配線溝に対応する
孔２４ｓとプラグＰｄ，Ｐｋをつなぐ配線溝に対応する
孔２４ｄとを有するレジスト層２４をホトリソグラフィ
処理により形成する。
ｓ，Ｐｄ，Ｐｋ等を覆って基板上面にＳｉオキサイド等
の絶縁膜２２をＣＶＤ法により形成する。そして、図３
８の工程では、プラグＰｓにつながる配線溝に対応する
孔２４ｓとプラグＰｄ，Ｐｋをつなぐ配線溝に対応する
孔２４ｄとを有するレジスト層２４をホトリソグラフィ
処理により形成する。
【００１６】図３９の工程では、レジスト層２４をマス
クとする異方性のドライエッチングにより絶縁膜２２に
配線溝２２ｓ，２２ｄを形成する。配線溝２２ｓは、プ
ラグＰｓにつながるものであり、配線溝２２ｄは、プラ
グＰｄ，Ｐｋをつなぐものである。この後、レジスト層
２４を除去する。
クとする異方性のドライエッチングにより絶縁膜２２に
配線溝２２ｓ，２２ｄを形成する。配線溝２２ｓは、プ
ラグＰｓにつながるものであり、配線溝２２ｄは、プラ
グＰｄ，Ｐｋをつなぐものである。この後、レジスト層
２４を除去する。
【００１７】図４０の工程では、ＴｉＮ／Ｔｉ（Ｔｉが
下層）等のバリア層２６を配線溝２２ｓ，２２ｄの内部
及び絶縁膜２２の上にスパッタ法により形成する。そし
て、配線溝２２ｓ，２２ｄを埋めるようにバリア層２６
の上にＡｌ合金等の配線材層２８をスパッタ法により形
成する。バリア層２６は、配線材層２８中のＡｌ等の拡
散を防ぐためのものである。
下層）等のバリア層２６を配線溝２２ｓ，２２ｄの内部
及び絶縁膜２２の上にスパッタ法により形成する。そし
て、配線溝２２ｓ，２２ｄを埋めるようにバリア層２６
の上にＡｌ合金等の配線材層２８をスパッタ法により形
成する。バリア層２６は、配線材層２８中のＡｌ等の拡
散を防ぐためのものである。
【００１８】図４１の工程では、バリア層２６及び配線
材層２８の積層をＣＭＰ処理により平坦状に除去して配
線溝２２ｓ内に層２６の第１の部分２６ｓと層２８の第
１の部分２８ｓとを残すと共に配線溝２２ｄ内に層２６
の第２の部分２６ｄと層２８の第２の部分２８ｄとを残
す。プラグＰｓと部分２６ｓ，２８ｓとにより、ソース
領域Ｓにつながる配線溝３０Ｓを形成する。プラグＰｄ
と部分２６ｄ，２８ｄとプラグＰｋとにより、ドレイン
領域Ｄ及び配線溝Ｋをつなぐ配線溝３０Ｄを形成する。
材層２８の積層をＣＭＰ処理により平坦状に除去して配
線溝２２ｓ内に層２６の第１の部分２６ｓと層２８の第
１の部分２８ｓとを残すと共に配線溝２２ｄ内に層２６
の第２の部分２６ｄと層２８の第２の部分２８ｄとを残
す。プラグＰｓと部分２６ｓ，２８ｓとにより、ソース
領域Ｓにつながる配線溝３０Ｓを形成する。プラグＰｄ
と部分２６ｄ，２８ｄとプラグＰｋとにより、ドレイン
領域Ｄ及び配線溝Ｋをつなぐ配線溝３０Ｄを形成する。
【００１９】図３１〜４１に関して上記した配線形成法
によれば、３０Ｓ，３０Ｄ等の配線層は、プラグ以外の
部分が抵抗率の低いＡｌ合金等の配線材を主体として構
成されるので、配線抵抗の低減が可能である。しかし、
以下述べるように配線の信頼性低下を招くという問題が
ある。
によれば、３０Ｓ，３０Ｄ等の配線層は、プラグ以外の
部分が抵抗率の低いＡｌ合金等の配線材を主体として構
成されるので、配線抵抗の低減が可能である。しかし、
以下述べるように配線の信頼性低下を招くという問題が
ある。
【００２０】図３５のＷ層堆積工程では、１４ｓ等の接
続孔の内壁へのＷの堆積が進むにつれて接続孔の内部へ
の材料ガス（ＷＦ6 ）の供給が制限され、接続孔の外部
に比べて接続孔の内部ではＷの堆積速度が遅くなる。そ
して、接続孔の上部でＷ層２０の対向部分が接触して閉
じてしまうと、内部にはもはや材料ガスが供給されなく
なり、Ｗの堆積が停止する。この結果、接続孔内にはシ
ーム孔Ｑが形成される。
続孔の内壁へのＷの堆積が進むにつれて接続孔の内部へ
の材料ガス（ＷＦ6 ）の供給が制限され、接続孔の外部
に比べて接続孔の内部ではＷの堆積速度が遅くなる。そ
して、接続孔の上部でＷ層２０の対向部分が接触して閉
じてしまうと、内部にはもはや材料ガスが供給されなく
なり、Ｗの堆積が停止する。この結果、接続孔内にはシ
ーム孔Ｑが形成される。
【００２１】図３６のＣＭＰ工程では、研磨剤として、
アルミナ（Ａｌ2 Ｏ3 ）からなる研磨砥粒にＨ2 Ｏ2 か
らなる酸化剤を加えたものを用いる。この場合、研磨機
構としては、酸化剤がＷ層２０の表面を酸化して脆弱な
酸化物を形成すると共にこのような酸化物をアルミナ砥
粒が機械的な研磨作用により除去することで研磨が進行
するものと考えられている。研磨の進行に伴って酸化剤
がシーム孔Ｑ内に入り込むため、シーム孔Ｑの開口部が
図３６に示すように拡大される。また、シーム孔Ｑ内に
は、微細なアルミナ砥粒が入り込む。しかし、シーム孔
Ｑ内のアルミナ砥粒をＣＭＰ後のブラシ洗浄や薬液洗浄
で除去するのは実際上極めて困難である。
アルミナ（Ａｌ2 Ｏ3 ）からなる研磨砥粒にＨ2 Ｏ2 か
らなる酸化剤を加えたものを用いる。この場合、研磨機
構としては、酸化剤がＷ層２０の表面を酸化して脆弱な
酸化物を形成すると共にこのような酸化物をアルミナ砥
粒が機械的な研磨作用により除去することで研磨が進行
するものと考えられている。研磨の進行に伴って酸化剤
がシーム孔Ｑ内に入り込むため、シーム孔Ｑの開口部が
図３６に示すように拡大される。また、シーム孔Ｑ内に
は、微細なアルミナ砥粒が入り込む。しかし、シーム孔
Ｑ内のアルミナ砥粒をＣＭＰ後のブラシ洗浄や薬液洗浄
で除去するのは実際上極めて困難である。
【００２２】シーム孔Ｑは、開口部が拡大されたとして
も、内径が極めて小さいものであり、図３７の絶縁膜堆
積工程や図４０のバリア層及び配線材層の堆積工程でシ
ーム孔Ｑを埋め尽くすことはできない。すなわち、シー
ム孔Ｑは、図４１に示すように３０Ｓ等の配線層を形成
した後もボイドとして残る。このようなボイドに２８ｓ
等の配線金属が接触していると、ボイドを起点としてエ
レクトロマイグレーション等により配線金属中にボイド
が成長したり、配線金属中にボイドが拡散したりして配
線の信頼性を低下させる。
も、内径が極めて小さいものであり、図３７の絶縁膜堆
積工程や図４０のバリア層及び配線材層の堆積工程でシ
ーム孔Ｑを埋め尽くすことはできない。すなわち、シー
ム孔Ｑは、図４１に示すように３０Ｓ等の配線層を形成
した後もボイドとして残る。このようなボイドに２８ｓ
等の配線金属が接触していると、ボイドを起点としてエ
レクトロマイグレーション等により配線金属中にボイド
が成長したり、配線金属中にボイドが拡散したりして配
線の信頼性を低下させる。
【００２３】ところで、図３９の絶縁膜エッチング工程
では、２２ｓ等の配線溝の底部にＰｓ等のプラグが露呈
した時点でエッチングを停止するのが望ましい。しか
し、エッチング終点の検出が容易でなく、しかもウエハ
面内でエッチレートが均一でないため、各プラグが確実
に露呈するように５０〜１００ｎｍ程度余分にエッチン
グを行なう。この結果、絶縁膜１４がＰｓ等のプラグの
ピークレベルより深くエッチングされ、プラグは、配線
溝内に突出した形となる。
では、２２ｓ等の配線溝の底部にＰｓ等のプラグが露呈
した時点でエッチングを停止するのが望ましい。しか
し、エッチング終点の検出が容易でなく、しかもウエハ
面内でエッチレートが均一でないため、各プラグが確実
に露呈するように５０〜１００ｎｍ程度余分にエッチン
グを行なう。この結果、絶縁膜１４がＰｓ等のプラグの
ピークレベルより深くエッチングされ、プラグは、配線
溝内に突出した形となる。
【００２４】図３９に示すようにシーム孔Ｑの開口部が
拡大され且つＰｓ等のプラグが配線溝内に突出した状態
において図４０の工程でスパッタ法によりバリア層２６
を形成すると、シーム孔Ｑの開口部及びプラグの周辺部
でバリア層２６の被覆性が劣化する。また、図３９に示
すように２２ｓ等の配線溝では底面と側壁がほぼ直角を
なしているため、図４０の工程では、かかる直角の角部
でもバリア層２６の被覆性が劣化する。
拡大され且つＰｓ等のプラグが配線溝内に突出した状態
において図４０の工程でスパッタ法によりバリア層２６
を形成すると、シーム孔Ｑの開口部及びプラグの周辺部
でバリア層２６の被覆性が劣化する。また、図３９に示
すように２２ｓ等の配線溝では底面と側壁がほぼ直角を
なしているため、図４０の工程では、かかる直角の角部
でもバリア層２６の被覆性が劣化する。
【００２５】シーム孔Ｑの開口部でバリア層２６の被覆
性が劣化すると、シーム孔ＱからなるボイドがＡｌ合金
等の配線金属と接触することになり、前述のように配線
の信頼性が低下する。また、バリア層２６の被覆性劣化
は、バリア層２６のバリア性を低下させ、ひいては配線
の信頼性を低下させる。例えば、配線金属にＣｕを用い
た場合、バリア層２６のバリア性が低下した個所では、
絶縁膜１４，２２へＣｕが拡散したり、逆に絶縁膜１
４，２２からの酸素によりＣｕが酸化したりするため、
配線の信頼性が低下する。
性が劣化すると、シーム孔ＱからなるボイドがＡｌ合金
等の配線金属と接触することになり、前述のように配線
の信頼性が低下する。また、バリア層２６の被覆性劣化
は、バリア層２６のバリア性を低下させ、ひいては配線
の信頼性を低下させる。例えば、配線金属にＣｕを用い
た場合、バリア層２６のバリア性が低下した個所では、
絶縁膜１４，２２へＣｕが拡散したり、逆に絶縁膜１
４，２２からの酸素によりＣｕが酸化したりするため、
配線の信頼性が低下する。
【００２６】シーム孔Ｑ内に微細な砥粒が残るなどＣＭ
Ｐ処理に伴う問題点をなくすためには、図３６の工程に
おいてＣＭＰ処理の代りにエッチバック処理を用いてＷ
層２０を平坦状に除去するようにしてもよい。この場
合、エッチバック処理は、メインエッチング及びオーバ
ーエッチングの２ステップで行ない、いずれのステップ
でも異方性エッチング条件にてエッチングを行なう。い
ずれのステップでも等方性エッチング条件にてエッチン
グを行なうと、Ｗ層２０が除去されてしまい、Ｐｓ等の
プラグを形成できないからである。
Ｐ処理に伴う問題点をなくすためには、図３６の工程に
おいてＣＭＰ処理の代りにエッチバック処理を用いてＷ
層２０を平坦状に除去するようにしてもよい。この場
合、エッチバック処理は、メインエッチング及びオーバ
ーエッチングの２ステップで行ない、いずれのステップ
でも異方性エッチング条件にてエッチングを行なう。い
ずれのステップでも等方性エッチング条件にてエッチン
グを行なうと、Ｗ層２０が除去されてしまい、Ｐｓ等の
プラグを形成できないからである。
【００２７】図３６の工程でエッチバック処理を行なう
場合、図３２の工程で絶縁膜１４の表面を平坦化してあ
っても、メインエッチングでは、ウエハ面内のエッチレ
ートが均一でないため、Ｗ層２０の一部がエッチング残
りとして残される。このようなエッチング残りは、配線
間の短絡を招くことがあり、完全に除去するのが望まし
い。そこで、メインエッチングに続いてオーバーエッチ
ングを行なうことでエッチング残りを除去する。
場合、図３２の工程で絶縁膜１４の表面を平坦化してあ
っても、メインエッチングでは、ウエハ面内のエッチレ
ートが均一でないため、Ｗ層２０の一部がエッチング残
りとして残される。このようなエッチング残りは、配線
間の短絡を招くことがあり、完全に除去するのが望まし
い。そこで、メインエッチングに続いてオーバーエッチ
ングを行なうことでエッチング残りを除去する。
【００２８】オーバーエッチングでは、図４２に接続孔
１４ｓ内のエッチング状況を例示するように、プラグＰ
ｓを構成するＷ層２０ｓが過剰にエッチングされ、プラ
グＰｓの上部に深さＲｄの凹部が形成される。また、シ
ーム孔Ｑの開口部が拡大される。
１４ｓ内のエッチング状況を例示するように、プラグＰ
ｓを構成するＷ層２０ｓが過剰にエッチングされ、プラ
グＰｓの上部に深さＲｄの凹部が形成される。また、シ
ーム孔Ｑの開口部が拡大される。
【００２９】このようにプラグの上部に凹部が形成され
ると共にシーム孔Ｑの開口部が拡大された状態において
図４０の工程でスパッタ法によりバリア層２６を形成す
ると、シーム孔Ｑの開口部及び凹部の段差部でバリア層
２６の被覆性が劣化する。
ると共にシーム孔Ｑの開口部が拡大された状態において
図４０の工程でスパッタ法によりバリア層２６を形成す
ると、シーム孔Ｑの開口部及び凹部の段差部でバリア層
２６の被覆性が劣化する。
【００３０】シーム孔Ｑの開口部でバリア層２６の被覆
性が劣化すると、シーム孔ＱからなるボイドがＡｌ合金
等の配線金属と接触することになり、前述のように配線
の信頼性が低下する。また、バリア層２６の被覆性劣化
によりバリア層２６のバリア性が低下し、前述のように
配線の信頼性が低下する。
性が劣化すると、シーム孔ＱからなるボイドがＡｌ合金
等の配線金属と接触することになり、前述のように配線
の信頼性が低下する。また、バリア層２６の被覆性劣化
によりバリア層２６のバリア性が低下し、前述のように
配線の信頼性が低下する。
【００３１】この発明の目的は、低抵抗且つ高信頼の平
坦配線を実現することができる新規な平坦配線形成法を
提供することにある。
坦配線を実現することができる新規な平坦配線形成法を
提供することにある。
【００３２】
【課題を解決するための手段】この発明に係る第１の平
坦配線形成法は、一方の主面に被接続部を有する基板を
用意する工程と、前記基板の一方の主面に前記被接続部
を覆って絶縁膜を形成する工程と、前記被接続部に達す
る接続孔を前記絶縁膜に形成すると共に該接続孔につな
がる配線溝を前記絶縁膜に形成する工程と、前記絶縁膜
と前記配線溝と前記接続孔とを覆って導電材層を形成す
る工程と、前記導電材層をエッチバックして前記接続孔
の内部に前記被接続部につながるように前記導電材層の
第１の部分をプラグとして残すと共に前記導電材層の第
２の部分を前記配線溝の側壁に沿ってサイドカバー層と
して残す工程と、前記絶縁膜と前記サイドカバー層と前
記配線溝と前記プラグとを覆って導電性バリア層及び配
線材層を順次に形成する工程と、前記絶縁膜が露呈する
まで前記配線材層及び前記バリア層の積層を平坦状に除
去して前記配線溝内に前記バリア層の一部と前記配線材
層の一部とを残存させることにより前記プラグと前記サ
イドカバー層と前記バリア層の残存部と前記配線材層の
残存部とを備えた配線層を形成する工程とを含むもので
ある。
坦配線形成法は、一方の主面に被接続部を有する基板を
用意する工程と、前記基板の一方の主面に前記被接続部
を覆って絶縁膜を形成する工程と、前記被接続部に達す
る接続孔を前記絶縁膜に形成すると共に該接続孔につな
がる配線溝を前記絶縁膜に形成する工程と、前記絶縁膜
と前記配線溝と前記接続孔とを覆って導電材層を形成す
る工程と、前記導電材層をエッチバックして前記接続孔
の内部に前記被接続部につながるように前記導電材層の
第１の部分をプラグとして残すと共に前記導電材層の第
２の部分を前記配線溝の側壁に沿ってサイドカバー層と
して残す工程と、前記絶縁膜と前記サイドカバー層と前
記配線溝と前記プラグとを覆って導電性バリア層及び配
線材層を順次に形成する工程と、前記絶縁膜が露呈する
まで前記配線材層及び前記バリア層の積層を平坦状に除
去して前記配線溝内に前記バリア層の一部と前記配線材
層の一部とを残存させることにより前記プラグと前記サ
イドカバー層と前記バリア層の残存部と前記配線材層の
残存部とを備えた配線層を形成する工程とを含むもので
ある。
【００３３】上記した第１の平坦配線形成法によれば、
配線層においてプラグ以外の部分が抵抗率の低いＡｌ合
金等の配線材を主体として構成されるため、配線の低抵
抗化を達成することができる。
配線層においてプラグ以外の部分が抵抗率の低いＡｌ合
金等の配線材を主体として構成されるため、配線の低抵
抗化を達成することができる。
【００３４】また、配線溝と接続孔とを覆って形成した
Ｗ等の導電材層をエッチバックして配線溝内にはサイド
カバー層を且つ接続孔内にはプラグをそれぞれ残すよう
にしたので、バリア層の被覆性を向上させることができ
ると共にサイドカバー層によりバリア層のバリア性を補
強することができる。従って、配線の高信頼化を達成す
ることができる。
Ｗ等の導電材層をエッチバックして配線溝内にはサイド
カバー層を且つ接続孔内にはプラグをそれぞれ残すよう
にしたので、バリア層の被覆性を向上させることができ
ると共にサイドカバー層によりバリア層のバリア性を補
強することができる。従って、配線の高信頼化を達成す
ることができる。
【００３５】この発明に係る第２の平坦配線形成法は、
一方の主面に被接続部を有する基板を用意する工程と、
前記基板の一方の主面に前記被接続部を覆って絶縁膜を
形成する工程と、前記被接続部に達する接続孔を前記絶
縁膜に形成すると共に該接続孔につながる配線溝を前記
絶縁膜に形成する工程と、前記絶縁膜と前記配線溝と前
記接続孔とを覆って導電材層を形成する工程と、異方性
エッチングにより前記導電材層を薄くして前記接続孔の
内部に前記被接続部につながるように前記導電材層の第
１の部分をプラグとして残すと共に前記導電材層の第２
の部分を前記配線溝に沿ってサイドカバー層として残す
工程と、テーパーエッチングにより前記プラグのシーム
孔を内部から開口端に向けて徐々にサイズが増大するよ
うに加工する工程と、前記プラグのシーム孔を加工した
後前記絶縁膜と前記サイドカバー層と前記配線溝と前記
プラグとを覆って配線材層を形成する工程と、前記絶縁
膜が露呈するまで前記配線材層を平坦状に除去して前記
配線溝内に前記配線材層の一部を残存させることにより
前記プラグと前記サイドカバー層と前記配線材層の残存
部とを備えた配線層を形成する工程とを含むものであ
る。
一方の主面に被接続部を有する基板を用意する工程と、
前記基板の一方の主面に前記被接続部を覆って絶縁膜を
形成する工程と、前記被接続部に達する接続孔を前記絶
縁膜に形成すると共に該接続孔につながる配線溝を前記
絶縁膜に形成する工程と、前記絶縁膜と前記配線溝と前
記接続孔とを覆って導電材層を形成する工程と、異方性
エッチングにより前記導電材層を薄くして前記接続孔の
内部に前記被接続部につながるように前記導電材層の第
１の部分をプラグとして残すと共に前記導電材層の第２
の部分を前記配線溝に沿ってサイドカバー層として残す
工程と、テーパーエッチングにより前記プラグのシーム
孔を内部から開口端に向けて徐々にサイズが増大するよ
うに加工する工程と、前記プラグのシーム孔を加工した
後前記絶縁膜と前記サイドカバー層と前記配線溝と前記
プラグとを覆って配線材層を形成する工程と、前記絶縁
膜が露呈するまで前記配線材層を平坦状に除去して前記
配線溝内に前記配線材層の一部を残存させることにより
前記プラグと前記サイドカバー層と前記配線材層の残存
部とを備えた配線層を形成する工程とを含むものであ
る。
【００３６】上記した第２の平坦配線形成法によれば、
配線層においてプラグ以外の部分が抵抗率の低いＡｌ合
金等の配線材を主体として構成されるため、配線の低抵
抗化を達成することができる。
配線層においてプラグ以外の部分が抵抗率の低いＡｌ合
金等の配線材を主体として構成されるため、配線の低抵
抗化を達成することができる。
【００３７】また、配線溝と接続孔とを覆って形成した
Ｗ等の導電材層を異方性エッチングで薄くして配線溝内
にはサイドカバー層を且つ接続孔内にはプラグをそれぞ
れ残した後、プラグのシーム孔を内部から開口端に向け
て徐々にサイズが増大するようにテーパーエッチングで
加工するようにしたので、シーム孔が配線層中にボイド
として残るのを未然に防止することができると共にサイ
ドカバー層をバリア層としても活用することができる。
従って、配線の高信頼化を達成することができる。
Ｗ等の導電材層を異方性エッチングで薄くして配線溝内
にはサイドカバー層を且つ接続孔内にはプラグをそれぞ
れ残した後、プラグのシーム孔を内部から開口端に向け
て徐々にサイズが増大するようにテーパーエッチングで
加工するようにしたので、シーム孔が配線層中にボイド
として残るのを未然に防止することができると共にサイ
ドカバー層をバリア層としても活用することができる。
従って、配線の高信頼化を達成することができる。
【００３８】上記した第１又は第２の平坦配線形成法に
あっては、配線材層を配線溝の開口部の上端より深い位
置まで平坦状に除去した後、絶縁膜と配線材層の残存部
とを覆ってバリア性導電材からなるキャップ層を形成
し、絶縁膜が露呈するまでキャップ層を平坦状に除去し
てキャップ層の一部を配線溝内で配線材層の残存部を覆
うように配線層の一部として残存させるようにしてもよ
い。このようにすると、配線材層を構成する金属の拡散
や酸化を防止することができ、配線の信頼性を一層向上
させることができる。
あっては、配線材層を配線溝の開口部の上端より深い位
置まで平坦状に除去した後、絶縁膜と配線材層の残存部
とを覆ってバリア性導電材からなるキャップ層を形成
し、絶縁膜が露呈するまでキャップ層を平坦状に除去し
てキャップ層の一部を配線溝内で配線材層の残存部を覆
うように配線層の一部として残存させるようにしてもよ
い。このようにすると、配線材層を構成する金属の拡散
や酸化を防止することができ、配線の信頼性を一層向上
させることができる。
【００３９】上記した第２の平坦配線形成法にあって
は、プラグのシーム孔を加工した後配線材層を形成する
前にサイドカバー層、プラグ等を覆って導電性のバリア
層を形成し、配線材層及びバリア層の積層を平坦状に除
去してバリア層の一部を配線溝内に配線層の一部として
残すようにしてもよい。このようにすると、配線材層を
構成する金属の拡散や酸化を防止することができると共
にバリア層を密着層として活用することもでき、配線の
信頼性を一層向上させることができる。
は、プラグのシーム孔を加工した後配線材層を形成する
前にサイドカバー層、プラグ等を覆って導電性のバリア
層を形成し、配線材層及びバリア層の積層を平坦状に除
去してバリア層の一部を配線溝内に配線層の一部として
残すようにしてもよい。このようにすると、配線材層を
構成する金属の拡散や酸化を防止することができると共
にバリア層を密着層として活用することもでき、配線の
信頼性を一層向上させることができる。
【００４０】
【発明の実施の形態】図１〜１１は、この発明の第１の
実施形態に係る平坦配線形成法を示すもので、各々の図
に対応する工程（１）〜（１１）を順次に説明する。
実施形態に係る平坦配線形成法を示すもので、各々の図
に対応する工程（１）〜（１１）を順次に説明する。
【００４１】（１）例えばＳｉ（シリコン）からなる半
導体基板４０の表面に周知の選択酸化法によりＳｉオキ
サイドからなるフィールド絶縁膜４２を素子孔４２ａを
有するように形成する。絶縁膜４２の素子孔４２ａ内の
半導体表面に熱酸化法等によりゲート絶縁膜Ｆを形成し
た後、ポリＳｉ層又はポリサイド層（ポリＳｉ層にシリ
サイド層を重ねた積層）等を堆積してパターニングする
ことによりゲート電極層Ｇを形成する。このとき、所望
によりゲート絶縁膜Ｆをゲート電極層Ｇと同じパターン
でパターニングすることもできる。
導体基板４０の表面に周知の選択酸化法によりＳｉオキ
サイドからなるフィールド絶縁膜４２を素子孔４２ａを
有するように形成する。絶縁膜４２の素子孔４２ａ内の
半導体表面に熱酸化法等によりゲート絶縁膜Ｆを形成し
た後、ポリＳｉ層又はポリサイド層（ポリＳｉ層にシリ
サイド層を重ねた積層）等を堆積してパターニングする
ことによりゲート電極層Ｇを形成する。このとき、所望
によりゲート絶縁膜Ｆをゲート電極層Ｇと同じパターン
でパターニングすることもできる。
【００４２】次に、絶縁膜Ｆ及び電極層Ｇの積層と絶縁
膜４２とをマスクとする選択的な不純物導入処理（例え
ばイオン注入処理）により比較的不純物濃度が低いソー
ス領域Ｓ1 及びドレイン領域Ｄ1 を形成する。そして、
Ｓｉオキサイド等のサイドスペーサ材を基板上面に堆積
してエッチバック処理を行なうことによりゲート電極層
Ｇの両側のサイドスペーサＨ1 ，Ｈ2 を形成する。
膜４２とをマスクとする選択的な不純物導入処理（例え
ばイオン注入処理）により比較的不純物濃度が低いソー
ス領域Ｓ1 及びドレイン領域Ｄ1 を形成する。そして、
Ｓｉオキサイド等のサイドスペーサ材を基板上面に堆積
してエッチバック処理を行なうことによりゲート電極層
Ｇの両側のサイドスペーサＨ1 ，Ｈ2 を形成する。
【００４３】この後、絶縁膜Ｆ、電極層Ｇ及びサイドス
ペーサＨ1 ，Ｈ2 を含むゲート部ＧＰと絶縁膜４２とを
マスクとする選択的な不純物導入処理（例えばイオン注
入処理）により比較的不純物濃度が高いソース領域Ｓ及
びドレイン領域Ｄを形成する。
ペーサＨ1 ，Ｈ2 を含むゲート部ＧＰと絶縁膜４２とを
マスクとする選択的な不純物導入処理（例えばイオン注
入処理）により比較的不純物濃度が高いソース領域Ｓ及
びドレイン領域Ｄを形成する。
【００４４】（２）素子孔４２ａ内のＭＯＳ型トランジ
スタと絶縁膜４２とを覆ってＰＳＧ（リンケイ酸ガラ
ス）及びＢＰＳＧ（ボロン・リンケイ酸ガラス）を順次
に堆積して０．８〜１．５μｍの厚さを有する層間絶縁
膜４４を形成する。図３のＣＭＰ処理においてウエハ面
内の研磨均一性とコントロール性とを良好にするために
は、研磨レートが速いＢＰＳＧ膜に代えて、研磨レート
が遅いプラズマＳｉオキサイド膜（プラズマＣＶＤ法で
形成したＳｉオキサイド膜又はＴＥＯＳ(Tetra Ethyl O
rtho Silicate)を原料とするプラズマＣＶＤ法で形成し
たＳｉオキサイド膜）を用いる方が望ましい。このよう
にすると、後工程で用いる研磨資材や研磨条件がそのま
ま適用できる利点がある。
スタと絶縁膜４２とを覆ってＰＳＧ（リンケイ酸ガラ
ス）及びＢＰＳＧ（ボロン・リンケイ酸ガラス）を順次
に堆積して０．８〜１．５μｍの厚さを有する層間絶縁
膜４４を形成する。図３のＣＭＰ処理においてウエハ面
内の研磨均一性とコントロール性とを良好にするために
は、研磨レートが速いＢＰＳＧ膜に代えて、研磨レート
が遅いプラズマＳｉオキサイド膜（プラズマＣＶＤ法で
形成したＳｉオキサイド膜又はＴＥＯＳ(Tetra Ethyl O
rtho Silicate)を原料とするプラズマＣＶＤ法で形成し
たＳｉオキサイド膜）を用いる方が望ましい。このよう
にすると、後工程で用いる研磨資材や研磨条件がそのま
ま適用できる利点がある。
【００４５】（３）絶縁膜４４は、ゲート部ＧＰ、絶縁
膜４２等の下地段差を反映して表面が凹凸状をなしてい
る。そこで、ＣＭＰ処理により絶縁膜４４の表面を平坦
化する。
膜４２等の下地段差を反映して表面が凹凸状をなしてい
る。そこで、ＣＭＰ処理により絶縁膜４４の表面を平坦
化する。
【００４６】ＣＭＰ処理では、研磨資材として、例えば
直径３０ｎｍのヒュームドシリカ（ＳｉＯ2 ：１次粒
子）の砥粒を水酸化カリウム（ＫＯＨ）又は水酸化アン
モニウム（ＮＨ4 ＯＨ）等を含む弱アルカリ液に懸濁さ
せた研磨液と、表面に微細な孔を有するポリウレタン系
の研磨布とを用いることができる。そして、研磨条件
は、一例として、 研磨加重：（イ）研磨対象膜種がＢＰＳＧの場合 ５０〜８０ｋｇ／ウエハ（≒３５０ｇ／ｃｍ2 ） （ロ）研磨対象膜種がプラズマＳｉオキサイドの場合 ３０〜９０ｋｇ／ウエハ（≒５００ｇ／ｃｍ2 ） プラテン回転数：３０ｒｐｍ［（イ）（ロ）に共通］ ヘッド回転数 ：４０ｒｐｍ［（イ）（ロ）に共通］ 研磨レート ：１５０ｎｍ／ｍｉｎ［（イ）（ロ）に共通］ 研磨量の均一性：１σ＝10〜20／removal=500nm ［（イ）（ロ）に共通］ とすることができる。プラテン／ヘッドの回転数比（３
０／４０）は、ウエハ面内の研磨均一性を向上させるた
めである。「研磨量の均一性」は、被研磨膜を５００ｎ
ｍ研磨したときのウエハ面内の均一性である。上記の条
件で研磨を行なうことにより絶縁膜４４の表面としては
図３に示すように段差が全く見られない平坦な面が得ら
れる。
直径３０ｎｍのヒュームドシリカ（ＳｉＯ2 ：１次粒
子）の砥粒を水酸化カリウム（ＫＯＨ）又は水酸化アン
モニウム（ＮＨ4 ＯＨ）等を含む弱アルカリ液に懸濁さ
せた研磨液と、表面に微細な孔を有するポリウレタン系
の研磨布とを用いることができる。そして、研磨条件
は、一例として、 研磨加重：（イ）研磨対象膜種がＢＰＳＧの場合 ５０〜８０ｋｇ／ウエハ（≒３５０ｇ／ｃｍ2 ） （ロ）研磨対象膜種がプラズマＳｉオキサイドの場合 ３０〜９０ｋｇ／ウエハ（≒５００ｇ／ｃｍ2 ） プラテン回転数：３０ｒｐｍ［（イ）（ロ）に共通］ ヘッド回転数 ：４０ｒｐｍ［（イ）（ロ）に共通］ 研磨レート ：１５０ｎｍ／ｍｉｎ［（イ）（ロ）に共通］ 研磨量の均一性：１σ＝10〜20／removal=500nm ［（イ）（ロ）に共通］ とすることができる。プラテン／ヘッドの回転数比（３
０／４０）は、ウエハ面内の研磨均一性を向上させるた
めである。「研磨量の均一性」は、被研磨膜を５００ｎ
ｍ研磨したときのウエハ面内の均一性である。上記の条
件で研磨を行なうことにより絶縁膜４４の表面としては
図３に示すように段差が全く見られない平坦な面が得ら
れる。
【００４７】このときの研磨機構としては、砥粒（Ｓｉ
Ｏ2 ）と絶縁膜４４との摩擦による物理的な研磨作用
と、絶縁膜４４に対する研磨液の化学的溶去作用（摩擦
中の発熱によるウエハ表面近傍の温度上昇により弱アル
カリ性の研磨液が絶縁膜４４の材料を溶去する作用）と
の共同作用により研磨が進行するものと考えられてい
る。
Ｏ2 ）と絶縁膜４４との摩擦による物理的な研磨作用
と、絶縁膜４４に対する研磨液の化学的溶去作用（摩擦
中の発熱によるウエハ表面近傍の温度上昇により弱アル
カリ性の研磨液が絶縁膜４４の材料を溶去する作用）と
の共同作用により研磨が進行するものと考えられてい
る。
【００４８】ＣＭＰ処理で使用可能な他の研磨砥粒とし
ては、酸化セリウム（ＣｅＯ2 ）、二酸化マグネシウム
（ＭｇＯ2 ）、アルミナ（Ａｌ2 Ｏ3 ）、二酸化マンガ
ン（ＭｎＯ2 ）等が知られている。
ては、酸化セリウム（ＣｅＯ2 ）、二酸化マグネシウム
（ＭｇＯ2 ）、アルミナ（Ａｌ2 Ｏ3 ）、二酸化マンガ
ン（ＭｎＯ2 ）等が知られている。
【００４９】（４）絶縁膜４４の平坦化された表面の上
に、孔４６ｓ，４６ｄ，４６ｋを有するレジスト層４６
を周知のホトリソグラフィ処理により形成する。孔４６
ｓ，４６ｄ，４６ｋは、ソース領域Ｓ、ドレイン領域
Ｄ、配線層Ｋのそれぞれの被接続部につながる接続孔に
対応するものである。
に、孔４６ｓ，４６ｄ，４６ｋを有するレジスト層４６
を周知のホトリソグラフィ処理により形成する。孔４６
ｓ，４６ｄ，４６ｋは、ソース領域Ｓ、ドレイン領域
Ｄ、配線層Ｋのそれぞれの被接続部につながる接続孔に
対応するものである。
【００５０】（５）レジスト層４６をマスクとする異方
性のドライエッチングにより絶縁膜４４に接続孔４４
ｓ，４４ｄ，４４ｋを形成する。接続孔４４ｓ，４４
ｄ，４４ｋは、ソース領域Ｓ、ドレイン領域Ｄ、配線層
Ｋのそれぞれの被接続部に達するように形成する。この
後、レジスト層４６を除去する。
性のドライエッチングにより絶縁膜４４に接続孔４４
ｓ，４４ｄ，４４ｋを形成する。接続孔４４ｓ，４４
ｄ，４４ｋは、ソース領域Ｓ、ドレイン領域Ｄ、配線層
Ｋのそれぞれの被接続部に達するように形成する。この
後、レジスト層４６を除去する。
【００５１】（６）絶縁膜４４の平坦化された表面の上
に、孔４８ｓ，４８ｄを有するレジスト層４８をホトリ
ソグラフィ処理により形成する。孔４８ｓは、接続孔４
４ｓにつながる配線溝に対応するものであり、孔４８ｄ
は、接続孔４４ｄ，４４ｋをつなぐ配線溝に対応するも
のである。
に、孔４８ｓ，４８ｄを有するレジスト層４８をホトリ
ソグラフィ処理により形成する。孔４８ｓは、接続孔４
４ｓにつながる配線溝に対応するものであり、孔４８ｄ
は、接続孔４４ｄ，４４ｋをつなぐ配線溝に対応するも
のである。
【００５２】（７）レジスト層４８をマスクとする異方
性のドライエッチングにより絶縁膜４４に配線溝４４
Ｓ，４４Ｄを形成する。配線溝４４Ｓは、接続孔４４ｓ
を介してソース領域Ｓにつながるものであり、配線溝４
４Ｄは、接続孔４４ｄを介してドレイン領域Ｄにつなが
ると共に接続孔４４ｋを介して配線層Ｋにつながるもの
である。配線溝４４Ｓの幅は、接続孔４４ｓの直径より
も大きく、配線溝４４Ｓの底部から接続孔４４ｓの内部
に至る部分には段差が形成される。また、配線溝４４Ｄ
の幅は、接続孔４４ｄ，４４ｋのいずれの直径よりも大
きく、配線溝４４Ｄの底部から接続孔４４ｄ，４４ｋの
いずれの内部に至る部分にも段差が形成される。
性のドライエッチングにより絶縁膜４４に配線溝４４
Ｓ，４４Ｄを形成する。配線溝４４Ｓは、接続孔４４ｓ
を介してソース領域Ｓにつながるものであり、配線溝４
４Ｄは、接続孔４４ｄを介してドレイン領域Ｄにつなが
ると共に接続孔４４ｋを介して配線層Ｋにつながるもの
である。配線溝４４Ｓの幅は、接続孔４４ｓの直径より
も大きく、配線溝４４Ｓの底部から接続孔４４ｓの内部
に至る部分には段差が形成される。また、配線溝４４Ｄ
の幅は、接続孔４４ｄ，４４ｋのいずれの直径よりも大
きく、配線溝４４Ｄの底部から接続孔４４ｄ，４４ｋの
いずれの内部に至る部分にも段差が形成される。
【００５３】配線溝を形成する場合は、接続孔を形成す
る場合とは異なりオーバーエッチングを行なわない。す
なわち、オーバーエッチングを行なうと、配線溝が深く
なりすぎて好ましくない。そこで、絶縁膜４４のエッチ
レートから必要な溝の深さを得るに要するエッチング時
間を計算し、必要な溝の深さ（５００〜１０００ｎｍ）
が得られるようにエッチングをコントロールする。
る場合とは異なりオーバーエッチングを行なわない。す
なわち、オーバーエッチングを行なうと、配線溝が深く
なりすぎて好ましくない。そこで、絶縁膜４４のエッチ
レートから必要な溝の深さを得るに要するエッチング時
間を計算し、必要な溝の深さ（５００〜１０００ｎｍ）
が得られるようにエッチングをコントロールする。
【００５４】（８）接続孔４４ｓ，４４ｄ，４４ｋと配
線溝４４Ｓ，４４Ｄと絶縁膜４４とを覆ってＴｉＮ，Ｔ
ｉＯＮ，Ｔｉ等を含む密着層５０をスパッタ法又はＣＶ
Ｄ法等により形成する。一例として、密着層５０は、５
〜５０（好ましくは２０）ｎｍの厚さのＴｉ膜を堆積し
た後、Ｔｉ膜の上に５０〜２００（好ましくは１００）
ｎｍの厚さのＴｉＮ膜を堆積して形成する。ＴｉＮ膜の
代りにＴｉＯＮ膜を用いても良い。
線溝４４Ｓ，４４Ｄと絶縁膜４４とを覆ってＴｉＮ，Ｔ
ｉＯＮ，Ｔｉ等を含む密着層５０をスパッタ法又はＣＶ
Ｄ法等により形成する。一例として、密着層５０は、５
〜５０（好ましくは２０）ｎｍの厚さのＴｉ膜を堆積し
た後、Ｔｉ膜の上に５０〜２００（好ましくは１００）
ｎｍの厚さのＴｉＮ膜を堆積して形成する。ＴｉＮ膜の
代りにＴｉＯＮ膜を用いても良い。
【００５５】Ｔｉ膜は、スパッタ法により堆積すること
ができ、成膜条件は、一例として、 基板温度：１５０℃ Ａｒ流量：３０ｓｃｃｍ 圧力：３ｍＴｏｒｒ スパッタリングパワー：１１５０Ｗ とすることができる。
ができ、成膜条件は、一例として、 基板温度：１５０℃ Ａｒ流量：３０ｓｃｃｍ 圧力：３ｍＴｏｒｒ スパッタリングパワー：１１５０Ｗ とすることができる。
【００５６】Ｔｉ膜の堆積には、コリメートスパッタ法
又はロングスロースパッタ法を用いるのが好ましい。こ
のような方法を用いると、微細な接続孔の底部で十分な
Ｔｉ膜厚を得ることができる。また、ＣＶＤ法を用いれ
ば理想的な被覆性を持ったＴｉ膜を形成可能である。
又はロングスロースパッタ法を用いるのが好ましい。こ
のような方法を用いると、微細な接続孔の底部で十分な
Ｔｉ膜厚を得ることができる。また、ＣＶＤ法を用いれ
ば理想的な被覆性を持ったＴｉ膜を形成可能である。
【００５７】密着層５０の材料としては、上記したもの
に限らず、ＴｉＷ等の高融点金属の合金、金属シリサイ
ド、金属シリサイドとＴｉＮ等の金属窒化物との積層、
高融点金属とその窒化物（又はホウ化物）との積層等を
用いてもよい。
に限らず、ＴｉＷ等の高融点金属の合金、金属シリサイ
ド、金属シリサイドとＴｉＮ等の金属窒化物との積層、
高融点金属とその窒化物（又はホウ化物）との積層等を
用いてもよい。
【００５８】密着層５０を形成した後、密着層５０の耐
熱性及びバリア性を向上させるために、Ｎ2 雰囲気中で
５００〜８００℃の基板温度にて１０〜６０秒間の高速
熱処理（ランプアニールのようなRapid Thermal Anneal
［ＲＴＡ］処理）を行なってもよい。
熱性及びバリア性を向上させるために、Ｎ2 雰囲気中で
５００〜８００℃の基板温度にて１０〜６０秒間の高速
熱処理（ランプアニールのようなRapid Thermal Anneal
［ＲＴＡ］処理）を行なってもよい。
【００５９】次に、接続孔４４ｓ，４４ｄ，４４ｋと配
線溝４４Ｓ，４４Ｄと密着層５０とを覆ってＷ等のプラ
グ材料からなる導電材層５２をＣＶＤ法で形成する。導
電材層５２の厚さは、４４ｓの接続孔が導電材で埋まる
ように選定される。すなわち、４４ｓ等の接続孔の半径
をｒとすれば、導電材層５２の厚さｔをｒ以上（ｔ≧
ｒ）に設定することで半径ｒの接続孔を導電材層５２で
埋めることができる。
線溝４４Ｓ，４４Ｄと密着層５０とを覆ってＷ等のプラ
グ材料からなる導電材層５２をＣＶＤ法で形成する。導
電材層５２の厚さは、４４ｓの接続孔が導電材で埋まる
ように選定される。すなわち、４４ｓ等の接続孔の半径
をｒとすれば、導電材層５２の厚さｔをｒ以上（ｔ≧
ｒ）に設定することで半径ｒの接続孔を導電材層５２で
埋めることができる。
【００６０】通常、厚さｔは、ｔ＝ｒ×１．５〜２．０
の範囲内で選定される。一例としてｔ＝３００〜１００
０（好ましくは４００〜６００）ｎｍとすることができ
る。導電材層５２の厚さが薄いほど成膜装置の負荷が少
なくて済む。
の範囲内で選定される。一例としてｔ＝３００〜１００
０（好ましくは４００〜６００）ｎｍとすることができ
る。導電材層５２の厚さが薄いほど成膜装置の負荷が少
なくて済む。
【００６１】導電材層５２の材料としては、ＷＦ6 等の
蒸気圧の高い化合物を持つ金属種が選択される。一例と
してＷをＣＶＤ法により堆積する場合、成膜条件は、 基板温度：４４０℃ ガス流量：ＷＦ6 ／Ｈ2 ／Ａｒ＝８０／８００／９００
ｓｃｃｍ 圧力：８０Ｔｏｒｒ とすることができる。
蒸気圧の高い化合物を持つ金属種が選択される。一例と
してＷをＣＶＤ法により堆積する場合、成膜条件は、 基板温度：４４０℃ ガス流量：ＷＦ6 ／Ｈ2 ／Ａｒ＝８０／８００／９００
ｓｃｃｍ 圧力：８０Ｔｏｒｒ とすることができる。
【００６２】他の金属材料としては、例えばＡｌ、Ｍ
ｏ、Ｔａ、Ｔｉ、Ｎｉ、Ｃｕ、Ｐｔ等の低沸点・高蒸気
圧の化合物ガスが存在する金属であればＷと同様に利用
可能である。ここに例示した金属の原料ガスとしては、
（ＣＨ3 ）2 ＡｌＨ［ジメチル・アルミニウム・ハイド
ライド（ＤＭＡＨ）：成膜温度Ｔｄ＝１００〜３００
℃］又は（（ＣＨ3 ）2 ＣＨＣＨ2 ）3 Ａｌ［トリイソ
ブチル・アルミニウム（ＴＩＢＡ）：Ｔｄ＝１００〜３
００℃］、ＭｏＦ6 ［Ｔｄ＝３００〜８００℃］、Ｔａ
Ｆ2 ［Ｔｄ＝５００〜８００℃］、ＴｉＣｌ4 ［Ｔｄ＝
３５０〜６００℃］、Ｎｉ（ＣＯ）4 ［Ｔｄ＝１００〜
３００℃］、Ｐｔ（ＣＯ）2 Ｃｌ2 ［Ｔｄ＝２００〜６
００℃］等が知られている。
ｏ、Ｔａ、Ｔｉ、Ｎｉ、Ｃｕ、Ｐｔ等の低沸点・高蒸気
圧の化合物ガスが存在する金属であればＷと同様に利用
可能である。ここに例示した金属の原料ガスとしては、
（ＣＨ3 ）2 ＡｌＨ［ジメチル・アルミニウム・ハイド
ライド（ＤＭＡＨ）：成膜温度Ｔｄ＝１００〜３００
℃］又は（（ＣＨ3 ）2 ＣＨＣＨ2 ）3 Ａｌ［トリイソ
ブチル・アルミニウム（ＴＩＢＡ）：Ｔｄ＝１００〜３
００℃］、ＭｏＦ6 ［Ｔｄ＝３００〜８００℃］、Ｔａ
Ｆ2 ［Ｔｄ＝５００〜８００℃］、ＴｉＣｌ4 ［Ｔｄ＝
３５０〜６００℃］、Ｎｉ（ＣＯ）4 ［Ｔｄ＝１００〜
３００℃］、Ｐｔ（ＣＯ）2 Ｃｌ2 ［Ｔｄ＝２００〜６
００℃］等が知られている。
【００６３】導電材層５２を形成する際には、前述した
ように４４ｓ等の接続孔内にシーム孔Ｑが形成される。
ように４４ｓ等の接続孔内にシーム孔Ｑが形成される。
【００６４】（９）エッチバック処理により導電材層５
２を薄くして接続孔４４ｓ，４４ｄ，４４ｋ内に導電材
層５２の第１，第２，第３の部分をそれぞれプラグ５２
ｓ，５２ｄ，５２ｋとして残すと共に配線溝４４Ｓ，４
４Ｄ内に導電材層５２の第４，第５の部分をそれぞれサ
イドカバー層５２Ｓ，５２Ｄとして残す。各サイドカバ
ー層は、該サイドカバー層が残された配線溝内で開口端
から底部に向けて配線溝幅を徐々に減少させるように形
成されると共に配線溝内で側壁及びその近傍の底部に沿
って密着層５０を覆うように閉ループ状に形成される。
エッチバック処理は、メインエッチング及びオーバーエ
ッチングの２ステップで行なう。
２を薄くして接続孔４４ｓ，４４ｄ，４４ｋ内に導電材
層５２の第１，第２，第３の部分をそれぞれプラグ５２
ｓ，５２ｄ，５２ｋとして残すと共に配線溝４４Ｓ，４
４Ｄ内に導電材層５２の第４，第５の部分をそれぞれサ
イドカバー層５２Ｓ，５２Ｄとして残す。各サイドカバ
ー層は、該サイドカバー層が残された配線溝内で開口端
から底部に向けて配線溝幅を徐々に減少させるように形
成されると共に配線溝内で側壁及びその近傍の底部に沿
って密着層５０を覆うように閉ループ状に形成される。
エッチバック処理は、メインエッチング及びオーバーエ
ッチングの２ステップで行なう。
【００６５】メインエッチングのステップでは、密着層
５０が露呈するまで導電材層５２を異方性エッチング条
件にてドライエッチングする。このときのドライエッチ
ングをＲＩＥ（反応性イオンエッチング）法で行なう場
合、エッチング条件は、一例として、 ガス流量：ＳＦ6 ／Ａｒ＝３０〜１４０／４０〜１４０
（好ましくは１１０／９０）ｓｃｃｍ 高周波パワー：４５０Ｗ 圧力：３２Ｐａ とすることができる。
５０が露呈するまで導電材層５２を異方性エッチング条
件にてドライエッチングする。このときのドライエッチ
ングをＲＩＥ（反応性イオンエッチング）法で行なう場
合、エッチング条件は、一例として、 ガス流量：ＳＦ6 ／Ａｒ＝３０〜１４０／４０〜１４０
（好ましくは１１０／９０）ｓｃｃｍ 高周波パワー：４５０Ｗ 圧力：３２Ｐａ とすることができる。
【００６６】Ｗのエッチング終点の検出は、Ｆ+ の発光
強度（波長７０４ｎｍ）をモニターし、Ｆ+ の発光強度
が増大してくる所（発光強度の微分が大きくなる時点）
を検出することにより行なうことができる。
強度（波長７０４ｎｍ）をモニターし、Ｆ+ の発光強度
が増大してくる所（発光強度の微分が大きくなる時点）
を検出することにより行なうことができる。
【００６７】メインエッチングの後、同じエッチング装
置（又は別のエッチング装置）にてオーバーエッチング
を行なう。オーバーエッチングのステップでは、絶縁膜
４４の平坦部上及び４４Ｓ等の配線溝内において密着層
５０上に残存するＷのエッチング残りを完全に除去する
ようにドライエッチングを行なう。このときのドライエ
ッチングをＲＩＥ法で行なう場合、エッチング条件は、
一例として、 ガス流量：ＳＦ６／Ａｒ＝５０〜１８０／０〜９０ｓｃ
ｃｍ 高周波パワー：２００Ｗ 圧力：２７Ｐａ とすることができる。
置（又は別のエッチング装置）にてオーバーエッチング
を行なう。オーバーエッチングのステップでは、絶縁膜
４４の平坦部上及び４４Ｓ等の配線溝内において密着層
５０上に残存するＷのエッチング残りを完全に除去する
ようにドライエッチングを行なう。このときのドライエ
ッチングをＲＩＥ法で行なう場合、エッチング条件は、
一例として、 ガス流量：ＳＦ６／Ａｒ＝５０〜１８０／０〜９０ｓｃ
ｃｍ 高周波パワー：２００Ｗ 圧力：２７Ｐａ とすることができる。
【００６８】上記したエッチバック処理によれば、密着
層５０が露呈した時点でメインエッチングを終了するよ
うにしたので、５２ｓ等のプラグが４４ｓ等の接続孔か
ら出すぎたり、４４ｓ等の接続孔の開口部で５２ｓ等の
プラグが過剰にエッチングされて図４２に示したような
凹部が生じたりするのを防止することができる。
層５０が露呈した時点でメインエッチングを終了するよ
うにしたので、５２ｓ等のプラグが４４ｓ等の接続孔か
ら出すぎたり、４４ｓ等の接続孔の開口部で５２ｓ等の
プラグが過剰にエッチングされて図４２に示したような
凹部が生じたりするのを防止することができる。
【００６９】オーバーエッチングの後、密着層５０の露
呈部をエッチングするステップを追加してもよい。この
ための具体的方法は、第２の実施形態に関して後述す
る。
呈部をエッチングするステップを追加してもよい。この
ための具体的方法は、第２の実施形態に関して後述す
る。
【００７０】（１０）プラグ５２ｓ，５２ｄ，５２ｋと
サイドカバー層５２Ｓ，５２Ｄと密着層５０の露呈部と
を覆って導電性バリア層５４を形成する。４４Ｓ等の配
線溝の側壁が５２Ｓ等のサイドカバー層で覆われて段差
が緩和されているため、バリア層５４を被覆性よく形成
することができる。バリア層５４は、前述した密着層５
０と同様にしてＴｉ層及びＴｉＮ層（又はＴｉＯＮ層）
を順次にスパッタ法等で堆積することにより形成するこ
とができる。一例として、Ｔｉ層及びＴｉＮ層の厚さ
は、それぞれ７ｎｍ及び５０ｎｍとすることができる。
サイドカバー層５２Ｓ，５２Ｄと密着層５０の露呈部と
を覆って導電性バリア層５４を形成する。４４Ｓ等の配
線溝の側壁が５２Ｓ等のサイドカバー層で覆われて段差
が緩和されているため、バリア層５４を被覆性よく形成
することができる。バリア層５４は、前述した密着層５
０と同様にしてＴｉ層及びＴｉＮ層（又はＴｉＯＮ層）
を順次にスパッタ法等で堆積することにより形成するこ
とができる。一例として、Ｔｉ層及びＴｉＮ層の厚さ
は、それぞれ７ｎｍ及び５０ｎｍとすることができる。
【００７１】バリア層５４の材料としては、上記したも
のに限らず、ＴｉＷ等の高融点金属の合金、金属シリサ
イド、金属シリサイドとＴｉＮ等の金属窒化物との積
層、高融点金属とその窒化物（又はホウ化物）との積層
等を用いてもよい。
のに限らず、ＴｉＷ等の高融点金属の合金、金属シリサ
イド、金属シリサイドとＴｉＮ等の金属窒化物との積
層、高融点金属とその窒化物（又はホウ化物）との積層
等を用いてもよい。
【００７２】バリア層５４を形成した後、バリア層５４
の耐熱性及びバリア性を向上させるために、Ｎ2 雰囲気
中で５００〜８００℃の基板温度にて１０〜６０秒間の
高速熱処理（ＲＴＡ処理）を行なってもよい。
の耐熱性及びバリア性を向上させるために、Ｎ2 雰囲気
中で５００〜８００℃の基板温度にて１０〜６０秒間の
高速熱処理（ＲＴＡ処理）を行なってもよい。
【００７３】次に、バリア層５４を覆って配線溝４４
Ｓ，４４Ｄを埋めるように配線材層５６をスパッタ法又
はＣＶＤ法等により形成し、必要に応じて配線材層５６
が配線溝４４Ｓ，４４Ｄを十分に埋めるようにリフロー
処理を行なう。バリア層５４が被覆性よく形成されてい
るので、配線材層５６中にボイドが生じたり、拡散した
りすることがない。
Ｓ，４４Ｄを埋めるように配線材層５６をスパッタ法又
はＣＶＤ法等により形成し、必要に応じて配線材層５６
が配線溝４４Ｓ，４４Ｄを十分に埋めるようにリフロー
処理を行なう。バリア層５４が被覆性よく形成されてい
るので、配線材層５６中にボイドが生じたり、拡散した
りすることがない。
【００７４】配線材層５６としては、Ａｌ層又はＡｌ−
Ｓｉ，Ａｌ−Ｓｉ−Ｃｕ等のＡｌ合金層をスパッタ法で
形成することができる。層５６の厚さは、４４Ｓ等の配
線溝の深さが５００ｎｍである場合、５００〜１５００
（好ましくは１０００）ｎｍとすることができる。この
ときの成膜条件は、一例として、 基板温度：２００℃ Ａｒ流量：３３ｓｃｃｍ 圧力：２ｍＴｏｒｒ スパッタリングパワー：９０００Ｗ とすることができる。このようにして層５６を形成した
後、層５６を有する基板４０を４００〜５５０℃に加熱
して層５６をリフローさせることにより４４Ｓ等の配線
溝を層５６で十分に埋める。
Ｓｉ，Ａｌ−Ｓｉ−Ｃｕ等のＡｌ合金層をスパッタ法で
形成することができる。層５６の厚さは、４４Ｓ等の配
線溝の深さが５００ｎｍである場合、５００〜１５００
（好ましくは１０００）ｎｍとすることができる。この
ときの成膜条件は、一例として、 基板温度：２００℃ Ａｒ流量：３３ｓｃｃｍ 圧力：２ｍＴｏｒｒ スパッタリングパワー：９０００Ｗ とすることができる。このようにして層５６を形成した
後、層５６を有する基板４０を４００〜５５０℃に加熱
して層５６をリフローさせることにより４４Ｓ等の配線
溝を層５６で十分に埋める。
【００７５】４４Ｓ等の配線溝の側壁が５２Ｓ等のサイ
ドカバー層で覆われて段差が緩和されているため、層５
６をスパッタ法で形成しても良好な被覆性が得られ、そ
の後のリフロー処理においてもボイド等が発生せず、良
好な埋込み性が得られる。
ドカバー層で覆われて段差が緩和されているため、層５
６をスパッタ法で形成しても良好な被覆性が得られ、そ
の後のリフロー処理においてもボイド等が発生せず、良
好な埋込み性が得られる。
【００７６】層５６のスパッタ時にコリメートスパッタ
法又はロングスロースパッタ法を用いると、微細な配線
溝の底部でも十分な初期膜厚が得られるので、一層平易
なリフロー条件で溝埋めを行なえる。
法又はロングスロースパッタ法を用いると、微細な配線
溝の底部でも十分な初期膜厚が得られるので、一層平易
なリフロー条件で溝埋めを行なえる。
【００７７】配線材層５６としては、Ａｌ又はＡｌ合金
層の代りに、Ｃｕ又はＣｕ合金（Ｃｕ−Ｃｒ，Ｃｕ−Ｚ
ｒ，Ｃｕ−Ｐｄ等）を用いてもよく、この場合にはスパ
ッタリング時のターゲットをＣｕ又はＣｕ合金に置き換
えるだけである。
層の代りに、Ｃｕ又はＣｕ合金（Ｃｕ−Ｃｒ，Ｃｕ−Ｚ
ｒ，Ｃｕ−Ｐｄ等）を用いてもよく、この場合にはスパ
ッタリング時のターゲットをＣｕ又はＣｕ合金に置き換
えるだけである。
【００７８】４４Ｓ等の配線溝を埋めるのに好適な成膜
方法としては、上記したリフロースパッタ法の代りに、
ＰＶＤ（フィジカル・ベーパー・デポジション）法又は
ＣＶＤ法を用いてもよい。
方法としては、上記したリフロースパッタ法の代りに、
ＰＶＤ（フィジカル・ベーパー・デポジション）法又は
ＣＶＤ法を用いてもよい。
【００７９】ＰＶＤ法を用いる場合、独立のリフロー工
程なしに成膜と溝埋めとを同時的に達成可能である。例
えば、高温スパッタ法を用いる場合、配線材層５６を構
成するＡｌ又はＡｌ合金をスパッタリングしながら基板
４０を加熱していき、最終的に基板温度が４００〜５５
０℃になるまで加熱することで成膜と溝埋めとを一気に
達成できる。
程なしに成膜と溝埋めとを同時的に達成可能である。例
えば、高温スパッタ法を用いる場合、配線材層５６を構
成するＡｌ又はＡｌ合金をスパッタリングしながら基板
４０を加熱していき、最終的に基板温度が４００〜５５
０℃になるまで加熱することで成膜と溝埋めとを一気に
達成できる。
【００８０】また、ＣＶＤ法を用いる場合、配線溝の微
細化に対応して微細な配線溝の内部を被覆性よく埋め込
める利点がある。例えば、ジメチル・アルミニウム・ハ
イドライド（ＤＭＡＨ）等のガスとＨ2 ガス（キャリア
ガス）とを用いて基板温度１００〜２５０℃、ガス流量
２００〜５００ｓｃｃｍの条件で成膜を行なうことがで
きる。この場合、基板温度を低く設定すると、成膜され
たＡｌ層（層５６）がリフローしないため、被覆性はコ
ンフォーマルとなる。そこで、成膜後にＡｌ層（層５
６）を真空中又は不活性ガス中で加熱してリフローさせ
ることにより４４Ｓ等の配線溝を埋め尽くした形のＡｌ
層（層５６）を得ることができる。
細化に対応して微細な配線溝の内部を被覆性よく埋め込
める利点がある。例えば、ジメチル・アルミニウム・ハ
イドライド（ＤＭＡＨ）等のガスとＨ2 ガス（キャリア
ガス）とを用いて基板温度１００〜２５０℃、ガス流量
２００〜５００ｓｃｃｍの条件で成膜を行なうことがで
きる。この場合、基板温度を低く設定すると、成膜され
たＡｌ層（層５６）がリフローしないため、被覆性はコ
ンフォーマルとなる。そこで、成膜後にＡｌ層（層５
６）を真空中又は不活性ガス中で加熱してリフローさせ
ることにより４４Ｓ等の配線溝を埋め尽くした形のＡｌ
層（層５６）を得ることができる。
【００８１】（１１）ＣＭＰ処理により密着層５０とバ
リア層５４と配線材層５６との積層を平坦状に除去する
ことにより配線溝４４Ｓ及び接続孔４４ｓの内部には層
５０の第１の部分５０ｓを残すと共に配線溝４４Ｓ内に
は層５４の第１の部分５４ｓ及び層５６の第１の部分５
６ｓを残し、しかも配線溝４４Ｄ及び接続孔４４ｄ，４
４ｋの内部には層５０の第２の部分５０ｄを残すと共に
配線溝４４Ｄ内には層５４の第２の部分５４ｄ及び層５
６の第２の部分５６ｄを残す。
リア層５４と配線材層５６との積層を平坦状に除去する
ことにより配線溝４４Ｓ及び接続孔４４ｓの内部には層
５０の第１の部分５０ｓを残すと共に配線溝４４Ｓ内に
は層５４の第１の部分５４ｓ及び層５６の第１の部分５
６ｓを残し、しかも配線溝４４Ｄ及び接続孔４４ｄ，４
４ｋの内部には層５０の第２の部分５０ｄを残すと共に
配線溝４４Ｄ内には層５４の第２の部分５４ｄ及び層５
６の第２の部分５６ｄを残す。
【００８２】ＣＭＰ処理では、研磨資材として、例えば
直径１００ｎｍのアルミナ（Ａｌ2Ｏ3 ：１次粒子）の
砥粒をＨ2 Ｏ2 等の酸化剤を含む弱酸性液に懸濁させた
研磨液と、表面に微細な孔を有するポリウレタン系の研
磨布とを用いることができる。そして、研磨条件は、研
磨対象膜種がＡｌ又はＡｌ合金である場合、 研磨加重：５０〜９０ｋｇ／ウエハ（＝３５０〜５００
ｇ／ｃｍ2 ） プラテン回転数：３０ｒｐｍ ヘッド回転数 ：４０ｒｐｍ 研磨レート ：３００ｎｍ／ｍｉｎ 研磨量の均一性：１σ＝１０〜２０／removal ＝５００
ｎｍ とすることができる。プラテン／ヘッドの回転数比（３
０／４０）は、ウエハ面内の研磨均一性を向上させるた
めである。「研磨量の均一性」は、被研磨膜を５００ｎ
ｍ研磨したときのウエハ面内の均一性である。上記の条
件で研磨を行なうことにより配線形成面としては図１１
に示すように段差が全く見られない平坦な面が得られ
る。
直径１００ｎｍのアルミナ（Ａｌ2Ｏ3 ：１次粒子）の
砥粒をＨ2 Ｏ2 等の酸化剤を含む弱酸性液に懸濁させた
研磨液と、表面に微細な孔を有するポリウレタン系の研
磨布とを用いることができる。そして、研磨条件は、研
磨対象膜種がＡｌ又はＡｌ合金である場合、 研磨加重：５０〜９０ｋｇ／ウエハ（＝３５０〜５００
ｇ／ｃｍ2 ） プラテン回転数：３０ｒｐｍ ヘッド回転数 ：４０ｒｐｍ 研磨レート ：３００ｎｍ／ｍｉｎ 研磨量の均一性：１σ＝１０〜２０／removal ＝５００
ｎｍ とすることができる。プラテン／ヘッドの回転数比（３
０／４０）は、ウエハ面内の研磨均一性を向上させるた
めである。「研磨量の均一性」は、被研磨膜を５００ｎ
ｍ研磨したときのウエハ面内の均一性である。上記の条
件で研磨を行なうことにより配線形成面としては図１１
に示すように段差が全く見られない平坦な面が得られ
る。
【００８３】研磨資材としては、シリカ砥粒や酸化セリ
ウム（ＣｅＯ2 ）を用いてもよい。また、酸化剤として
は、Ｈ2 Ｏ2 に限らず、硝酸鉄（Ｆｅ（ＮＯ3 ）3 ）又
は二酸化マンガン（ＭｎＯ2 ）等を用いてもよい。
ウム（ＣｅＯ2 ）を用いてもよい。また、酸化剤として
は、Ｈ2 Ｏ2 に限らず、硝酸鉄（Ｆｅ（ＮＯ3 ）3 ）又
は二酸化マンガン（ＭｎＯ2 ）等を用いてもよい。
【００８４】上記した研磨条件は、Ａｌ又はＡｌ合金の
研磨に限らず、Ｃｕ又はＣｕ合金等の研磨にも適用可能
である。
研磨に限らず、Ｃｕ又はＣｕ合金等の研磨にも適用可能
である。
【００８５】ＣＭＰの終点検出は、密着層５０の材料が
研磨廃液中にどの様に排出されるかモニターすることに
より行なうことができる。すなわち、配線材層５６が研
磨されている間は密着層５０の材料が研磨廃液中に排出
されることはないが、絶縁膜４４の平坦部で配線材層５
６の研磨が終ると、バリア層５４が研磨され、さらに密
着層５０が研磨されるため、層５０の材料が多量に研磨
廃液中に排出されることになり、研磨廃液中の層５０の
材料の濃度が急激に上昇する。この後、密着層５０の研
磨は、４４Ｓ等の配線溝の側壁に形成された密着層部分
の研磨に移るため、研磨廃液中の層５０の材料の濃度が
極端に低下する。従って、研磨廃液中の層５０の材料の
濃度をモニターすることでＣＭＰの終点を正確に検出す
ることができる。
研磨廃液中にどの様に排出されるかモニターすることに
より行なうことができる。すなわち、配線材層５６が研
磨されている間は密着層５０の材料が研磨廃液中に排出
されることはないが、絶縁膜４４の平坦部で配線材層５
６の研磨が終ると、バリア層５４が研磨され、さらに密
着層５０が研磨されるため、層５０の材料が多量に研磨
廃液中に排出されることになり、研磨廃液中の層５０の
材料の濃度が急激に上昇する。この後、密着層５０の研
磨は、４４Ｓ等の配線溝の側壁に形成された密着層部分
の研磨に移るため、研磨廃液中の層５０の材料の濃度が
極端に低下する。従って、研磨廃液中の層５０の材料の
濃度をモニターすることでＣＭＰの終点を正確に検出す
ることができる。
【００８６】ＣＭＰ処理の結果として、ソース領域Ｓに
つながる配線層５８Ｓと、ドレイン領域Ｄ及び配線層Ｋ
をつなぐ配線層５８Ｄとが得られる。配線層５８Ｓは、
密着層５０の残存部分５０ｓと、プラグ５２ｓと、サイ
ドカバー層５２Ｓと、バリア層５４の残存部分５４ｓ
と、配線材層５６の残存部分５６ｓとにより構成され
る。また、配線層５８Ｄは、密着層５０の残存部分５０
ｄと、プラグ５２ｄ，５２ｋと、サイドカバー層５２Ｄ
と、バリア層５４の残存部分５４ｄと、配線材層５６の
残存部分５６ｄとにより構成される。
つながる配線層５８Ｓと、ドレイン領域Ｄ及び配線層Ｋ
をつなぐ配線層５８Ｄとが得られる。配線層５８Ｓは、
密着層５０の残存部分５０ｓと、プラグ５２ｓと、サイ
ドカバー層５２Ｓと、バリア層５４の残存部分５４ｓ
と、配線材層５６の残存部分５６ｓとにより構成され
る。また、配線層５８Ｄは、密着層５０の残存部分５０
ｄと、プラグ５２ｄ，５２ｋと、サイドカバー層５２Ｄ
と、バリア層５４の残存部分５４ｄと、配線材層５６の
残存部分５６ｄとにより構成される。
【００８７】図１２〜１６は、この発明の第２の実施形
態に係る平坦配線形成法を示すものである。この実施形
態の特徴は、第１に密着層５０のエッチング工程を追加
したことであり、第２にキャップ層６０の一部を配線層
の一部として残すようにしたことである。
態に係る平坦配線形成法を示すものである。この実施形
態の特徴は、第１に密着層５０のエッチング工程を追加
したことであり、第２にキャップ層６０の一部を配線層
の一部として残すようにしたことである。
【００８８】図１２の工程では、前述した図９のオーバ
ーエッチング工程に続いて密着層５０のエッチングを行
なう。このエッチングは、前述のメインエッチングと同
じ装置内の別チャンバにて行なうのが得策であるが、別
の専用のエッチング装置で行なってもよい。
ーエッチング工程に続いて密着層５０のエッチングを行
なう。このエッチングは、前述のメインエッチングと同
じ装置内の別チャンバにて行なうのが得策であるが、別
の専用のエッチング装置で行なってもよい。
【００８９】密着層５０において絶縁膜４４の平坦部上
及び配線溝４４Ｓ，４４Ｄ内で露呈した部分を例えばＲ
ＩＥ法によりドライエッチングする。このときのエッチ
ング条件は、密着層５０がＴｉＮ／Ｔｉ積層（Ｔｉが下
層）からなる場合、 ガス流量：Ｃｌ2 ＝１０〜５０（好ましくは１０）ｓｃ
ｃｍ 高周波パワー：２５０Ｗ 圧力：２７Ｐａ とすることができる。
及び配線溝４４Ｓ，４４Ｄ内で露呈した部分を例えばＲ
ＩＥ法によりドライエッチングする。このときのエッチ
ング条件は、密着層５０がＴｉＮ／Ｔｉ積層（Ｔｉが下
層）からなる場合、 ガス流量：Ｃｌ2 ＝１０〜５０（好ましくは１０）ｓｃ
ｃｍ 高周波パワー：２５０Ｗ 圧力：２７Ｐａ とすることができる。
【００９０】このようなドライエッチングを絶縁膜４４
が露呈するまで行なうことにより配線溝４４Ｓ及び接続
孔４４ｓの内部には密着層５０の第１の部分５０ｓを残
すと共に配線溝４４Ｄ及び接続孔４４ｄ，４４ｋの内部
には層５０の第２の部分５０ｄを残す。絶縁膜４４の平
坦部上で層５０の露呈部を除去したので、図１４のＣＭ
Ｐ工程では絶縁膜４４の平坦部上で層５０を除去しなく
てよい。
が露呈するまで行なうことにより配線溝４４Ｓ及び接続
孔４４ｓの内部には密着層５０の第１の部分５０ｓを残
すと共に配線溝４４Ｄ及び接続孔４４ｄ，４４ｋの内部
には層５０の第２の部分５０ｄを残す。絶縁膜４４の平
坦部上で層５０の露呈部を除去したので、図１４のＣＭ
Ｐ工程では絶縁膜４４の平坦部上で層５０を除去しなく
てよい。
【００９１】次に、図１３の工程では、図１０に関して
前述したと同様にしてプラグ５２ｓ，５２ｄ，５２ｋと
サイドカバー層５２Ｓ，５２Ｄと絶縁膜４４の露呈部と
を覆って導電性バリア層５４及び配線材層５６を順次に
形成する。このとき、バリア層５４及び配線材層５６の
いずれも被覆性よく形成できることは、第１の実施形態
について前述したと同様である。
前述したと同様にしてプラグ５２ｓ，５２ｄ，５２ｋと
サイドカバー層５２Ｓ，５２Ｄと絶縁膜４４の露呈部と
を覆って導電性バリア層５４及び配線材層５６を順次に
形成する。このとき、バリア層５４及び配線材層５６の
いずれも被覆性よく形成できることは、第１の実施形態
について前述したと同様である。
【００９２】図１４の工程では、ＣＭＰ処理によりバリ
ア層５４及び配線材層５６の積層を平坦状に除去するこ
とにより配線溝４４Ｓ内には層５４の第１の部分５４ｓ
及び層５６の第１の部分５６ｓを且つ配線溝４４Ｄ内に
は層５４の第２の部分５４ｄ及び層５６の第２の部分５
６ｄをそれぞれ残す。この場合、層５４，５６の積層の
平坦レベルが４４Ｓ，４４Ｄのいずれの配線溝について
もその開口端レベルより例えば３０〜１００（好ましく
は５０）ｎｍ程度深くなるように（各配線溝の上部に凹
部が生ずるように）ＣＭＰ処理を行なう。
ア層５４及び配線材層５６の積層を平坦状に除去するこ
とにより配線溝４４Ｓ内には層５４の第１の部分５４ｓ
及び層５６の第１の部分５６ｓを且つ配線溝４４Ｄ内に
は層５４の第２の部分５４ｄ及び層５６の第２の部分５
６ｄをそれぞれ残す。この場合、層５４，５６の積層の
平坦レベルが４４Ｓ，４４Ｄのいずれの配線溝について
もその開口端レベルより例えば３０〜１００（好ましく
は５０）ｎｍ程度深くなるように（各配線溝の上部に凹
部が生ずるように）ＣＭＰ処理を行なう。
【００９３】このときのＣＭＰ処理は、図１１に関して
前述したのとほぼ同様に行なうことができるが、終点の
取り方を次のように変更する。すなわち、研磨廃液中の
バリア層５４の材料の濃度をモニターし、該濃度が急に
増大した後急に減少する時点（通常の終点）からさらに
過剰なＣＭＰを行なう。
前述したのとほぼ同様に行なうことができるが、終点の
取り方を次のように変更する。すなわち、研磨廃液中の
バリア層５４の材料の濃度をモニターし、該濃度が急に
増大した後急に減少する時点（通常の終点）からさらに
過剰なＣＭＰを行なう。
【００９４】過剰なＣＭＰをなすべき時間の長さは、経
験的な判断に従って定めることも可能であるが、正確さ
を期すためには次のような計算に基づいて定めてもよ
い。すなわち、配線材層５６の研磨開始から終点検出時
までの時間から研磨レートを計算し、この研磨レートか
ら目的の深さまでの研磨時間を計算する。
験的な判断に従って定めることも可能であるが、正確さ
を期すためには次のような計算に基づいて定めてもよ
い。すなわち、配線材層５６の研磨開始から終点検出時
までの時間から研磨レートを計算し、この研磨レートか
ら目的の深さまでの研磨時間を計算する。
【００９５】５０ｓ等の残存密着層は、４４ｓ等の配線
溝の開口端近傍で硬度の高いＷ等のプラグ金属（５２Ｓ
等のサイドカバー層）と絶縁膜４４とに挟まれているの
で、過剰なＣＭＰ処理を行なっても殆ど削り込まれるこ
とがなく、確実に残される。
溝の開口端近傍で硬度の高いＷ等のプラグ金属（５２Ｓ
等のサイドカバー層）と絶縁膜４４とに挟まれているの
で、過剰なＣＭＰ処理を行なっても殆ど削り込まれるこ
とがなく、確実に残される。
【００９６】次に、図１５の工程では、配線溝４４Ｓ，
４４Ｄ及び絶縁膜４４の露呈部を覆ってキャップ層６０
を形成する。キャップ層６０は、一例として、３〜５０
（好ましくは７）ｎｍの厚さのＴｉ膜と、２０〜１００
（好ましくは４０）ｎｍの厚さのＴｉＮ膜とを順次にス
パッタ法により堆積することにより形成することができ
る。このときのＴｉ層の成膜条件は、 基板温度：１５０℃ Ａｒ流量：３０ｓｃｃｍ 圧力：３ｍＴｏｒｒ スパッタリングパワー：１１５０Ｗ とすることができる。また、ＴｉＮ層は、Ｔｉ層に続い
て同じスパッタ装置で連続成膜するのが望ましく、成膜
条件は、 基板温度：１５０℃ ガス流量：Ａｒ／Ｎ2 ＝５６／８４ｓｃｃｍ 圧力：４ｍＴｏｒｒ スパッタリングパワー：５３００Ｗ とすることができる。
４４Ｄ及び絶縁膜４４の露呈部を覆ってキャップ層６０
を形成する。キャップ層６０は、一例として、３〜５０
（好ましくは７）ｎｍの厚さのＴｉ膜と、２０〜１００
（好ましくは４０）ｎｍの厚さのＴｉＮ膜とを順次にス
パッタ法により堆積することにより形成することができ
る。このときのＴｉ層の成膜条件は、 基板温度：１５０℃ Ａｒ流量：３０ｓｃｃｍ 圧力：３ｍＴｏｒｒ スパッタリングパワー：１１５０Ｗ とすることができる。また、ＴｉＮ層は、Ｔｉ層に続い
て同じスパッタ装置で連続成膜するのが望ましく、成膜
条件は、 基板温度：１５０℃ ガス流量：Ａｒ／Ｎ2 ＝５６／８４ｓｃｃｍ 圧力：４ｍＴｏｒｒ スパッタリングパワー：５３００Ｗ とすることができる。
【００９７】Ｔｉ層及びＴｉＮ層の堆積には、コリメー
トスパッタ法、ロングスロースパッタ法又はＣＶＤ法を
用いてもよい。
トスパッタ法、ロングスロースパッタ法又はＣＶＤ法を
用いてもよい。
【００９８】
【００９９】キャップ層６０の材料としては、上記した
ものに限らず、ＴｉＷ等の高融点金属の合金、金属シリ
サイド、金属シリイサドとＴｉＮ等の金属窒化物との積
層、高融点金属とその窒化物（又はホウ化物）との積層
等を用いてもよい。
ものに限らず、ＴｉＷ等の高融点金属の合金、金属シリ
サイド、金属シリイサドとＴｉＮ等の金属窒化物との積
層、高融点金属とその窒化物（又はホウ化物）との積層
等を用いてもよい。
【０１００】キャップ層６０は、配線材層５６としてＡ
ｌ又はＡｌ合金層あるいはＣｕ又はＣｕ合金層を用いた
場合に配線材料の表面酸化を防止すると共にエレクトロ
マイグレーション等の耐性を向上させることにより配線
の信頼性を高めるために用いられるものである。配線材
層５６としてＣｕ又はＣｕ合金層を用いた場合、キャッ
プ層６０が絶縁膜４４からの酸素拡散による酸化や絶縁
膜４４中へのＣｕの拡散を防止するバリア層として働く
ため、より確実にＣｕ系の配線材料を覆う必要がある。
そこで、この場合には、配線材層５６としてＡｌ又はＡ
ｌ合金を用いた場合に比べてキャップ層６０を厚く形成
するのが好ましい。
ｌ又はＡｌ合金層あるいはＣｕ又はＣｕ合金層を用いた
場合に配線材料の表面酸化を防止すると共にエレクトロ
マイグレーション等の耐性を向上させることにより配線
の信頼性を高めるために用いられるものである。配線材
層５６としてＣｕ又はＣｕ合金層を用いた場合、キャッ
プ層６０が絶縁膜４４からの酸素拡散による酸化や絶縁
膜４４中へのＣｕの拡散を防止するバリア層として働く
ため、より確実にＣｕ系の配線材料を覆う必要がある。
そこで、この場合には、配線材層５６としてＡｌ又はＡ
ｌ合金を用いた場合に比べてキャップ層６０を厚く形成
するのが好ましい。
【０１０１】次に、図１６の工程では、ＣＭＰ処理によ
りキャップ層６０を平坦状に除去してキャップ層６０の
第１，第２の部分６０ｓ，６０ｄをそれぞれ配線溝４４
Ｓ，４４Ｄ内に残す。このときのＣＭＰ処理は、図１１
に関して前述したと同様の条件で行なうことができる。
りキャップ層６０を平坦状に除去してキャップ層６０の
第１，第２の部分６０ｓ，６０ｄをそれぞれ配線溝４４
Ｓ，４４Ｄ内に残す。このときのＣＭＰ処理は、図１１
に関して前述したと同様の条件で行なうことができる。
【０１０２】ＣＭＰ処理は、絶縁膜４４の平坦部が露呈
した状態で停止する。絶縁膜４４の研磨レートが遅いの
で、絶縁膜４４の平坦部が露呈したところでＣＭＰ処理
を停止するのは容易である。６０ｓ等の残存キャップ層
の厚さは、図１４の工程での配線溝の凹み量、図１５の
工程でのキャップ層６０の厚さ、図１６の工程でのキャ
ップ層６０の研磨量等によりコントロール可能である。
した状態で停止する。絶縁膜４４の研磨レートが遅いの
で、絶縁膜４４の平坦部が露呈したところでＣＭＰ処理
を停止するのは容易である。６０ｓ等の残存キャップ層
の厚さは、図１４の工程での配線溝の凹み量、図１５の
工程でのキャップ層６０の厚さ、図１６の工程でのキャ
ップ層６０の研磨量等によりコントロール可能である。
【０１０３】図１６のＣＭＰ工程において、ＣＭＰの終
点検出をより厳密に行ないたいときは、研磨廃液中のキ
ャップ層６０の材料の濃度をモニターすればよい。すな
わち、絶縁膜４４の平坦部上でキャップ層６０のＣＭＰ
が終ると、キャップ層６０の研磨面積が減少するので、
研磨廃液中の層６０の材料の濃度が低下する。従って、
この濃度の低下時点を終点として検出すればよい。
点検出をより厳密に行ないたいときは、研磨廃液中のキ
ャップ層６０の材料の濃度をモニターすればよい。すな
わち、絶縁膜４４の平坦部上でキャップ層６０のＣＭＰ
が終ると、キャップ層６０の研磨面積が減少するので、
研磨廃液中の層６０の材料の濃度が低下する。従って、
この濃度の低下時点を終点として検出すればよい。
【０１０４】ＣＭＰ処理の結果として、ソース領域Ｓに
つながる配線層５８Ｓと、ドレイン領域Ｄ及び配線層Ｋ
をつなぐ配線層５８Ｄとが得られる。配線層５８Ｓは、
密着層５０の残存部分５０ｓと、プラグ５２ｓと、サイ
ドカバー層５２Ｓと、バリア層５４の残存部分５４ｓ
と、配線材層５６の残存部分５６ｓと、キャップ層６０
の残存部分６０ｓとにより構成される。また、配線層５
８Ｄは、密着層５０の残存部分５０ｄと、プラグ５２
ｄ，５２ｋと、サイドカバー層５２Ｄと、バリア層５４
の残存部分５４ｄと、配線材層５６の残存部分５６ｄ
と、キャップ層６０の残存部分６０ｄとにより構成され
る。
つながる配線層５８Ｓと、ドレイン領域Ｄ及び配線層Ｋ
をつなぐ配線層５８Ｄとが得られる。配線層５８Ｓは、
密着層５０の残存部分５０ｓと、プラグ５２ｓと、サイ
ドカバー層５２Ｓと、バリア層５４の残存部分５４ｓ
と、配線材層５６の残存部分５６ｓと、キャップ層６０
の残存部分６０ｓとにより構成される。また、配線層５
８Ｄは、密着層５０の残存部分５０ｄと、プラグ５２
ｄ，５２ｋと、サイドカバー層５２Ｄと、バリア層５４
の残存部分５４ｄと、配線材層５６の残存部分５６ｄ
と、キャップ層６０の残存部分６０ｄとにより構成され
る。
【０１０５】図１７〜２３は、この発明の第３の実施形
態に係る平坦配線形成法を示すものである。この実施形
態の特徴は、第１にレジスト層６２，６４をマスクとす
る１回のエッチング処理により接続孔及び配線溝を形成
したことであり、第２に異方性エッチングにより導電材
層５２をエッチバックした後テーパーエッチングにより
シーム孔Ｑを内部から開口端に向けてサイズが増大する
ように加工したことである。
態に係る平坦配線形成法を示すものである。この実施形
態の特徴は、第１にレジスト層６２，６４をマスクとす
る１回のエッチング処理により接続孔及び配線溝を形成
したことであり、第２に異方性エッチングにより導電材
層５２をエッチバックした後テーパーエッチングにより
シーム孔Ｑを内部から開口端に向けてサイズが増大する
ように加工したことである。
【０１０６】図１７の工程では、前述した図３のＣＭＰ
工程に続いて絶縁膜４４の平坦化された表面の上に、孔
６２ｓ，６２ｄ，６２ｋを有するレジスト層６２をホト
リソグラフィ処理により形成する。孔６２ｓ，６２ｄ，
６２ｋは、ソース領域Ｓ、ドレイン領域Ｄ、配線層Ｋの
それぞれの被接続部につながる接続孔に対応するもので
ある。レジスト層６２には、レジスト現像後１５０℃程
度の熱処理を施すか又は熱処理と紫外線照射処理とを施
す。これは、レジスト層６２を硬化させ、その上に他の
レジスト層を形成可能にするためである。
工程に続いて絶縁膜４４の平坦化された表面の上に、孔
６２ｓ，６２ｄ，６２ｋを有するレジスト層６２をホト
リソグラフィ処理により形成する。孔６２ｓ，６２ｄ，
６２ｋは、ソース領域Ｓ、ドレイン領域Ｄ、配線層Ｋの
それぞれの被接続部につながる接続孔に対応するもので
ある。レジスト層６２には、レジスト現像後１５０℃程
度の熱処理を施すか又は熱処理と紫外線照射処理とを施
す。これは、レジスト層６２を硬化させ、その上に他の
レジスト層を形成可能にするためである。
【０１０７】次に、図１８の工程では、レジスト層６２
の上に、孔６４ｓ，６４ｄを有するレジスト層６４をホ
トリソグラフィ処理により形成する。孔６４ｓは、ソー
ス領域Ｓの被接続部につながる配線溝に対応するもので
あり、孔６４ｄは、ドレイン領域Ｄの被接続部及び配線
層Ｋの被接続部をつなぐ配線溝に対応するものである。
の上に、孔６４ｓ，６４ｄを有するレジスト層６４をホ
トリソグラフィ処理により形成する。孔６４ｓは、ソー
ス領域Ｓの被接続部につながる配線溝に対応するもので
あり、孔６４ｄは、ドレイン領域Ｄの被接続部及び配線
層Ｋの被接続部をつなぐ配線溝に対応するものである。
【０１０８】他のレジスト層形成法としては、感光波長
を異にする２種類のレジストを積層状に塗布した後、上
層レジストを配線溝パターンに従ってパターニングし、
この後下層レジストを接続孔パターンに従ってパターニ
ングしてもよい。さらに他のレジスト層形成法として
は、下層レジストを塗布した後、下層レジストの感光波
長の光を吸収する化合物を含む上層レジストを下層レジ
スト上に塗布し、下層レジストの感光を防止しつつ上層
レジストを配線パターンに従ってパターニングし、この
後下層レジストを接続孔パターンに従ってパターニング
してもよい。
を異にする２種類のレジストを積層状に塗布した後、上
層レジストを配線溝パターンに従ってパターニングし、
この後下層レジストを接続孔パターンに従ってパターニ
ングしてもよい。さらに他のレジスト層形成法として
は、下層レジストを塗布した後、下層レジストの感光波
長の光を吸収する化合物を含む上層レジストを下層レジ
スト上に塗布し、下層レジストの感光を防止しつつ上層
レジストを配線パターンに従ってパターニングし、この
後下層レジストを接続孔パターンに従ってパターニング
してもよい。
【０１０９】次に、図１９の工程では、レジスト層６
２，６４をマスクとする異方性エッチングにより絶縁膜
４４に接続孔４４ｓ，４４ｄ，４４ｋと配線溝４４Ｓ，
４４Ｄとを同時的に形成する。
２，６４をマスクとする異方性エッチングにより絶縁膜
４４に接続孔４４ｓ，４４ｄ，４４ｋと配線溝４４Ｓ，
４４Ｄとを同時的に形成する。
【０１１０】この場合、レジスト層６２，６４と絶縁膜
４４とをほぼ同じエッチレートで同時にエッチングする
必要がある。このようなエッチングをマグネトロンＲＩ
Ｅ装置を用いて行なう場合、エッチング条件は、一例と
して、 エッチングガス：ＳＦ6 ／ＣＨＦ3 ＝５〜３０／９５〜
７０（好ましくは１５／８５）ｓｃｃｍ 圧力：５０〜３００（好ましくは１２５）ｍＴｏｒｒ パワー：４００〜７００（好ましくは５５０）Ｗ 磁場：１００Ｇａｕｕｓ とすることができる。このような条件でドライエッチン
グを行なうと、まず、絶縁膜４４がレジスト層６２の孔
６２ｓ，６２ｄ，６２ｋに対応する部分でエッチングさ
れるのに伴ってレジスト層６２においてレジスト層６４
の孔６４ｓ，６４ｄに対応する部分がエッチングにより
消失すると共にレジスト層６４がエッチングにより消失
する。続いて、絶縁膜４４がレジスト層６２の残存部分
をマスクとしてレジスト層６４の孔６４ｓ，６４ｄに対
応する部分でエッチングされるのに伴ってレジスト層６
２の残存部分がエッチングにより消失する。この結果、
レジスト層６２の接続孔パターン及びレジスト層６４の
配線溝パターンを絶縁膜４４に正確に転写することがで
きる。
４４とをほぼ同じエッチレートで同時にエッチングする
必要がある。このようなエッチングをマグネトロンＲＩ
Ｅ装置を用いて行なう場合、エッチング条件は、一例と
して、 エッチングガス：ＳＦ6 ／ＣＨＦ3 ＝５〜３０／９５〜
７０（好ましくは１５／８５）ｓｃｃｍ 圧力：５０〜３００（好ましくは１２５）ｍＴｏｒｒ パワー：４００〜７００（好ましくは５５０）Ｗ 磁場：１００Ｇａｕｕｓ とすることができる。このような条件でドライエッチン
グを行なうと、まず、絶縁膜４４がレジスト層６２の孔
６２ｓ，６２ｄ，６２ｋに対応する部分でエッチングさ
れるのに伴ってレジスト層６２においてレジスト層６４
の孔６４ｓ，６４ｄに対応する部分がエッチングにより
消失すると共にレジスト層６４がエッチングにより消失
する。続いて、絶縁膜４４がレジスト層６２の残存部分
をマスクとしてレジスト層６４の孔６４ｓ，６４ｄに対
応する部分でエッチングされるのに伴ってレジスト層６
２の残存部分がエッチングにより消失する。この結果、
レジスト層６２の接続孔パターン及びレジスト層６４の
配線溝パターンを絶縁膜４４に正確に転写することがで
きる。
【０１１１】オーバーエッチングを行なうと、配線溝が
深くなりすぎるので、オーバーエッチングは行なわな
い。絶縁膜４４のエッチレートから必要な溝の深さを得
るに必要なエッチング時間を計算し、必要な溝の深さ
（例えば５００〜１０００ｎｍ）が得られ且つ４４ｓ等
の接続孔が確実にソース領域Ｓ等の被接続部に達するよ
うにエッチングをコントールする。
深くなりすぎるので、オーバーエッチングは行なわな
い。絶縁膜４４のエッチレートから必要な溝の深さを得
るに必要なエッチング時間を計算し、必要な溝の深さ
（例えば５００〜１０００ｎｍ）が得られ且つ４４ｓ等
の接続孔が確実にソース領域Ｓ等の被接続部に達するよ
うにエッチングをコントールする。
【０１１２】図２０の工程では、図８に関して前述した
と同様にして接続孔４４ｓ，４４ｄ，４４ｋと配線溝４
４Ｓ，４４Ｄと絶縁膜４４とを覆って密着層５０及び導
電材層５２を順次に形成する。導電材層５２を形成する
際には、４４ｓ等の接続孔内にシーム孔Ｑが形成され
る。
と同様にして接続孔４４ｓ，４４ｄ，４４ｋと配線溝４
４Ｓ，４４Ｄと絶縁膜４４とを覆って密着層５０及び導
電材層５２を順次に形成する。導電材層５２を形成する
際には、４４ｓ等の接続孔内にシーム孔Ｑが形成され
る。
【０１１３】次に、図２１の工程では、エッチバック処
理により導電材層５２を薄くして接続孔４４ｓ，４４
ｄ，４４ｋ内に導電材層５２の第１，第２，第３の部分
をそれぞれプラグ５２ｓ，５２ｄ，５２ｋとして残すと
共に配線溝４４Ｓ．４４Ｄ内に導電材層５２の第４，第
５の部分をそれぞれサイドカバー層５２Ｓ，５２Ｄとし
て残す。各サイドカバー層は、各サイドカバー層が残さ
れた配線溝内で配線溝側壁に沿って密着層５０を覆うよ
うに閉ループ状に形成される。エッチバック処理は、メ
インエッチング及びオーバーエッチングの２ステップで
行なう。
理により導電材層５２を薄くして接続孔４４ｓ，４４
ｄ，４４ｋ内に導電材層５２の第１，第２，第３の部分
をそれぞれプラグ５２ｓ，５２ｄ，５２ｋとして残すと
共に配線溝４４Ｓ．４４Ｄ内に導電材層５２の第４，第
５の部分をそれぞれサイドカバー層５２Ｓ，５２Ｄとし
て残す。各サイドカバー層は、各サイドカバー層が残さ
れた配線溝内で配線溝側壁に沿って密着層５０を覆うよ
うに閉ループ状に形成される。エッチバック処理は、メ
インエッチング及びオーバーエッチングの２ステップで
行なう。
【０１１４】メインエッチングのステップでは、密着層
５０が露呈するまで導電材層５２を異方性エッチング条
件にてドライエッチングする。このときのドライエッチ
ングをＲＩＥ（反応性イオンエッチング）法で行なう場
合、エッチング条件は、図９の工程に関して前述したも
のと同様に設定することができる。
５０が露呈するまで導電材層５２を異方性エッチング条
件にてドライエッチングする。このときのドライエッチ
ングをＲＩＥ（反応性イオンエッチング）法で行なう場
合、エッチング条件は、図９の工程に関して前述したも
のと同様に設定することができる。
【０１１５】次に、密着層５０において絶縁膜４４の平
坦部上及び配線溝４４Ｓ，４４Ｄ内で露呈した部分を例
えばＲＩＥ法によりドライエッチングする。このときの
エッチングは、導電材層５２のエッチングに用いたのと
同じエッチング装置で行なうことができるが、別のエッ
チング装置を用いてもよい。また、エッチング条件は、
図１２の工程に関して前述したものと同様に設定するこ
とができる。
坦部上及び配線溝４４Ｓ，４４Ｄ内で露呈した部分を例
えばＲＩＥ法によりドライエッチングする。このときの
エッチングは、導電材層５２のエッチングに用いたのと
同じエッチング装置で行なうことができるが、別のエッ
チング装置を用いてもよい。また、エッチング条件は、
図１２の工程に関して前述したものと同様に設定するこ
とができる。
【０１１６】このようなドライエッチングを絶縁膜４４
が露呈するまで行なうことにより配線溝４４Ｓ及び接続
孔４４ｓの内部には密着層５０の第１の部分５０ｓを残
すと共に配線溝４４Ｄ及び接続孔４４ｄ，４４ｋの内部
には層５０の第２の部分５０ｄを残す。このときの基板
断面は、図１２に示すものと同様である。なお、密着層
５０のエッチング処理は、所望により省略してもよい。
が露呈するまで行なうことにより配線溝４４Ｓ及び接続
孔４４ｓの内部には密着層５０の第１の部分５０ｓを残
すと共に配線溝４４Ｄ及び接続孔４４ｄ，４４ｋの内部
には層５０の第２の部分５０ｄを残す。このときの基板
断面は、図１２に示すものと同様である。なお、密着層
５０のエッチング処理は、所望により省略してもよい。
【０１１７】上記のようなメインエッチングの後、同じ
エッチング装置（又は別のエッチング装置）にてオーバ
ーエッチングを行なう。オーバーエッチングのステップ
では、各シーム孔Ｑをその直径が底部から開口端に向け
て徐々に増大するように加工する（各シーム孔Ｑの側壁
傾斜角が９０°より小さくなる（いわゆる順テーパー状
となる）ように各シーム孔Ｑにテーパーエッチングを施
す）と共にＷのエッチング残りを完全に除去するように
等方性エッチング条件にてドライエッチングを行なう。
エッチング装置（又は別のエッチング装置）にてオーバ
ーエッチングを行なう。オーバーエッチングのステップ
では、各シーム孔Ｑをその直径が底部から開口端に向け
て徐々に増大するように加工する（各シーム孔Ｑの側壁
傾斜角が９０°より小さくなる（いわゆる順テーパー状
となる）ように各シーム孔Ｑにテーパーエッチングを施
す）と共にＷのエッチング残りを完全に除去するように
等方性エッチング条件にてドライエッチングを行なう。
【０１１８】エッチング時間を短縮するため、オーバー
エッチングをメインエッチングと同じエッチング装置内
でエッチング条件を変更して行なうのが好ましい。エッ
チング条件は、一例として、 ガス流量：ＳＦ6 ／Ａｒ／Ｏ2 ＝５０〜１８０／０〜９
０／０〜５０（好ましくは１４０／０／５）ｓｃｃｍ 高周波パワー：２００Ｗ 圧力：２７Ｐａ とすることができる。ここで、Ｏ2 ガスを添加したの
は、シーム孔Ｑを順テーパー状に加工しやすくするため
である。Ｏ2 ガスに代えて、酸素の供給源となりうるＨ
2 Ｏ，Ｏ3 （オゾン）等のガスを用いてもよい。
エッチングをメインエッチングと同じエッチング装置内
でエッチング条件を変更して行なうのが好ましい。エッ
チング条件は、一例として、 ガス流量：ＳＦ6 ／Ａｒ／Ｏ2 ＝５０〜１８０／０〜９
０／０〜５０（好ましくは１４０／０／５）ｓｃｃｍ 高周波パワー：２００Ｗ 圧力：２７Ｐａ とすることができる。ここで、Ｏ2 ガスを添加したの
は、シーム孔Ｑを順テーパー状に加工しやすくするため
である。Ｏ2 ガスに代えて、酸素の供給源となりうるＨ
2 Ｏ，Ｏ3 （オゾン）等のガスを用いてもよい。
【０１１９】オーバーエッチングの結果、シーム孔Ｑ
は、図２１に示すように底部から開口端に向けてサイズ
が増大し、この後形成される配線材層で埋め尽くすのが
容易となる。
は、図２１に示すように底部から開口端に向けてサイズ
が増大し、この後形成される配線材層で埋め尽くすのが
容易となる。
【０１２０】次に、図２２の工程では、プラグ５２ｓ，
５２ｄ，５２ｋとサイドカバー層５２Ｓ，５２Ｄと絶縁
膜４４の露呈部とを覆って配線材層５６をスパッタ法又
はＣＶＤ法等により形成し、必要に応じて配線材層５６
が配線溝４４Ｓ，４４Ｄ及びシーム孔Ｑを十分に埋める
ようにリフロー処理を行なう。
５２ｄ，５２ｋとサイドカバー層５２Ｓ，５２Ｄと絶縁
膜４４の露呈部とを覆って配線材層５６をスパッタ法又
はＣＶＤ法等により形成し、必要に応じて配線材層５６
が配線溝４４Ｓ，４４Ｄ及びシーム孔Ｑを十分に埋める
ようにリフロー処理を行なう。
【０１２１】配線材層５６としては、Ａｌ層又はＡｌ−
Ｓｉ，Ａｌ−Ｓｉ−Ｃｕ等のＡｌ合金層をスパッタ法で
形成することができる。層５６の厚さは、４４Ｓ等の配
線溝の深さが５００ｎｍである場合、５００〜１５００
（好ましくは１０００）ｎｍとすることができる。この
ときの成膜条件は、一例として、 基板温度：２００℃ Ａｒ流量：３３ｓｃｃｍ 圧力：２ｍＴｏｒｒ スパッタリングパワー：９０００Ｗ とすることができる。このようにして層５６を形成した
後、層５６を有する基板４０を４００〜５５０℃に加熱
して層５６をリフローさせることにより４４Ｓ等の配線
溝及びシーム孔Ｑを十分に埋める。
Ｓｉ，Ａｌ−Ｓｉ−Ｃｕ等のＡｌ合金層をスパッタ法で
形成することができる。層５６の厚さは、４４Ｓ等の配
線溝の深さが５００ｎｍである場合、５００〜１５００
（好ましくは１０００）ｎｍとすることができる。この
ときの成膜条件は、一例として、 基板温度：２００℃ Ａｒ流量：３３ｓｃｃｍ 圧力：２ｍＴｏｒｒ スパッタリングパワー：９０００Ｗ とすることができる。このようにして層５６を形成した
後、層５６を有する基板４０を４００〜５５０℃に加熱
して層５６をリフローさせることにより４４Ｓ等の配線
溝及びシーム孔Ｑを十分に埋める。
【０１２２】４４Ｓ等の配線溝の側壁が５２Ｓ等のサイ
ドカバー層で覆われて段差が緩和されていると共にシー
ム孔Ｑが順テーパー状に加工されているため、層５６を
スパッタ法で形成しても良好な被覆性が得られ、その後
のリフロー処理においてもボイド等が発生せず、良好な
埋込み性が得られる。
ドカバー層で覆われて段差が緩和されていると共にシー
ム孔Ｑが順テーパー状に加工されているため、層５６を
スパッタ法で形成しても良好な被覆性が得られ、その後
のリフロー処理においてもボイド等が発生せず、良好な
埋込み性が得られる。
【０１２３】層５６のスパッタ時にコリメートスパッタ
法又はロングスロースパッタ法を用いると、微細なプラ
グのシーム孔の底部でも十分な初期膜厚が得られるの
で、一層平易な条件で孔埋めを行なえる。
法又はロングスロースパッタ法を用いると、微細なプラ
グのシーム孔の底部でも十分な初期膜厚が得られるの
で、一層平易な条件で孔埋めを行なえる。
【０１２４】配線材層５６としては、Ａｌ又はＡｌ合金
層の代りに、Ｃｕ又はＣｕ合金（Ｃｕ−Ｃｒ，Ｃｕ−Ｚ
ｒ，Ｃｕ−Ｐｄ等）を用いてもよく、この場合にはスパ
ッタリング時のターゲットをＣｕ又はＣｕ合金に置き換
えるだけである。
層の代りに、Ｃｕ又はＣｕ合金（Ｃｕ−Ｃｒ，Ｃｕ−Ｚ
ｒ，Ｃｕ−Ｐｄ等）を用いてもよく、この場合にはスパ
ッタリング時のターゲットをＣｕ又はＣｕ合金に置き換
えるだけである。
【０１２５】４４Ｓ等の配線溝及びシーム孔Ｑを埋める
ための成膜方法としては、図１０の工程に関して前述し
たと同様にＰＶＤ法又はＣＶＤ法を用いることもでき
る。
ための成膜方法としては、図１０の工程に関して前述し
たと同様にＰＶＤ法又はＣＶＤ法を用いることもでき
る。
【０１２６】次に、図２３の工程では、ＣＭＰ処理によ
り配線材層５６を平坦状に除去することにより配線溝４
４Ｓ，４４Ｄ内にそれぞれ層５６の第１，第２の部分５
６ｓ，５６ｄを残す。このときのＣＭＰ処理は、図１１
に関して前述したのと同様に行なうことができる。
り配線材層５６を平坦状に除去することにより配線溝４
４Ｓ，４４Ｄ内にそれぞれ層５６の第１，第２の部分５
６ｓ，５６ｄを残す。このときのＣＭＰ処理は、図１１
に関して前述したのと同様に行なうことができる。
【０１２７】ＣＭＰ処理の結果として、ソース領域Ｓに
つながる配線層５８Ｓと、ドレイン領域Ｄ及び配線層Ｋ
をつなぐ配線層５８Ｄとが得られる。配線層５８Ｓは、
密着層５０の残存部分５０ｓと、プラグ５２ｓと、サイ
ドカバー層５２Ｓと、配線材層５６の残存部分５６ｓと
により構成される。また、配線層５８Ｄは、密着層５０
の残存部分５０ｓと、プラグ５２ｄ，５２ｋと、サイド
カバー層５２Ｄと、配線材層５６の残存部分５６ｄとに
より構成される。
つながる配線層５８Ｓと、ドレイン領域Ｄ及び配線層Ｋ
をつなぐ配線層５８Ｄとが得られる。配線層５８Ｓは、
密着層５０の残存部分５０ｓと、プラグ５２ｓと、サイ
ドカバー層５２Ｓと、配線材層５６の残存部分５６ｓと
により構成される。また、配線層５８Ｄは、密着層５０
の残存部分５０ｓと、プラグ５２ｄ，５２ｋと、サイド
カバー層５２Ｄと、配線材層５６の残存部分５６ｄとに
より構成される。
【０１２８】上記した第３の実施形態では、図２１の工
程においてシーム孔Ｑを全体的に順テーパー状に加工し
たが、図２４に例示するようにシーム孔Ｑの上部のみ順
テーパー状に加工するようにしてもよい。すなわち、シ
ーム孔Ｑを底部と開口端との中間の位置を境にして上部
及び下部に分け、底部までの深さｈを有する下部では底
部近傍を除きほぼ一定の直径ｄを有すると共に下部から
開口端に至る上部では直径がｄから開口端に向けて徐々
に増大するようにシーム孔Ｑを加工してもよい。
程においてシーム孔Ｑを全体的に順テーパー状に加工し
たが、図２４に例示するようにシーム孔Ｑの上部のみ順
テーパー状に加工するようにしてもよい。すなわち、シ
ーム孔Ｑを底部と開口端との中間の位置を境にして上部
及び下部に分け、底部までの深さｈを有する下部では底
部近傍を除きほぼ一定の直径ｄを有すると共に下部から
開口端に至る上部では直径がｄから開口端に向けて徐々
に増大するようにシーム孔Ｑを加工してもよい。
【０１２９】図２４のプラグ構造にあっては、シーム孔
Ｑを有するプラグ５２ｓ上に形成したＡｌ合金等の配線
材層（図２２の５６に対応）をリフローさせてシーム孔
Ｑを埋込む場合、ｈ／ｄが１．０以下であればリフロー
した配線材でシーム孔Ｑの下部を埋込むことができる。
また、Ａｌ合金等の配線材層（図２２の５６に対応）を
ＭＯＣＶＤ(Metalorganic ＣＶＤ）法で形成する場合
は、ｈ／ｄがおおよそ２．０であってもシーム孔Ｑの下
部を配線層で埋込むことができる。
Ｑを有するプラグ５２ｓ上に形成したＡｌ合金等の配線
材層（図２２の５６に対応）をリフローさせてシーム孔
Ｑを埋込む場合、ｈ／ｄが１．０以下であればリフロー
した配線材でシーム孔Ｑの下部を埋込むことができる。
また、Ａｌ合金等の配線材層（図２２の５６に対応）を
ＭＯＣＶＤ(Metalorganic ＣＶＤ）法で形成する場合
は、ｈ／ｄがおおよそ２．０であってもシーム孔Ｑの下
部を配線層で埋込むことができる。
【０１３０】図２５〜２７は、この発明の第４の実施形
態に係る平坦配線形成法を示すものである。この実施形
態の特徴は、第１に導電性バリア層の一部を配線層の一
部として残すようにしたことであり、第２にキャップ層
６０の一部を配線の一部として残すようにしたことであ
る。
態に係る平坦配線形成法を示すものである。この実施形
態の特徴は、第１に導電性バリア層の一部を配線層の一
部として残すようにしたことであり、第２にキャップ層
６０の一部を配線の一部として残すようにしたことであ
る。
【０１３１】図２５の工程では、図２１のエッチバック
工程に続いて図１３に関して前述したと同様に配線溝４
４Ｓ，４４Ｄ及び絶縁膜４４の露呈部を覆って導電性バ
リア層及び配線材層を順次に形成する。そして、図１４
に関して前述したと同様に４４Ｓ等の配線溝の上部に凹
部が生ずるようにバリア層及び配線材層の積層にＣＭＰ
処理を施すことにより配線溝４４Ｓ内にはバリア層の第
１の部分５４ｓ及び配線材層の第１の部分５６ｓを且つ
配線溝４４Ｄ内にはバリア層の第２の部分５４ｄ及び配
線材層の第２の部分５６ｄをそれぞれ残す。
工程に続いて図１３に関して前述したと同様に配線溝４
４Ｓ，４４Ｄ及び絶縁膜４４の露呈部を覆って導電性バ
リア層及び配線材層を順次に形成する。そして、図１４
に関して前述したと同様に４４Ｓ等の配線溝の上部に凹
部が生ずるようにバリア層及び配線材層の積層にＣＭＰ
処理を施すことにより配線溝４４Ｓ内にはバリア層の第
１の部分５４ｓ及び配線材層の第１の部分５６ｓを且つ
配線溝４４Ｄ内にはバリア層の第２の部分５４ｄ及び配
線材層の第２の部分５６ｄをそれぞれ残す。
【０１３２】図２６の工程では、図１５に関して前述し
たと同様に配線溝４４Ｓ，４４Ｄ及び絶縁膜４４の露呈
部を覆ってキャップ層６０を形成する。
たと同様に配線溝４４Ｓ，４４Ｄ及び絶縁膜４４の露呈
部を覆ってキャップ層６０を形成する。
【０１３３】図２７の工程では、図１６に関して前述し
たと同様にキャップ層６０にＣＭＰ処理を施すことによ
り配線溝４４Ｓ，４４Ｄ内にそれぞれ層６０の第１，第
２の部分６０ｓ，６０ｄを残す。この結果、ソース領域
Ｓにつながる配線層５８Ｓと、ドレイン領域Ｄ及び配線
層Ｋをつなぐ配線層Ｄとが得られる。
たと同様にキャップ層６０にＣＭＰ処理を施すことによ
り配線溝４４Ｓ，４４Ｄ内にそれぞれ層６０の第１，第
２の部分６０ｓ，６０ｄを残す。この結果、ソース領域
Ｓにつながる配線層５８Ｓと、ドレイン領域Ｄ及び配線
層Ｋをつなぐ配線層Ｄとが得られる。
【０１３４】配線層５８Ｓは、密着層５０の残存部分５
０ｓと、プラグ５２ｓと、サイドカバー層５２Ｓと、バ
リア層の残存部分５４ｓと、配線材層の残存部分５６ｓ
と、キャップ層６０の残存部分６０ｓとにより構成され
る。配線層５８Ｄは、密着層５０の残存部分５０ｄと、
プラグ５２ｄ，５２ｋと、サイドカバー層５２Ｄと、バ
リア層の残存部分５４ｄと、配線材層の残存部分５６ｄ
と、キャップ層６０の残存部分６０ｄとにより構成され
る。
０ｓと、プラグ５２ｓと、サイドカバー層５２Ｓと、バ
リア層の残存部分５４ｓと、配線材層の残存部分５６ｓ
と、キャップ層６０の残存部分６０ｓとにより構成され
る。配線層５８Ｄは、密着層５０の残存部分５０ｄと、
プラグ５２ｄ，５２ｋと、サイドカバー層５２Ｄと、バ
リア層の残存部分５４ｄと、配線材層の残存部分５６ｄ
と、キャップ層６０の残存部分６０ｄとにより構成され
る。
【０１３５】上記した第１〜第４の実施形態では、ソー
ス領域Ｓ及びドレイン領域Ｄにそれぞれつながる配線層
５８Ｓ及び５８Ｄを形成したが、配線層５８Ｓ，５８Ｄ
の形成工程を応用することで５８Ｓ，５８Ｄのような配
線層につながる上層配線を形成可能である。
ス領域Ｓ及びドレイン領域Ｄにそれぞれつながる配線層
５８Ｓ及び５８Ｄを形成したが、配線層５８Ｓ，５８Ｄ
の形成工程を応用することで５８Ｓ，５８Ｄのような配
線層につながる上層配線を形成可能である。
【０１３６】この発明の実施形態によれば次のような作
用効果が得られる。
用効果が得られる。
【０１３７】（イ）図１１，１６，２３，２７に示すよ
うに、５８Ｓ等の配線層は、５２ｓ等のプラグと５６ｓ
等の低抵抗配線材とにより構成されるため、配線の低抵
抗化が可能である。特に、図２３，２７に示す配線構造
にあっては、５２ｓ等のプラグのシーム孔が５６ｓ等の
低抵抗配線材で埋められ、ボイドとして残ることがない
ため、配線抵抗を一層低減することができる。
うに、５８Ｓ等の配線層は、５２ｓ等のプラグと５６ｓ
等の低抵抗配線材とにより構成されるため、配線の低抵
抗化が可能である。特に、図２３，２７に示す配線構造
にあっては、５２ｓ等のプラグのシーム孔が５６ｓ等の
低抵抗配線材で埋められ、ボイドとして残ることがない
ため、配線抵抗を一層低減することができる。
【０１３８】（ロ）導電材層５２を薄くする方法として
エッチバック処理を用いるので、ＣＭＰ処理を用いた場
合のようにシーム孔の広がり、アルミナ等の砥粒による
汚染、異物付着、損傷等の問題点を回避することができ
る。
エッチバック処理を用いるので、ＣＭＰ処理を用いた場
合のようにシーム孔の広がり、アルミナ等の砥粒による
汚染、異物付着、損傷等の問題点を回避することができ
る。
【０１３９】（ハ）図９に示すように、４４ｓ等の接続
孔は５２ｓ等のプラグで埋められると共に４４Ｓ等の配
線溝の側壁には５２Ｓ等のサイドカバー層が形成される
ため、図１０に示すように、バリア層５４及び配線材層
５６の形成時に良好な被覆性が得られる。このため、図
１１，１６に示すようにシーム孔Ｑがボイドとして残っ
ても５４ｓ等のバリア層の存在により５６ｓ等の配線材
と直接的に接触できないので、配線中へのボイドの移動
や拡散が抑制され、配線の信頼性が向上する。
孔は５２ｓ等のプラグで埋められると共に４４Ｓ等の配
線溝の側壁には５２Ｓ等のサイドカバー層が形成される
ため、図１０に示すように、バリア層５４及び配線材層
５６の形成時に良好な被覆性が得られる。このため、図
１１，１６に示すようにシーム孔Ｑがボイドとして残っ
ても５４ｓ等のバリア層の存在により５６ｓ等の配線材
と直接的に接触できないので、配線中へのボイドの移動
や拡散が抑制され、配線の信頼性が向上する。
【０１４０】（ニ）図２１に示すように、４４ｓ等の接
続孔５２ｓ等のプラグで埋められると共に４４Ｓ等の配
線溝の側壁には５２Ｓ等のサイドカバー層が形成され、
さらにシーム孔Ｑは順テーパー状に加工されるので、図
２２に示すように配線材層５６の形成時に良好な被覆性
が得られる。このため、シーム孔Ｑはボイドとして残る
ことがなく、図２３に示すようにバリア層なしでも配線
の信頼性を向上させることができる。図２７に示すよう
に５４ｓ等のバリア層を形成すれば配線の信頼性を一層
向上させることができる。
続孔５２ｓ等のプラグで埋められると共に４４Ｓ等の配
線溝の側壁には５２Ｓ等のサイドカバー層が形成され、
さらにシーム孔Ｑは順テーパー状に加工されるので、図
２２に示すように配線材層５６の形成時に良好な被覆性
が得られる。このため、シーム孔Ｑはボイドとして残る
ことがなく、図２３に示すようにバリア層なしでも配線
の信頼性を向上させることができる。図２７に示すよう
に５４ｓ等のバリア層を形成すれば配線の信頼性を一層
向上させることができる。
【０１４１】（ホ）５２Ｓ等のサイドカバー層は、５０
ｓ等の密着層と共にバリア層としても役立つ。また、５
４ｓ等のバリア層を設けた場合には、５０ｓ，５２Ｓ等
のバリア層のバリア性を補強するのに役立つ。例えばＣ
ｕ又はＣｕ合金等を配線材層５６として用いた場合、５
２Ｓ等のサイドカバー層は、絶縁膜４４から配線材層５
６への酸素の拡散（すなわち配線材の酸化）を抑制する
と共に絶縁膜４４中へのＣｕ等の金属の拡散を抑制す
る。このような抑制効果は、５４ｓ等のバリア層を設け
ることで一層向上する。従って、サイドカバー層の存在
により配線信頼性が向上し、５４ｓ等のバリア層を追加
することで配線の信頼性が一層向上する。
ｓ等の密着層と共にバリア層としても役立つ。また、５
４ｓ等のバリア層を設けた場合には、５０ｓ，５２Ｓ等
のバリア層のバリア性を補強するのに役立つ。例えばＣ
ｕ又はＣｕ合金等を配線材層５６として用いた場合、５
２Ｓ等のサイドカバー層は、絶縁膜４４から配線材層５
６への酸素の拡散（すなわち配線材の酸化）を抑制する
と共に絶縁膜４４中へのＣｕ等の金属の拡散を抑制す
る。このような抑制効果は、５４ｓ等のバリア層を設け
ることで一層向上する。従って、サイドカバー層の存在
により配線信頼性が向上し、５４ｓ等のバリア層を追加
することで配線の信頼性が一層向上する。
【０１４２】（ハ）図１６，２７に示すように、６０ｓ
等のキャップ層を設けると、サイドカバー層やバリア層
のバリア性を一層強化することができ、配線の信頼性が
一層向上する。また、６０ｓ等のキャップ層は、４４Ｓ
等の配線溝に自己整合した形で簡単に形成可能である。
等のキャップ層を設けると、サイドカバー層やバリア層
のバリア性を一層強化することができ、配線の信頼性が
一層向上する。また、６０ｓ等のキャップ層は、４４Ｓ
等の配線溝に自己整合した形で簡単に形成可能である。
【０１４３】
【発明の効果】以上のように、この発明の第１の方法
（請求項１の方法）によれば、配線溝及び接続孔を覆っ
て形成したＷ等の導電材層をエッチバックして配線溝内
にはサイドカバー層を且つ接続孔内にはプラグをそれぞ
れ残すと共にプラグ及びサイドカバー層を覆ってバリア
層及びＡｌ合金等の配線材層を順次に形成し、さらにバ
リア層及び配線材層の積層に平坦化処理を施して平坦配
線を得るようにしたので、配線の低抵抗化及び高信頼化
を達成できる効果が得られる。
（請求項１の方法）によれば、配線溝及び接続孔を覆っ
て形成したＷ等の導電材層をエッチバックして配線溝内
にはサイドカバー層を且つ接続孔内にはプラグをそれぞ
れ残すと共にプラグ及びサイドカバー層を覆ってバリア
層及びＡｌ合金等の配線材層を順次に形成し、さらにバ
リア層及び配線材層の積層に平坦化処理を施して平坦配
線を得るようにしたので、配線の低抵抗化及び高信頼化
を達成できる効果が得られる。
【０１４４】また、この発明の第２の方法（請求項３の
方法）によれば、配線溝及び接続孔を覆って形成したＷ
等の導電材層を異方性エッチングで薄くして配線溝内に
はサイドカバー層を且つ接続孔にはプラグをそれぞれ残
すともにプラグのシーム孔を内部から開口端に向けて徐
々にサイズが増大するようにテーパーエッチングで加工
し、さらにプラグ及びサイドカバー層を覆って配線材層
を形成してから配線材層に平坦化処理を施して平坦配線
を得るようにしたので、配線の低抵抗化及び高信頼化を
達成できる効果が得られる。
方法）によれば、配線溝及び接続孔を覆って形成したＷ
等の導電材層を異方性エッチングで薄くして配線溝内に
はサイドカバー層を且つ接続孔にはプラグをそれぞれ残
すともにプラグのシーム孔を内部から開口端に向けて徐
々にサイズが増大するようにテーパーエッチングで加工
し、さらにプラグ及びサイドカバー層を覆って配線材層
を形成してから配線材層に平坦化処理を施して平坦配線
を得るようにしたので、配線の低抵抗化及び高信頼化を
達成できる効果が得られる。
【０１４５】さらに、この発明の第１又は第２の方法に
あっては、バリア性導電材からなるキャップ層を平坦状
に除去してキャップ層の一部を配線溝内で配線材層の残
存部を覆うように配線層の一部として残すようにしたの
で、配線の信頼性が一層向上する効果もある。
あっては、バリア性導電材からなるキャップ層を平坦状
に除去してキャップ層の一部を配線溝内で配線材層の残
存部を覆うように配線層の一部として残すようにしたの
で、配線の信頼性が一層向上する効果もある。
【０１４６】さらに、この発明の第２の方法にあって
は、プラグのシーム孔を加工した後配線材層を形成する
前にバリア層を形成し、配線材層及びバリア層の積層を
平坦状に除去してバリア層の一部を配線溝内に配線層の
一部として残すようにしたので、配線の信頼性が一層向
上する効果もある。
は、プラグのシーム孔を加工した後配線材層を形成する
前にバリア層を形成し、配線材層及びバリア層の積層を
平坦状に除去してバリア層の一部を配線溝内に配線層の
一部として残すようにしたので、配線の信頼性が一層向
上する効果もある。
【図１】 この発明の第１の実施形態に係る平坦配線形
成法におけるトランジスタ形成工程を示す基板断面図で
ある。
成法におけるトランジスタ形成工程を示す基板断面図で
ある。
【図２】 図１の工程に続く絶縁膜形成工程を示す基板
断面図である。
断面図である。
【図３】 図２の工程に続くＣＭＰ工程を示す基板断面
図である。
図である。
【図４】 図３の工程に続くレジスト層形成工程を示す
基板断面図である。
基板断面図である。
【図５】 図４の工程に続くドライエッチング工程を示
す基板断面図である。
す基板断面図である。
【図６】 図５の工程に続くレジスト層形成工程を示す
基板断面図である。
基板断面図である。
【図７】 図６の工程に続くドライエッチング工程を示
す基板断面図である。
す基板断面図である。
【図８】 図７の工程に続く密着層及び導電材層の形成
工程を示す基板断面図である。
工程を示す基板断面図である。
【図９】 図８の工程に続くエッチバック工程を示す基
板断面図である。
板断面図である。
【図１０】 図９の工程に続くバリア層及び配線材層の
形成工程を示す基板断面図である。
形成工程を示す基板断面図である。
【図１１】 図１０の工程に続くＣＭＰ工程を示す基板
断面図である。
断面図である。
【図１２】 この発明の第２の実施形態に係る平坦配線
形成法におけるエッチバック工程を示す基板断面図であ
る。
形成法におけるエッチバック工程を示す基板断面図であ
る。
【図１３】 図１２の工程に続くバリア層及び配線材層
の形成工程を示す基板断面図である。
の形成工程を示す基板断面図である。
【図１４】 図１３の工程に続くＣＭＰ工程を示す基板
断面図である。
断面図である。
【図１５】 図１４の工程に続くキャップ層形成工程を
示す基板断面図である。
示す基板断面図である。
【図１６】 図１５の工程に続くＣＭＰ工程を示す基板
断面図である。
断面図である。
【図１７】 この発明の第３の実施形態に係る平坦配線
形成法におけるレジスト層形成工程を示す基板断面図で
ある。
形成法におけるレジスト層形成工程を示す基板断面図で
ある。
【図１８】 図１７の工程に続くレジスト層形成工程を
示す基板断面図である。
示す基板断面図である。
【図１９】 図１８の工程に続くドライエッチング工程
を示す基板断面図である。
を示す基板断面図である。
【図２０】 図１９の工程に続くバリア層及び配線材層
の形成工程を示す基板断面図である。
の形成工程を示す基板断面図である。
【図２１】 図２０の工程に続くエッチバック工程を示
す基板断面図である。
す基板断面図である。
【図２２】 図２１の工程に続く配線材層形成工程を示
す基板断面図である。
す基板断面図である。
【図２３】 図２２の工程に続くＣＭＰ工程を示す基板
断面図である。
断面図である。
【図２４】 シーム孔加工の変形例を示す断面図であ
る。
る。
【図２５】 この発明の第４の実施形態に係る平坦配線
形成法におけるＣＭＰ工程を示す基板断面図である。
形成法におけるＣＭＰ工程を示す基板断面図である。
【図２６】 図２５の工程に続くキャップ層形成工程を
示す基板断面図である。
示す基板断面図である。
【図２７】 図２６の工程に続くＣＭＰ工程を示す基板
断面図である。
断面図である。
【図２８】 従来の平坦配線形成法におけるレジスト層
形成工程を示す断面図である。
形成工程を示す断面図である。
【図２９】 図２８の工程に続くドライエッチング工程
を示す断面図である。
を示す断面図である。
【図３０】 図２９の工程に続くＷ層形成及びＣＭＰ工
程を示す断面図である。
程を示す断面図である。
【図３１】 発明者の研究に係る配線形成法における絶
縁膜形成工程を示す基板断面図である。
縁膜形成工程を示す基板断面図である。
【図３２】 図３１の工程に続くＣＭＰ工程を示す基板
断面図である。
断面図である。
【図３３】 図３２の工程に続くレジスト層形成工程を
示す基板断面図である。
示す基板断面図である。
【図３４】 図３３の工程に続くドライエッチング工程
を示す基板断面図である。
を示す基板断面図である。
【図３５】 図３４の工程に続く密着層及びＷ層の形成
工程を示す基板断面図である。
工程を示す基板断面図である。
【図３６】 図３５の工程に続くＣＭＰ工程を示す基板
断面図である。
断面図である。
【図３７】 図３６の工程に続く絶縁膜形成工程を示す
基板断面図である。
基板断面図である。
【図３８】 図３７の工程に続くレジスト層形成工程を
示す基板断面図である。
示す基板断面図である。
【図３９】 図３８の工程に続くドライエッチング工程
を示す基板断面図である。
を示す基板断面図である。
【図４０】 図３９の工程に続くバリア層及び配線材層
の形成工程を示す基板断面図である。
の形成工程を示す基板断面図である。
【図４１】 図４０の工程に続くＣＭＰ工程を示す基板
断面図である。
断面図である。
【図４２】 Ｗ層のオーバーエッチング状況を示す断面
図である。
図である。
４０：半導体基板、４２，４４：絶縁膜、４６，４８，
６２，６４：レジスト層、５０：密着層、５２：導電材
層、５４：バリア層、５６：配線材層、５８Ｓ，５８
Ｄ：配線層、６０：キャップ層。
６２，６４：レジスト層、５０：密着層、５２：導電材
層、５４：バリア層、５６：配線材層、５８Ｓ，５８
Ｄ：配線層、６０：キャップ層。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/304 622 H01L 21/3065
Claims (6)
- 【請求項１】一方の主面に被接続部を有する基板を用意
する工程と、 前記基板の一方の主面に前記被接続部を覆って絶縁膜を
形成する工程と、 前記被接続部に達する接続孔を前記絶縁膜に形成すると
共に該接続孔につながる配線溝を前記絶縁膜に形成する
工程と、 前記絶縁膜と前記配線溝と前記接続孔とを覆って導電材
層を形成する工程と、 前記導電材層をエッチバックして前記接続孔の内部に前
記被接続部につながるように前記導電材層の第１の部分
をプラグとして残すと共に前記導電材層の第２の部分を
前記配線溝の側壁に沿ってサイドカバー層として残す工
程と、 前記絶縁膜と前記サイドカバー層と前記配線溝と前記プ
ラグとを覆って導電性バリア層及び配線材層を順次に形
成する工程と、 前記絶縁膜が露呈するまで前記配線材層及び前記バリア
層の積層を平坦状に除去して前記配線溝内に前記バリア
層の一部と前記配線材層の一部とを残存させることによ
り前記プラグと前記サイドカバー層と前記バリア層の残
存部と前記配線材層の残存部とを備えた配線層を形成す
る工程とを含む平坦配線形成法。 - 【請求項２】 前記配線材層及び前記バリア層の積層を
前記配線溝の開口部の上端より深い位置まで平坦状に除
去した後、前記絶縁膜と前記バリア層の残存部と前記配
線材層の残存部とを覆ってバリア性導電材からなるキャ
ップ層を形成し、前記絶縁膜が露呈するまで前記キャッ
プ層を平坦状に除去して前記キャップ層の一部を前記配
線溝内で前記バリア層の残存部及び前記配線材層の残存
部を覆うように前記配線層の一部として残存させること
を特徴とする請求項１記載の平坦配線形成法。 - 【請求項３】一方の主面に被接続部を有する基板を用意
する工程と、 前記基板の一方の主面に前記被接続部を覆って絶縁膜を
形成する工程と、 前記被接続部に達する接続孔を前記絶縁膜に形成すると
共に該接続孔につながる配線溝を前記絶縁膜に形成する
工程と、 前記絶縁膜と前記配線溝と前記接続孔とを覆って導電材
層を形成する工程と、 異方性エッチングにより前記導電材層を薄くして前記接
続孔の内部に前記被接続部につながるように前記導電材
層の第１の部分をプラグとして残すと共に前記導電材層
の第２の部分を前記配線溝に沿ってサイドカバー層とし
て残す工程と、 テーパーエッチングにより前記プラグのシーム孔を内部
から開口端に向けて徐々にサイズが増大するように加工
する工程と、 前記プラグのシーム孔を加工した後前記絶縁膜と前記サ
イドカバー層と前記配線溝と前記プラグとを覆って配線
材層を形成する工程と、 前記絶縁膜が露呈するまで前記配線材層を平坦状に除去
して前記配線溝内に前記配線材層の一部を残存させるこ
とにより前記プラグと前記サイドカバー層と前記配線材
層の残存部とを備えた配線層を形成する工程とを含む平
坦配線形成法。 - 【請求項４】 前記配線材層を前記配線溝の開口部の上
端より深い位置まで平坦状に除去した後、前記絶縁膜と
前記配線材層の残存部とを覆ってバリア性導電材からな
るキャップ層を形成し、前記絶縁膜が露呈するまで前記
キャップ層を平坦状に除去して前記キャップ層の一部を
前記配線溝内で前記配線材層の残存部を覆うように前記
配線層の一部として残存させることを特徴とする請求項
３記載の平坦配線形成法。 - 【請求項５】 前記プラグのシーム孔を加工した後前記
配線材層を形成する前に前記絶縁膜と前記サイドカバー
層と前記配線溝と前記プラグとを覆って導電性のバリア
層を形成する工程を更に含み、前記配線材層を形成する
工程では前記バリア層を覆って前記配線材層を形成し、
前記配線層を形成する工程では前記絶縁膜が露呈するま
で前記配線材層及び前記バリア層の積層を平坦状に除去
して前記バリア層の一部を前記配線溝内に前記配線層の
一部として残存させることを特徴とする請求項３記載の
平坦配線形成法。 - 【請求項６】 前記配線材層及びバリア層の積層を前記
配線溝の開口部の上端より深い位置まで平坦状に除去し
た後、前記絶縁膜と前記バリア層の残存部と前記配線材
層の残存部とを覆ってバリア性導電材からなるキャップ
層を形成し、前記絶縁膜が露呈するまで前記キャップ層
を平坦状に除去して前記キャップ層の一部を前記配線溝
内で前記バリア層の残存部及び前記配線材層の残存部を
覆うように前記配線層の一部として残存させることを特
徴とする請求項５記載の平坦配線形成法、
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13793197A JP3228181B2 (ja) | 1997-05-12 | 1997-05-12 | 平坦配線形成法 |
| US09/075,688 US6028362A (en) | 1997-05-12 | 1998-05-11 | Damascene wiring with flat surface |
| US09/389,314 US6191027B1 (en) | 1997-05-12 | 1999-09-02 | Method of forming flat wiring layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13793197A JP3228181B2 (ja) | 1997-05-12 | 1997-05-12 | 平坦配線形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10313009A JPH10313009A (ja) | 1998-11-24 |
| JP3228181B2 true JP3228181B2 (ja) | 2001-11-12 |
Family
ID=15210044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13793197A Expired - Fee Related JP3228181B2 (ja) | 1997-05-12 | 1997-05-12 | 平坦配線形成法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6028362A (ja) |
| JP (1) | JP3228181B2 (ja) |
Families Citing this family (96)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686288B1 (en) | 1996-02-21 | 2004-02-03 | Micron Technology, Inc. | Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture |
| US6429120B1 (en) | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
| JPH11354637A (ja) * | 1998-06-11 | 1999-12-24 | Oki Electric Ind Co Ltd | 配線の接続構造及び配線の接続部の形成方法 |
| KR100493013B1 (ko) * | 1998-11-30 | 2005-08-01 | 삼성전자주식회사 | 반도체소자의 금속 배선층 형성방법_ |
| JP3383236B2 (ja) | 1998-12-01 | 2003-03-04 | 株式会社日立製作所 | エッチング終点判定方法及びエッチング終点判定装置 |
| US6093632A (en) * | 1998-12-07 | 2000-07-25 | Industrial Technology Research Institute | Modified dual damascene process |
| JP3708732B2 (ja) * | 1998-12-25 | 2005-10-19 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6331481B1 (en) * | 1999-01-04 | 2001-12-18 | International Business Machines Corporation | Damascene etchback for low ε dielectric |
| JP4540142B2 (ja) * | 1999-01-19 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6211085B1 (en) * | 1999-02-18 | 2001-04-03 | Taiwan Semiconductor Company | Method of preparing CU interconnect lines |
| US6797189B2 (en) | 1999-03-25 | 2004-09-28 | Hoiman (Raymond) Hung | Enhancement of silicon oxide etch rate and nitride selectivity using hexafluorobutadiene or other heavy perfluorocarbon |
| US6395607B1 (en) * | 1999-06-09 | 2002-05-28 | Alliedsignal Inc. | Integrated circuit fabrication method for self-aligned copper diffusion barrier |
| JP4428832B2 (ja) * | 1999-08-27 | 2010-03-10 | 富士通株式会社 | 金属配線構造、半導体装置及び半導体装置の製造方法 |
| US6265257B1 (en) * | 1999-10-01 | 2001-07-24 | Taiwan Semiconductor Manufacturing Company | Method of making a barrier layer to protect programmable antifuse structure from damage during fabrication sequence |
| JP2001135723A (ja) * | 1999-11-04 | 2001-05-18 | Nec Corp | 半導体装置及びその製造方法 |
| US6114243A (en) * | 1999-11-15 | 2000-09-05 | Chartered Semiconductor Manufacturing Ltd | Method to avoid copper contamination on the sidewall of a via or a dual damascene structure |
| TW432620B (en) * | 1999-11-17 | 2001-05-01 | Taiwan Semiconductor Mfg | Manufacturing method for damascene local interconnect |
| US7211512B1 (en) * | 2000-01-18 | 2007-05-01 | Micron Technology, Inc. | Selective electroless-plated copper metallization |
| US6420262B1 (en) * | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
| US7262130B1 (en) * | 2000-01-18 | 2007-08-28 | Micron Technology, Inc. | Methods for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US6806578B2 (en) * | 2000-03-16 | 2004-10-19 | International Business Machines Corporation | Copper pad structure |
| JP2001284450A (ja) | 2000-04-03 | 2001-10-12 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| US6534866B1 (en) | 2000-04-13 | 2003-03-18 | Micron Technology, Inc. | Dual damascene interconnect |
| JP4773600B2 (ja) * | 2000-04-13 | 2011-09-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| KR100363556B1 (ko) * | 2000-04-24 | 2002-12-05 | 삼성전자 주식회사 | 콘택 플러그와 상부 배선을 갖는 반도체 장치의 배선 구조체 및 그 제조방법 |
| AU2001247109A1 (en) * | 2000-04-27 | 2001-11-12 | Nutool, Inc. | Conductive structure for use in multi-level metallization and process |
| JP2001319928A (ja) * | 2000-05-08 | 2001-11-16 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2002164430A (ja) * | 2000-08-31 | 2002-06-07 | Agere Systems Guardian Corp | 集積デバイス用デュアルダマシン接触 |
| US6503834B1 (en) * | 2000-10-03 | 2003-01-07 | International Business Machines Corp. | Process to increase reliability CuBEOL structures |
| KR100366632B1 (ko) * | 2000-10-10 | 2003-01-09 | 삼성전자 주식회사 | 도전층의 박리를 억제할 수 있는 반도체 소자 및 그의제조 방법 |
| US7271489B2 (en) * | 2003-10-15 | 2007-09-18 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
| US6326305B1 (en) * | 2000-12-05 | 2001-12-04 | Advanced Micro Devices, Inc. | Ceria removal in chemical-mechanical polishing of integrated circuits |
| KR100382729B1 (ko) * | 2000-12-09 | 2003-05-09 | 삼성전자주식회사 | 반도체 소자의 금속 컨택 구조체 및 그 형성방법 |
| US6908848B2 (en) * | 2000-12-20 | 2005-06-21 | Samsung Electronics, Co., Ltd. | Method for forming an electrical interconnection providing improved surface morphology of tungsten |
| JP2002217287A (ja) * | 2001-01-17 | 2002-08-02 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6489240B1 (en) * | 2001-05-31 | 2002-12-03 | Advanced Micro Devices, Inc. | Method for forming copper interconnects |
| JP2003023070A (ja) * | 2001-07-05 | 2003-01-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP4574082B2 (ja) * | 2001-08-14 | 2010-11-04 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2003142484A (ja) * | 2001-10-31 | 2003-05-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2003163263A (ja) * | 2001-11-27 | 2003-06-06 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| KR20030049027A (ko) * | 2001-12-13 | 2003-06-25 | 아남반도체 주식회사 | 반도체 소자 제조 방법 |
| US6563221B1 (en) * | 2002-02-21 | 2003-05-13 | Advanced Micro Devices, Inc. | Connection structures for integrated circuits and processes for their formation |
| US6716744B2 (en) * | 2002-05-06 | 2004-04-06 | Sharp Laboratories Of America, Inc. | Ultra thin tungsten metal films used as adhesion promoter between barrier metals and copper |
| KR100442106B1 (ko) * | 2002-06-26 | 2004-07-27 | 삼성전자주식회사 | 도전성 콘택 구조 및 그 제조방법 |
| KR100447030B1 (ko) * | 2002-08-22 | 2004-09-07 | 삼성전자주식회사 | 웰 바이어스 전압을 인가할 수 있는 반도체 소자 및 그제조방법 |
| US6709970B1 (en) * | 2002-09-03 | 2004-03-23 | Samsung Electronics Co., Ltd. | Method for creating a damascene interconnect using a two-step electroplating process |
| KR100479231B1 (ko) * | 2002-09-17 | 2005-03-25 | 동부아남반도체 주식회사 | 반도체 이중 다마신 구조를 이용한 실리사이드 게이트라인 형성 방법 |
| JP4221214B2 (ja) * | 2002-11-28 | 2009-02-12 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100909176B1 (ko) | 2002-12-27 | 2009-07-22 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속 배선 형성 방법 |
| JP2004363303A (ja) * | 2003-06-04 | 2004-12-24 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6958540B2 (en) * | 2003-06-23 | 2005-10-25 | International Business Machines Corporation | Dual damascene interconnect structures having different materials for line and via conductors |
| US7220665B2 (en) * | 2003-08-05 | 2007-05-22 | Micron Technology, Inc. | H2 plasma treatment |
| JP4282444B2 (ja) * | 2003-11-17 | 2009-06-24 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US7259090B2 (en) * | 2004-04-28 | 2007-08-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Copper damascene integration scheme for improved barrier layers |
| KR100596489B1 (ko) * | 2004-06-28 | 2006-07-03 | 삼성전자주식회사 | 금속배선을 갖는 반도체 장치 및 이의 제조방법 |
| US7259106B2 (en) * | 2004-09-10 | 2007-08-21 | Versatilis Llc | Method of making a microelectronic and/or optoelectronic circuitry sheet |
| JP4096933B2 (ja) * | 2004-09-30 | 2008-06-04 | セイコーエプソン株式会社 | パターンの形成方法 |
| EP1646080B1 (en) * | 2004-10-07 | 2014-09-24 | Imec | Etching of structures with high topography |
| JP3874003B2 (ja) | 2004-10-27 | 2007-01-31 | セイコーエプソン株式会社 | 配線パターン形成方法、及び膜パターン形成方法 |
| US20060097397A1 (en) * | 2004-11-10 | 2006-05-11 | Russell Stephen W | Method for forming a dual layer, low resistance metallization during the formation of a semiconductor device |
| US7223654B2 (en) * | 2005-04-15 | 2007-05-29 | International Business Machines Corporation | MIM capacitor and method of fabricating same |
| JP4200981B2 (ja) * | 2005-05-16 | 2008-12-24 | セイコーエプソン株式会社 | バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器 |
| JP4507978B2 (ja) * | 2005-05-16 | 2010-07-21 | セイコーエプソン株式会社 | 膜パターンの形成方法 |
| US7381646B2 (en) * | 2005-08-15 | 2008-06-03 | Chartered Semiconductor Manufacturing, Ltd. | Method for using a Cu BEOL process to fabricate an integrated circuit (IC) originally having an al design |
| US7442637B2 (en) * | 2005-08-15 | 2008-10-28 | Chartered Semiconductor Manufacturing, Ltd | Method for processing IC designs for different metal BEOL processes |
| US7435673B2 (en) * | 2005-09-28 | 2008-10-14 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit devices having metal interconnect structures therein |
| US7811935B2 (en) * | 2006-03-07 | 2010-10-12 | Micron Technology, Inc. | Isolation regions and their formation |
| US7261022B1 (en) | 2006-04-05 | 2007-08-28 | Chih-Ching Hsieh | Insertion type hand tool |
| US7649239B2 (en) * | 2006-05-04 | 2010-01-19 | Intel Corporation | Dielectric spacers for metal interconnects and method to form the same |
| US7772702B2 (en) * | 2006-09-21 | 2010-08-10 | Intel Corporation | Dielectric spacers for metal interconnects and method to form the same |
| US7737026B2 (en) * | 2007-03-29 | 2010-06-15 | International Business Machines Corporation | Structure and method for low resistance interconnections |
| JP2009152361A (ja) * | 2007-12-20 | 2009-07-09 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP5353109B2 (ja) * | 2008-08-15 | 2013-11-27 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US8324098B2 (en) * | 2010-07-08 | 2012-12-04 | National Semiconductor Corporation | Via and method of forming the via with a substantially planar top surface that is suitable for carbon nanotube applications |
| CN102184890A (zh) * | 2011-04-25 | 2011-09-14 | 上海宏力半导体制造有限公司 | 金属互连结构形成方法和金属互连结构 |
| JP2013038095A (ja) * | 2011-08-03 | 2013-02-21 | Elpida Memory Inc | 半導体装置の製造方法 |
| US9960110B2 (en) | 2011-12-30 | 2018-05-01 | Intel Corporation | Self-enclosed asymmetric interconnect structures |
| JP2013165224A (ja) * | 2012-02-13 | 2013-08-22 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| US8772938B2 (en) | 2012-12-04 | 2014-07-08 | Intel Corporation | Semiconductor interconnect structures |
| US10163644B2 (en) | 2014-02-07 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company | Interconnect structure including a conductive feature and a barrier layer on sidewalls and a bottom surface of the conductive feature and method of forming the same |
| KR102481037B1 (ko) * | 2014-10-01 | 2022-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 배선층 및 그 제작 방법 |
| KR20160112203A (ko) * | 2015-03-18 | 2016-09-28 | 삼성전자주식회사 | 배선 구조물, 배선 구조물 형성 방법 및 반도체 장치의 제조 방법 |
| US9679813B2 (en) * | 2015-05-12 | 2017-06-13 | United Microelectronics Corp. | Semiconductor structure and process for forming plug including layer with pulled back sidewall part |
| US9824970B1 (en) * | 2016-06-27 | 2017-11-21 | Globalfoundries Inc. | Methods that use at least a dual damascene process and, optionally, a single damascene process to form interconnects with hybrid metallization and the resulting structures |
| US9721889B1 (en) | 2016-07-26 | 2017-08-01 | Globalfoundries Inc. | Middle of the line (MOL) metal contacts |
| JP6692258B2 (ja) | 2016-08-29 | 2020-05-13 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN108122820B (zh) | 2016-11-29 | 2020-06-02 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其制造方法 |
| KR102582671B1 (ko) | 2016-12-22 | 2023-09-25 | 삼성전자주식회사 | 반도체 소자 |
| US20180331045A1 (en) * | 2017-05-09 | 2018-11-15 | Semiconductor Components Industries, Llc | Variable resistance vias and related methods |
| US10283700B2 (en) | 2017-06-20 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor memory structure with magnetic tunnel junction (MTJ) cell |
| US10276634B2 (en) * | 2017-06-20 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor memory structure with magnetic tunnel junction (MTJ) cell |
| US10236206B2 (en) * | 2017-07-03 | 2019-03-19 | Globalfoundries Inc. | Interconnects with hybrid metallization |
| US10361120B2 (en) * | 2017-11-30 | 2019-07-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Conductive feature formation and structure |
| DE102018102448B4 (de) | 2017-11-30 | 2023-06-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bildung und Struktur leitfähiger Merkmale |
| US10424596B2 (en) * | 2017-12-22 | 2019-09-24 | Micron Technology, Inc. | Conductive structures and assemblies having vertically-stacked memory cells over conductive structures |
| US10658235B2 (en) * | 2018-06-21 | 2020-05-19 | International Business Machines Corporation | Rework for metal interconnects using etch and thermal anneal |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173442A (en) * | 1990-07-23 | 1992-12-22 | Microelectronics And Computer Technology Corporation | Methods of forming channels and vias in insulating layers |
| US5262354A (en) * | 1992-02-26 | 1993-11-16 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| KR960004095B1 (en) * | 1993-02-17 | 1996-03-26 | Hyundai Electronics Ind | Manufacturing method of metal plug in contact-hole |
| JP2947054B2 (ja) * | 1994-03-04 | 1999-09-13 | ヤマハ株式会社 | 配線形成法 |
| JP3104534B2 (ja) * | 1994-06-27 | 2000-10-30 | ヤマハ株式会社 | 半導体装置とその製法 |
| US5529953A (en) * | 1994-10-14 | 1996-06-25 | Toshiba America Electronic Components, Inc. | Method of forming studs and interconnects in a multi-layered semiconductor device |
| US5686354A (en) * | 1995-06-07 | 1997-11-11 | Advanced Micro Devices, Inc. | Dual damascene with a protective mask for via etching |
| US5602053A (en) * | 1996-04-08 | 1997-02-11 | Chartered Semidconductor Manufacturing Pte, Ltd. | Method of making a dual damascene antifuse structure |
| US5693563A (en) * | 1996-07-15 | 1997-12-02 | Chartered Semiconductor Manufacturing Pte Ltd. | Etch stop for copper damascene process |
-
1997
- 1997-05-12 JP JP13793197A patent/JP3228181B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-11 US US09/075,688 patent/US6028362A/en not_active Expired - Lifetime
-
1999
- 1999-09-02 US US09/389,314 patent/US6191027B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6191027B1 (en) | 2001-02-20 |
| JPH10313009A (ja) | 1998-11-24 |
| US6028362A (en) | 2000-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3228181B2 (ja) | 平坦配線形成法 | |
| JP4094073B2 (ja) | 半導体装置を製作する方法 | |
| TWI316739B (en) | Methods of forming dual-damascene metal wiring patterns for integrated circuit devices and wiring patterns formed thereby | |
| CN100442474C (zh) | 制造半导体器件的方法 | |
| US7051934B2 (en) | Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses | |
| JP4903345B2 (ja) | 半導体素子の金属配線層形成方法 | |
| US6245663B1 (en) | IC interconnect structures and methods for making same | |
| KR100416596B1 (ko) | 반도체 소자의 연결 배선 형성 방법 | |
| US6228760B1 (en) | Use of PE-SiON or PE-OXIDE for contact or via photo and for defect reduction with oxide and W chemical-mechanical polish | |
| TW580753B (en) | Method of making metallization and contact structures in an integrated circuit | |
| JP2003163264A (ja) | エアギャップの銅のインタコネクト | |
| US20030134505A1 (en) | Fine-pitch device lithography using a sacrificial hardmask | |
| US20040132281A1 (en) | Treatment of low-k dielectric materials for CMP | |
| US6309964B1 (en) | Method for forming a copper damascene structure over tungsten plugs with improved adhesion, oxidation resistance, and diffusion barrier properties using nitridation of the tungsten plug | |
| US6849536B2 (en) | Inter-metal dielectric patterns and method of forming the same | |
| US6133143A (en) | Method of manufacturing interconnect | |
| US7176141B2 (en) | Plasma treatment to improve barrier layer performance over porous low-K insulating dielectrics | |
| US6103569A (en) | Method for planarizing local interconnects | |
| US20050140012A1 (en) | Method for forming copper wiring of semiconductor device | |
| KR100539444B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH09167768A (ja) | 半導体装置の製造方法 | |
| KR100987871B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2001284355A (ja) | 半導体装置およびその製造方法 | |
| US20060148244A1 (en) | Method for cleaning a semiconductor substrate | |
| JP2002319617A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070907 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |