JP2003163263A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003163263A
JP2003163263A JP2001361243A JP2001361243A JP2003163263A JP 2003163263 A JP2003163263 A JP 2003163263A JP 2001361243 A JP2001361243 A JP 2001361243A JP 2001361243 A JP2001361243 A JP 2001361243A JP 2003163263 A JP2003163263 A JP 2003163263A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
conductive film
opening
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001361243A
Other languages
English (en)
Inventor
Takao Kamoshima
隆夫 鴨島
Takeru Matsuoka
長 松岡
Takashi Yamashita
貴司 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001361243A priority Critical patent/JP2003163263A/ja
Priority to US10/192,629 priority patent/US6740564B2/en
Priority to TW091120857A priority patent/TW561555B/zh
Publication of JP2003163263A publication Critical patent/JP2003163263A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置のプラグの電気的特性、信頼性を
向上させる。 【解決手段】 半導体基板上の層間絶縁膜２に形成され
たコンタクトホール７に、上層及び下層の導電層間を電
気的に接続するためのプラグが埋め込まれた半導体装置
であって、このプラグは、コンタクトホール７を埋め込
み、上端が層間絶縁膜２の上面よりも下層に位置するタ
ングステン膜５と、コンタクトホール７内のタングステ
ン膜５上に埋め込まれ、上面が層間絶縁膜２の上面と略
同一面であるタングステン膜９とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は半導体装置及びそ
の製造方法に関し、特に上層及び下層の導電層間を接続
するためのプラグを備えた半導体装置に関するものであ
る。
【０００２】
【従来の技術】近時の半導体装置では、コンタクトホー
ル、ビアホールを充填するプラグ構造としてタングステ
ン（Ｗ）を材料とするプラグが多く用いられている。タ
ングステンプラグを形成する方法として、エッチバック
により形成する方法と、ＣＭＰ（化学機械研磨）法によ
り形成する方法が知られている。
【０００３】エッチバック法では、プラグ形成後にプラ
グリセス部へ金属配線を埋め込む必要がある。一方、Ｃ
ＭＰ法による形成方法ではこのような金属配線を埋め込
む必要はなく、タングステン膜の成膜時及びタングステ
ンエッチバック時の異物をＣＭＰ研磨により除去できる
ため、配線間ショート不良を低減できる。従って、ＣＭ
Ｐ法によるプラグの形成方法はプラグ形成の主流となり
つつある。
【０００４】そして、ＣＭＰ法によるプラグの形成方法
では、研磨後の金属汚染の除去及び異物除去を目的とし
て、価格的に安価で、取り扱いも簡便なフッ化水素（Ｈ
Ｆ）による洗浄が行われている。
【０００５】
【発明が解決しようとする課題】しかしながら、ＣＭＰ
法によるタングステンプラグの形成方法では、タングス
テンプラグ形成に伴って形成されるボイド、シーム等に
起因して配線の電気的特性が劣化してしまうことを避け
ることができなかった。以下、図面に基づいて従来のタ
ングステンプラグの形成の際に生じる問題点について説
明する。
【０００６】図７は、ＣＭＰ法によるタングステンプラ
グの形成方法を示す概略断面図である。図７（ａ）は、
下層配線層１０１上に層間絶縁膜１０２を形成してコン
タクトホールを形成し、コンタクトホール内壁を覆うよ
うにチタン膜１０３、窒化チタン膜１０４を順次形成し
た後、ＣＶＤ法によりタングステン膜１０５を形成して
コンタクトホールを埋め込んだ状態を示している。ここ
で、下層配線層１０１は半導体基板であってもよい。タ
ングステン膜１０５を埋め込んだ状態では、コンタクト
ホール内にシーム部１０６が形成されている。
【０００７】図７（ｂ）は、図７（ａ）に示す状態の
後、層間絶縁膜１０２上のタングステン膜１０５をＣＭ
Ｐ法によって研磨して除去し、フッ化水素（ＨＦ）溶液
を用いて洗浄した状態を示している。層間絶縁膜１０２
上のタングステン膜１０５を除去することにより、コン
タクトホール１０７内のみにタングステン膜１０５が埋
め込まれることとなり、タングステン膜１０５からなる
タングステンプラグが形成される。
【０００８】図７（ｂ）に示すように、洗浄の際には、
フッ化水素溶液がタングステン膜１０５と層間絶縁膜１
０２の間のチタン膜１０３を急激に溶かすため、コンタ
クトホールの外側に位置する層間絶縁膜１０２が後退
し、隙間１０８が形成されてしまう。
【０００９】また、隙間１０８が下層配線層（又は半導
体基板）１０１まで達すると、下層配線層（又は半導体
基板）１０１がフッ化水素によって除去されてしまい、
図７（ｂ）に示すようなボイド１０９が形成されてしま
う。
【００１０】そして、このようなボイド１０９が形成さ
れることによりビア抵抗、コンタクト抵抗が増大すると
いう問題が生じていた。また、ボイド１０９はオープン
不良を引き起こす原因にもなっていた。これにより、半
導体装置の高速化が妨げられ、また信頼性が低下するこ
ととなっていた。
【００１１】また、図７（ｂ）に示す研磨後の状態で
は、研磨によってシーム部１０６上部のタングステン膜
１０５が除去されるため、シーム部１０６の内側が上方
に露出する。そして、研磨時に使用される過酸化水素水
（Ｈ２Ｏ２水溶液）がシーム部１０６内に侵入すること
によってシーム部１０６の大きさが増大してしまう。こ
のため、タングステン膜１０５と上層配線との接触面積
が小さくなるといった問題が発生していた。
【００１２】図８は、タングステン膜１０５と上層配線
との接触面積が小さくなった状態を示す平面図であっ
て、図７（ｂ）の状態から、タングステン膜１０５上に
例えばアルミニウムからなる金属配線１１０を形成した
状態を示している。ここで、図８（ａ）は金属配線１１
０がシーム部１０６に重なるように形成された例を示し
ている。また、図８（ｂ）は金属配線１１０がシーム部
１０６上から外れて形成された例を示している。図８
（ａ）及び図８（ｂ）において、ハッチング箇所は金属
配線１１０とタングステン膜１０５とが接触している領
域を示している。
【００１３】図８（ａ）に示すように、金属配線１１０
がシーム部１０６に重なって形成されている場合には、
シーム部１０６の大きさが拡大すると金属配線１１０と
タングステン膜１０５からなるプラグの接触面積が小さ
くなる。そして、金属配線１０８とタングステン膜１０
５との接触面積が縮小することによってＥＭ耐性などの
半導体装置の信頼性が低下するという問題が生じてい
た。
【００１４】また、図８（ｂ）に示すように、金属配線
１１０がシーム部１０６上から外れて形成されている場
合には、シーム部１０６が上方に完全に露出することと
なる。このため、金属配線１１０の材料であるアルミニ
ウム合金等をドライエッチングする際に、シーム部１０
６の形状に沿って金属配線１１０の側面にサイドエッチ
が入ってしまう。これにより、接触面積の低下によりＥ
Ｍ耐性などの信頼性が劣化するという問題が生じてい
た。
【００１５】更に別の問題として、過酸化水素水を使用
してタングステン膜１０５をＣＭＰ研磨する際、研磨後
の洗浄の際、若しくは上層金属配線を形成するためのエ
ッチング時におけるポリマー除去処理の際に、シーム部
１０６内にウェット液が染み込み、プラグ腐食が発生す
るという問題が生じていた。このため、プラグの電気的
特性が劣化するという問題が生じていた。
【００１６】更に、ＣＭＰ法によりタングステン膜１０
５を研磨してタングステンプラグを形成する場合、金属
配線写真製版のアライメント及び重ね合わせ検査マーク
部の精度が劣化するという問題が生じていた。
【００１７】図９は、アライメント及び重ね合わせ検査
マーク部の精度に劣化が生じた状態を示す概略断面図で
ある。ここで、図９（ａ）はタングステン膜１０５を成
膜した直後の状態を、図９（ｂ）はＣＭＰ法による研磨
を行った後の状態を示している。
【００１８】図９において、層間絶縁膜１０２に形成さ
れた開口部１１２には、バリアメタル膜１１１を介して
タングステン膜１０５が形成されている。ここで、バリ
アメタル膜１１１は図７に示したチタン膜１０３及び窒
化チタン膜１０４の積層膜である。図９（ａ）に示すよ
うに、タングステン膜１０５は開口部１１２の内壁に沿
って形成されるため、図９（ｂ）に示す研磨後の状態で
は、開口部１１２の中央に段差１０５ａが形成される。
金属配線写真製版のアライメント及び重ね合わせ検査
は、この段差１０５ａを利用して行われる。
【００１９】しかしながら、ＣＭＰ法による研磨では、
マーク部における層間絶縁膜１０２の開口部１１２の底
のタングステン膜１０５が完全に除去されることはない
ため、段差１０５ａが小さくなるという問題が生じてい
た。
【００２０】このため、ＣＭＰ法でタングステンプラグ
を形成した場合、タングステンプラグとともにアライメ
ント及び重ね合わせ検査マーク部の段差１０５ａを形成
すると、段差１０５ａが浅くなり、検査時に段差１０５
ａの検出が困難となっていた。このため、エッチバック
法を用いた場合よりもアライメント及び重ね合わせ検査
精度が劣化してしまうという問題が生じていた。
【００２１】この発明は上述のような問題を解決するた
めに成されたものであり、半導体装置のプラグの電気的
特性、信頼性を向上させるとともに、アライメント及び
重ねあわせ検査の精度の向上を達成することを目的とす
る。
【００２２】
【課題を解決するための手段】この発明の半導体装置
は、半導体基板上の絶縁膜に形成された開口に、上層及
び下層の導電層間を電気的に接続するための導電体が埋
め込まれた半導体装置であって、前記導電体は、前記開
口を埋め込み、上端が前記絶縁膜の上面よりも下層に位
置する第１の導電膜と、前記開口内の前記第１の導電膜
上に埋め込まれ、上面が前記絶縁膜の上面と略同一面で
ある第２の導電膜とを備えたものである。
【００２３】また、前記開口内において前記第１の導電
膜上に空隙が形成され、前記空隙が前記第２の導電膜に
よって密閉されているものである。
【００２４】また、前記開口の直径の１／２の値が前記
絶縁膜の上面から前記第１の導電膜の上端までの深さよ
りも大きいものである。
【００２５】また、前記開口の内壁及び底に第１の密着
層が形成されているものである。
【００２６】また、前記第１の密着層は前記第１の導電
膜の上面より下部に形成され、前記第２の導電膜の側面
及び下面を覆うように第２の密着層が形成されているも
のである。
【００２７】また、前記第１の密着層は、チタン膜と窒
化チタン膜を含む積層膜又はタンタル膜と窒化タンタル
膜を含む積層膜から成るものである。
【００２８】また、前記第２の密着層は、チタン膜と窒
化チタン膜を含む積層膜又はタンタル膜と窒化タンタル
膜を含む積層膜から成るものである。
【００２９】また、前記開口の内壁の上部における前記
第１の密着層の前記チタン膜の上端部が酸化若しくは窒
化されているものである。
【００３０】また、この発明の半導体装置は、半導体基
板上に形成された絶縁膜と、前記絶縁膜に形成された開
口の内壁に沿った周辺部のみに形成され、上端が前記絶
縁膜の上面よりも下層に位置する第１の導電膜と、前記
第１の導電膜上を含む前記開口内に埋め込まれ、前記開
口の中心近傍の上面に段差が設けられた第２の導電膜と
を備えたものである。
【００３１】また、前記第１の導電膜がタングステン膜
又は銅膜から成るものである。
【００３２】また、前記第２の導電膜がタングステン膜
又は銅膜から成るものである。
【００３３】また、この発明の半導体装置の製造方法
は、半導体基板上に絶縁膜を形成する工程と、前記絶縁
膜を選択的に除去して前記絶縁膜を貫通する開口を形成
する工程と、前記開口の内壁及び底を覆うように第１の
密着層を形成する工程と、前記絶縁膜上及び前記開口内
を埋め込むように第１の導電膜を形成する工程と、前記
第１の導電膜をエッチングして、前記第１の導電膜を前
記絶縁膜上から除去するとともに前記開口内に残存する
前記第１の導電膜の上面が前記絶縁膜の上面よりも低く
なるようにリセスを形成する工程と、前記リセス内及び
前記絶縁膜上に第２の導電膜を形成する工程と、前記絶
縁膜が露出するまで前記第２の導電膜を研磨して、前記
第２の導電膜を前記リセス内に埋め込む工程とを備えた
ものである。
【００３４】また、前記第１の導電膜をエッチングする
工程の後、前記リセスの底及び内壁に第２の密着層を形
成する工程を更に備え、前記第２の導電膜を形成する工
程において、前記第２の密着層を介して前記リセス内に
第２の導電膜を形成するものである。
【００３５】また、前記第１の導電膜をエッチングする
工程において、前記リセスの深さが前記開口の直径の１
／２よりも小さくなるように前記第１の導電膜のエッチ
ングを行うものである。
【００３６】また、前記第１の導電膜をエッチングする
工程において、前記開口の底の少なくとも一部において
前記第１の導電膜を完全に除去するものである。
【００３７】また、前記第１の導電膜又は第２の導電膜
としてタングステン膜を形成するものである。
【００３８】また、前記第１の導電膜又は第２の導電膜
として銅膜を形成するものである。
【００３９】また、前記第１の密着層を形成する工程に
おいて、前記第１の密着層をチタン膜と窒化チタン膜を
含む積層膜又はタンタル膜と窒化タンタル膜を含む積層
膜として形成するものである。
【００４０】また、前記第２の密着層を形成する工程に
おいて、前記第２の密着層をチタン膜と窒化チタン膜を
含む積層膜又はタンタル膜と窒化タンタル膜を含む積層
膜として形成するものである。
【００４１】また、前記第１の密着層を形成する工程に
おいて、前記第１の密着層をチタン膜と窒化チタン膜を
含む積層膜として形成し、前記第１の導電膜をエッチン
グする工程の後、前記開口の内壁における前記チタン膜
の上端部を酸化若しくは窒化する工程を更に備えたもの
である。
【００４２】また、酸素プラズマ処理又は酸素アニール
処理により前記チタン膜の上端部を酸化するものであ
る。
【００４３】また、窒素プラズマ処理又は窒素アニール
処理により前記チタン膜の上端部を窒化するものであ
る。
【００４４】
【発明の実施の形態】以下、本発明のいくつかの実施の
形態を図面に基づいて説明する。 実施の形態１．図１及び図２は、この発明の実施の形態
１にかかる半導体装置の製造方法を工程順に示す概略断
面図である。以下、図１及び図２に基づいて実施の形態
１の半導体装置の構造及び製造方法をともに説明する。
【００４５】先ず、導電層１上に層間絶縁膜２を形成し
て、導電層１を層間絶縁膜２で覆う。ここで、導電層１
は半導体基板又は半導体基板上に形成された配線層であ
る。次に、層間絶縁膜２を選択的に除去することによ
り、配線層１に到達するコンタクトホール７（開口）を
形成する。その後、コンタクトホール７の内壁及び層間
絶縁膜２上にチタン膜３と窒化チタン膜４の積層膜から
なるバリアメタル膜（第１の密着層）を形成し、バリア
メタル膜上にタングステン膜５（第１の導電膜）を形成
してコンタクトホール７を埋め込む。この際、コンタク
トホール７内のタングステン膜５にシーム部６（空隙）
が形成される。この状態を図１（ａ）に示す。
【００４６】次に、図１（ｂ）に示すように、窒化チタ
ン膜４をストッパーとしてエッチバックを行う。これに
より、層間絶縁膜２上においてタングステン膜５が除去
され、更にコンタクトホール７内のタングステン膜５が
所定量だけ除去される。そして、図１（ｂ）に示すよう
に窒化チタン膜４の上面からの深さがｄ１、直径がＤの
リセス８が形成される。これにより、コンタクトホール
７内に形成されたシーム部６が外部に露出する。
【００４７】次に、図１（ｃ）に示すように、タングス
テン膜９を形成してリセス８を埋め込む。これにより、
コンタクトホール７内のタングステン膜５上にタングス
テン膜９が積層され、露出していたシーム部６がタング
ステン膜９によって密閉される。
【００４８】次に、図１（ｄ）に示すように、ＣＭＰ法
によりタングステン膜９を研磨する。ここで、リセス８
は浅いホールであるため、タングステン膜９のカバレッ
ジはリセス８の底及び側壁で略等しい。このため、図１
（ｃ）の工程でリセス８内にタングステン膜９を形成す
ると、リセス８の底から上方に向かってタングステン膜
９が堆積するとともに、リセス８の側壁から横方向にタ
ングステン膜９が堆積し、タングステン膜９上にやはり
シーム部９ａが形成される。図１（ｃ）に示すように、
シーム部９ａが密着した状態では、リセス８の側壁から
Ｄ／２の厚さのタングステン膜９が堆積しており、カバ
レッジが均一であるため、シーム部９ａの下端はリセス
８の底からＤ／２だけ上に位置することになる。従っ
て、図１（ｂ）の状態でＤ／２＞ｄ１となるようにリセ
ス８を形成しておけば、シーム部９ａの下端の位置は窒
化チタン膜４の上面よりも常に上側に位置することにな
り、図１（ｄ）のＣＭＰ研磨によってシーム部９ａが上
部に露出することはない。このように、Ｄ／２＞ｄ１と
なるようにリセス８の形状を設定することで、図１
（ｄ）の状態でタングステン膜９上にシーム部９ａが残
存してしまうことを抑止できる。そして、上面にシーム
部９ａを残すことなくタングステン膜５，９から成る２
段構造のタングステンプラグ（導電体）をコンタクトホ
ール７内に形成することができる。なお、Ｄ／２＞ｄ１
の条件を満たしていない場合であっても、リセス８の深
さｄ１が浅いため、タングステン膜９の膜厚によってリ
セス８は埋め込まれる。従って、リセス８の径、深さを
限定しない場合であっても、プラグを２段構造にするこ
とによってタングステン膜９上でのシーム部の発生を抑
えることができる。
【００４９】このように、タングステンプラグを２段構
造とし、シーム部６が上方に向かって露出することを抑
止できるため、タングステンプラグと接続される上層の
金属配線を形成した際にタングステンプラグと金属配線
との接触面積を十分に確保することができる。従って、
タングステンプラグと金属配線との接触部の電気抵抗を
低減させるとともに、接触部におけるＥＭ耐性などの信
頼性を向上させることができる。また、シーム部６の上
方への露出を抑えることにより、ＣＭＰ研磨の際、若し
くはその後の洗浄等によってタングステンプラグが腐食
することを抑止できる。
【００５０】次に、図２に基づいて、図１のタングステ
ンプラグとともに形成されるアライメントマーク及び重
ね合わせ検査マークの形成工程について説明する。図２
は、半導体基板上の別の領域に形成される写真製版用ア
ライメントマーク部及び重ね合わせ検査マーク部（以
下、マーク部という）を示す概略断面図である。
【００５１】先ず、図２（ａ）に示すように、導電層１
上に層間絶縁膜２を形成し、層間絶縁膜２を選択的に除
去することにより、配線層１に到達する開口部１１を形
成する。その後、開口部１１の内壁及び層間絶縁膜２上
にバリアメタル膜１２を形成し、バリアメタル膜１２上
にタングステン膜５を形成して開口部１１を埋め込む。
ここでバリアメタル膜１２は、図１に示したようチタン
膜３と窒化チタン膜４の積層膜から構成される。この工
程は図１（ａ）の工程に対応する。
【００５２】次に、図２（ｂ）に示すように、バリアメ
タル膜１２をストッパーとしてエッチバックを行う。こ
れにより、層間絶縁膜２上及び開口部１１内のタングス
テン膜５が除去され、開口部１１の底のバリアメタル膜
１２が露出する。開口部１１内では、側壁の一部にタン
グステン膜５が残存する。この工程は図１（ｂ）の工程
に対応する。このように、マーク部においては、通常、
層間絶縁膜２の深さよりも広い幅で開口部１１が形成さ
れるため、タングステン膜５のエッチバック後は、図２
（ｂ）に示すように開口部１１の底のタングステン膜５
は完全にエッチバックされ、下層のバリアメタル膜が露
出する。
【００５３】次に、図２（ｃ）に示すように、タングス
テン膜９を形成して開口部１１内のタングステン膜５、
バリアメタル膜１２を覆う。この工程は図２（ｃ）の工
程に対応する。
【００５４】次に、図２（ｄ）に示すように、ＣＭＰ法
により研磨を行い、層間絶縁膜２上のタングステン膜９
及びバリアメタル膜１２を除去する。この工程は図１
（ｄ）の工程に対応する。これにより、タングステン膜
９は開口部１１内のみに残存する。図２（ｂ）の工程に
おいて、開口部１１内のバリアメタル膜１２が露出する
までエッチバックを行うため、図２（ｄ）に示すよう
に、タングステン膜９の表面には十分な深さ（＝ｄ２）
の段差が形成されることになる。
【００５５】特に、タングステン膜９は図１に示したコ
ンタクトホール７のリセス８を埋め込めば良いため、タ
ングステン膜９の膜厚はリセス８の膜厚以下に設定すれ
ば十分である。これにより、図２（ｄ）に示すように、
タングステン膜９を研磨した後においてもタングステン
膜９の表面の段差９ａを深くすることが可能となる。従
って、マーク部において段差９ａを確実に形成すること
ができ、写真製版の際の位置合わせ及び重ね合わせ検査
を高精度に行うことが可能となる。
【００５６】以上説明したように実施の形態１によれ
ば、タングステンプラグをタングステン膜５及びタング
ステン膜９からなる２段構造としたため、コンタクトホ
ール７内のシーム部６を密閉することができる。従っ
て、タングステンプラグ上に接続される上層配線との接
触面積がシーム部６によって減少してしまうことを抑止
できる。これにより、タングステンプラグと上層配線と
の接触面積を十分に広く確保することができ、上層配線
との接触部における電気抵抗の低減を達成できる。ま
た、タングステンプラグと上層配線との接触面積を広く
できるためＥＭ耐性などの信頼性を向上させることがで
きる。また、シーム部６を密閉したことにより、ＣＭＰ
研磨の際に用いる研磨液、その後の工程でのエッチング
液、洗浄液等がシーム部６に侵入することを抑止でき、
タングステンプラグの腐食を抑えることができる。
【００５７】更に、写真製版用アライメントマーク部及
び重ね合わせ検査マーク部においては、エッチバックに
よって開口部１１の底が露出するまでタングステン膜５
を除去し、コンタクトホール７の形成領域のリセス８の
深さ程度の膜厚でタングステン膜９を形成することによ
り、タングステン膜９を開口部１１の内壁に沿って形成
することができる。従って、タングステン膜９の表面の
段差９ａを十分に深く形成することができ、段差９ａの
検出を確実に行うことが可能となる。これにより、写真
製版の際のアライメント調整及び重ね合わせ検査の精度
を大幅に向上させることが可能となる。
【００５８】実施の形態２．図３は、この発明の実施の
形態２にかかる半導体装置の製造方法を工程順に示す概
略断面図である。以下、図３に基づいて実施の形態２の
半導体装置の構造と製造方法をともに説明する。なお、
図３において、実施の形態１と同一の構成要素について
は同一の符号を付する。
【００５９】実施の形態２の製造工程において、実施の
形態１の図１（ａ）の工程は実施の形態１と同様に行
う。図３（ａ）は、実施の形態１の図１（ａ）の工程を
経た後、タングステン膜５のエッチバックを行った状態
を示している。ここで、実施の形態２では層間絶縁膜２
をストッパーとしてエッチバックを行っている。従っ
て、図３（ａ）に示すようにコンタクトホール７内にお
いて、タングステン膜５の上面よりも上層のチタン膜３
及び窒化チタン膜４は除去されている。また、コンタク
トホール７以外の領域では層間絶縁膜２上のチタン膜３
及び窒化チタン膜４が除去され、層間絶縁膜２が露出し
ている。図３（ａ）に示す状態では、実施の形態１と同
様に、タングステン膜５にシーム部６が形成されてい
る。
【００６０】図３（ａ）に示す工程の後、図３（ｂ）に
示すように、コンタクトホール７内のタングステン膜５
上及び層間絶縁膜２上にチタン膜１３及び窒化チタン膜
１４を順次形成し、チタン膜１３及び窒化チタン膜１４
から成るバリアメタル膜（第２の密着層）を形成する。
そして、窒化チタン膜１４上に再びタングステン膜１５
（第２の導電膜）を形成する。これにより、上方に露出
していたシーム部６が密閉される。
【００６１】次に、図３（ｃ）に示すように、ＣＭＰ法
による研磨を行い、層間絶縁膜２上のタングステン膜１
５、窒化チタン膜１４及びチタン膜１３を除去して層間
絶縁膜２を露出させる。これにより、実施の形態２のタ
ングステンプラグが完成する。
【００６２】実施の形態２では、タングステン膜５とタ
ングステン膜１５の間にチタン膜１３及び窒化チタン膜
１４を形成しているため、タングステン膜５とタングス
テン膜１５の密着性を高めることができる。また、プラ
グの材料としてタングステン膜５とタングステン膜１５
の代わりに２種類の異なる導電材料を用いた場合には、
これらの異なる導電材料間のオーミック特性を向上させ
ることができ、且つ導電材料が相互に拡散してしまうこ
とを抑止できる。
【００６３】実施の形態２によれば、タングステンプラ
グをタングステン膜５及びタングステン膜１５からなる
２段構造としたため、タングステン膜５に形成されたシ
ーム部６を密閉することができる。従って、実施の形態
１と同様に上層配線との接触面積を広く確保して電気抵
抗の低減、ＥＭ耐性などの信頼性の向上を達成でき、ま
たタングステンプラグの腐食を抑止することができる。
更に、タングステン膜５をエッチバックすることによ
り、実施の形態１と同様にマーク部の段差を深く形成す
ることができ、アライメント及び重ね合わせ検査の精度
を向上させることが可能となる。
【００６４】実施の形態３．図４は、この発明の実施の
形態３にかかる半導体装置を示す概略断面図である。以
下、図４に基づいて実施の形態３の半導体装置を説明す
る。なお、図４において、実施の形態１，２と同一の構
成要素については同一の符号を付する。
【００６５】図４は、実施の形態２の図３（ｂ）の工程
において、タングステン膜５をエッチバックした後にバ
リアメタル膜として窒化チタン膜１１のみを形成したも
のである。その他の構成は実施の形態２と同様である。
【００６６】このように、バリアメタル膜を窒化チタン
膜１１のみとすることにより、タングステン膜１５をＣ
ＭＰ研磨した後のフッ化水素溶液による洗浄の際に、バ
リアメタル膜中のチタンが溶出してしまうことを抑止で
きる。
【００６７】また、タングステンプラグを２段構造とし
ているため、実施の形態１と同様に上層配線との接触面
積を広く確保して電気抵抗の低減、ＥＭ耐性などの信頼
性の向上を達成でき、またタングステンプラグの腐食を
抑止することができる。更に、実施の形態１と同様にマ
ーク部の段差を深く形成することができ、アライメント
及び重ね合わせ検査の精度を向上させることが可能とな
る。
【００６８】実施の形態４．図５は、この発明の実施の
形態４にかかる半導体装置の製造方法を工程順に示す概
略断面図である。以下、図５に基づいて実施の形態４の
半導体装置の構造と製造方法をともに説明する。なお、
図５において、実施の形態１，２と同一の構成要素につ
いては同一の符号を付する。
【００６９】実施の形態４の製造工程において、実施の
形態１の図１（ａ）の工程は実施の形態１と同様に行
う。図５（ａ）は、実施の形態１の図１（ａ）の工程を
経た後、タングステン膜５のエッチバックを行った状態
を示している。ここで、実施の形態４では層間絶縁膜２
をストッパーとしてエッチバックを行っている。従っ
て、図５（ａ）に示すようにコンタクトホール７内にお
いて、タングステン膜５の上面よりも上層のチタン膜３
及び窒化チタン膜４は除去されている。また、コンタク
トホール７以外の領域では層間絶縁膜２上のチタン膜３
及び窒化チタン膜４が除去され、層間絶縁膜２が露出し
ている。なお、実施の形態１と同様に、タングステン膜
５にはシーム部６が形成される。
【００７０】そして、実施の形態４では、タングステン
膜５をエッチバックした後、酸素（Ｏ２）プラズマ処理
又は酸素雰囲気でアニールすることにより、コンタクト
ホール７側壁のチタン膜１０を酸化させている。これに
より、チタン膜１０の上部に酸化チタン（ＴｉｘＯｙ）
膜１６が形成され、チタン膜１０が上部に露出すること
が抑えられる。
【００７１】その後、図５（ｂ）に示すように、実施の
形態２と同様にチタン膜１４と窒化チタン膜１５からな
るバリアメタル膜を形成し、タングステン膜１５を形成
してシーム部６を埋め込む。そして、タングステン膜１
５をＣＭＰ法により研磨した後、フッ化水素溶液による
洗浄を行う。
【００７２】フッ化水素溶液による洗浄では上部に露出
しているチタン膜１３が溶出して１７が形成される。し
かし、チタン膜１３の下層にはコンタクトホール７の内
壁に沿って酸化チタン膜１６が形成されているため、チ
タンの溶出は隙間１７が酸化チタン膜１６に到達した時
点で停止する。このため、フッ化水素溶液によって酸化
チタン膜１６の下層のチタン膜３が溶出することを抑え
ることができ、更に下層の導電層１まで隙間１７が到達
してしまうことを抑止できる。
【００７３】また、タングステンプラグを２段構造とし
ているため、実施の形態１と同様に上層配線との接触面
積を広く確保して電気抵抗の低減、ＥＭ耐性などの信頼
性の向上を達成でき、またタングステンプラグの腐食を
抑止することができる。更に、実施の形態１と同様にマ
ーク部の段差を深く形成することができ、アライメント
及び重ね合わせ検査の精度を向上させることが可能とな
る。
【００７４】実施の形態５．図６は、この発明の実施の
形態５にかかる半導体装置の製造方法を工程順に示す概
略断面図である。以下、図６に基づいて実施の形態５の
半導体装置の構造と製造方法をともに説明する。なお、
図６において、実施の形態１と同一の構成要素について
は同一の符号を付する。
【００７５】実施の形態５の製造工程において、実施の
形態１の図１（ａ）の工程は実施の形態１と同様に行
う。図６（ａ）は、実施の形態１の図１（ａ）の工程を
経た後、タングステン膜５のエッチバックを行った状態
を示している。ここで、実施の形態５では層間絶縁膜２
をストッパーとしてエッチバックを行っている。従っ
て、図６（ａ）に示すようにコンタクトホール７内にお
いて、タングステン膜５の上面よりも上層のチタン膜３
及び窒化チタン膜４は除去されている。また、コンタク
トホール７以外の領域では層間絶縁膜２上のチタン膜３
及び窒化チタン膜４が除去され、層間絶縁膜２が露出し
ている。なお、実施の形態１と同様に、タングステン膜
５にはシーム部６が形成される。
【００７６】そして、実施の形態５では、タングステン
膜５をエッチバックした後、窒素（Ｎ２）プラズマ処
理、又は窒素雰囲気で温度６００℃程度以上でアニール
することにより、コンタクトホール７側壁のチタン膜１
０を窒化させている。これにより、チタン膜１０の上部
に窒化チタン（ＴｉｘＮｙ）膜１８が形成され、チタン
膜１０が上部に露出することが抑えられる。
【００７７】その後、図６（ｂ）に示すように、実施の
形態２と同様にチタン膜１４と窒化チタン膜１５からな
るバリアメタル膜を形成し、タングステン膜１５を形成
してシーム部６を埋め込む。そして、タングステン膜１
５をＣＭＰ法により研磨した後、フッ化水素溶液による
洗浄を行う。
【００７８】フッ化水素溶液による洗浄では上部に露出
しているチタン膜１３が溶出して隙間１９が形成され
る。しかし、チタン膜１３の下層にはコンタクトホール
７の内壁に沿って窒化チタン膜１８が形成されているた
め、チタンの溶出は隙間１９が窒化チタン膜１８に到達
した時点で停止する。このため、フッ化水素溶液によっ
て窒化チタン膜１８の下層のチタン膜３が溶出すること
を抑えることができ、更に下層の導電層１まで隙間１９
が到達してしまうことを抑止できる。
【００７９】また、タングステンプラグを２段構造とし
ているため、実施の形態１と同様に上層配線との接触面
積を広く確保して電気抵抗の低減、ＥＭ耐性などの信頼
性の向上を達成でき、またタングステンプラグの腐食を
抑止することができる。更に、実施の形態１と同様にマ
ーク部の段差を深く形成することができ、アライメント
及び重ね合わせ検査の精度を向上させることが可能とな
る。
【００８０】なお、上述した各実施の形態では、プラグ
の材料として埋め込み性の良好なタングステンを例示し
たが、タングステンの代わりに抵抗の低い銅を用いても
よい。また、バリアメタル膜としてチタン膜と窒化チタ
ン膜の積層膜を例に挙げたが、タンタル膜と窒化タンタ
ル膜からなる積層膜、又はタンタル膜、窒化タンタル膜
及びタンタル膜からなる３層の積層膜を用いてもよい。
更に、バリアメタル膜として単層のタンタル膜又は単層
の窒化タンタル膜を用いてもよい。
【００８１】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
【００８２】開口を埋め込む導電体を第１の導電膜と第
２の導電膜の２段構造としたことにより、開口内の空隙
（シーム部）を密閉することができる。従って、導電体
上に接続される上層配線との接触面積が空隙によって減
少してしまうことを抑止できる。これにより、上層配線
との接触抵抗の低減するとともにＥＭ耐性などの信頼性
を向上させることができる。
【００８３】開口の径を絶縁膜の上面から第１の導電膜
の上端までの深さよりも大きくしたことにより、第２の
導電膜の表面に空隙（シーム部）が形成されることを抑
止できる。
【００８４】開口の内壁及び底に第１の密着層を形成し
たため、開口内への導電体の密着性を高めることがで
き、また導電体を構成する導電材料が他の層へ拡散して
しまうことを抑止できる。
【００８５】第２の導電膜の側面及び下面を覆うように
第２の密着層を形成したことにより、第１の導電膜と第
２の導電膜の密着性、オーミック特性を向上させること
ができ、また第１の導電膜と第２の導電膜を構成する導
電材料が相互に拡散してしまうことを抑止できる。
【００８６】開口の内壁の上部における第１の密着層の
チタン膜の上端部を酸化若しくは窒化したため、その後
の洗浄工程、エッチング工程などによって下層のチタン
膜が溶出することを抑えることができ、更に下層の導電
層、半導体基板にボイドが形成されてしまうことを抑止
できる。
【００８７】開口の内壁に沿った周辺部のみに第１の導
電膜を形成し、開口の底の一部において第１の導電膜を
除去するようにしたため、第２の絶縁膜を形成した際に
開口の中心近傍の上面に段差を形成することができる。
これにより、位置合わせの際に段差を確実に検出するこ
とが可能となり、写真製版の際のアライメント調整及び
重ね合わせ検査の精度を大幅に向上させることが可能と
なる。
【００８８】第１及び第２の導電膜としてタングステン
膜を用いることにより、アスペクト比が大きな開口であ
っても確実に埋め込むことが可能となる。また、第１及
び第２の導電膜として銅膜を用いることにより、導電体
の低抵抗化を達成することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１にかかる半導体装置
の製造方法を工程順に示す概略断面図である。
【図２】 この発明の実施の形態１にかかる半導体装置
のマーク部の製造工程を示す概略断面図である。
【図３】 この発明の実施の形態２にかかる半導体装置
の製造方法を工程順に示す概略断面図である。
【図４】 この発明の実施の形態３にかかる半導体装置
を示す概略断面図である。
【図５】 この発明の実施の形態４にかかる半導体装置
の製造方法を工程順に示す概略断面図である。
【図６】 この発明の実施の形態５にかかる半導体装置
の製造方法を工程順に示す概略断面図である。
【図７】 従来のタングステンプラグの形成方法を示す
概略断面図である。
【図８】 従来のタングステンプラグと上層配線との接
触部を示す平面図である。
【図９】 従来の半導体装置のアライメントマーク部及
び重ね合わせ検査マーク部を示す概略断面図である。
【符号の説明】
１ 導電層、 ２ 層間絶縁膜、 ３ チタン膜、 ４
窒化チタン膜、 ５，９，１５ タングステン膜、
６ シーム部、 ７ コンタクトホール、 ８リセス、
１１ 開口部、 １２ バリアメタル膜、 １３ チ
タン膜、 １４ 窒化チタン膜、 １６ 酸化チタン
膜、 １７，１９ 隙間、 １８ 窒化チタン膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山下 貴司 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F033 JJ18 JJ19 JJ33 NN03 NN06 NN07 NN11 PP07 QQ09 QQ24 QQ31 QQ37 QQ48 XX01 XX05 XX09 XX13 XX15 XX28

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上の絶縁膜に形成された開口
    に、上層及び下層の導電層間を電気的に接続するための
    導電体が埋め込まれた半導体装置であって、 前記導電体は、 前記開口を埋め込み、上端が前記絶縁膜の上面よりも下
    層に位置する第１の導電膜と、 前記開口内の前記第１の導電膜上に埋め込まれ、上面が
    前記絶縁膜の上面と略同一面である第２の導電膜とを備
    えたことを特徴とする半導体装置。
  2. 【請求項２】 前記開口内において前記第１の導電膜上
    に空隙が形成され、前記空隙が前記第２の導電膜によっ
    て密閉されていることを特徴とする請求項１記載の半導
    体装置。
  3. 【請求項３】 前記開口の直径の１／２の値が前記絶縁
    膜の上面から前記第１の導電膜の上端までの深さよりも
    大きいことを特徴とする請求項１又は２記載の半導体装
    置。
  4. 【請求項４】 前記開口の内壁及び底に第１の密着層が
    形成されていることを特徴とする請求項１〜３のいずれ
    かに記載の半導体装置。
  5. 【請求項５】 前記第１の密着層は前記第１の導電膜の
    上面より下部に形成され、前記第２の導電膜の側面及び
    下面を覆うように第２の密着層が形成されていることを
    特徴とする請求項４記載の半導体装置。
  6. 【請求項６】 前記第１の密着層は、 チタン膜と窒化チタン膜を含む積層膜又はタンタル膜と
    窒化タンタル膜を含む積層膜から成ることを特徴とする
    請求項４又は５記載の半導体装置。
  7. 【請求項７】 前記第２の密着層は、 チタン膜と窒化チタン膜を含む積層膜又はタンタル膜と
    窒化タンタル膜を含む積層膜から成ることを特徴とする
    請求項５又は６記載の半導体装置。
  8. 【請求項８】 前記開口の内壁の上部における前記第１
    の密着層の前記チタン膜の上端部が酸化若しくは窒化さ
    れていることを特徴とする請求項４〜７のいずれかに記
    載の半導体装置。
  9. 【請求項９】 半導体基板上に形成された絶縁膜と、 前記絶縁膜に形成された開口の内壁に沿った周辺部のみ
    に形成され、上端が前記絶縁膜の上面よりも下層に位置
    する第１の導電膜と、 前記第１の導電膜上を含む前記開口内に埋め込まれ、前
    記開口の中心近傍の上面に段差が設けられた第２の導電
    膜とを備えたことを特徴とする半導体装置。
  10. 【請求項１０】 前記第１の導電膜がタングステン膜又
    は銅膜から成ることを特徴とする請求項１〜９のいずれ
    かに記載の半導体装置。
  11. 【請求項１１】 前記第２の導電膜がタングステン膜又
    は銅膜から成ることを特徴とする請求項１〜１０のいず
    れかに記載の半導体装置。
  12. 【請求項１２】 半導体基板上に絶縁膜を形成する工程
    と、 前記絶縁膜を選択的に除去して前記絶縁膜を貫通する開
    口を形成する工程と、 前記開口の内壁及び底を覆うように第１の密着層を形成
    する工程と、 前記絶縁膜上及び前記開口内を埋め込むように第１の導
    電膜を形成する工程と、 前記第１の導電膜をエッチングして、前記第１の導電膜
    を前記絶縁膜上から除去するとともに前記開口内に残存
    する前記第１の導電膜の上面が前記絶縁膜の上面よりも
    低くなるようにリセスを形成する工程と、 前記リセス内及び前記絶縁膜上に第２の導電膜を形成す
    る工程と、 前記絶縁膜が露出するまで前記第２の導電膜を研磨し
    て、前記第２の導電膜を前記リセス内に埋め込む工程と
    を備えたことを特徴とする半導体装置の製造方法。
  13. 【請求項１３】 前記第１の導電膜をエッチングする工
    程の後、前記リセスの底及び内壁に第２の密着層を形成
    する工程を更に備え、 前記第２の導電膜を形成する工程において、前記第２の
    密着層を介して前記リセス内に第２の導電膜を形成する
    ことを特徴とする請求項１２記載の半導体装置の製造方
    法。
  14. 【請求項１４】 前記第１の導電膜をエッチングする工
    程において、前記リセスの深さが前記開口の直径の１／
    ２よりも小さくなるように前記第１の導電膜のエッチン
    グを行うことを特徴とする請求項１２又は１３記載の半
    導体装置の製造方法。
  15. 【請求項１５】 前記第１の導電膜をエッチングする工
    程において、前記開口の底の少なくとも一部において前
    記第１の導電膜を完全に除去することを特徴とする請求
    項１２〜１４のいずれかに記載の半導体装置の製造方
    法。
  16. 【請求項１６】 前記第１の導電膜又は第２の導電膜と
    してタングステン膜を形成することを特徴とする請求項
    １２〜１５のいずれかに記載の半導体装置の製造方法。
  17. 【請求項１７】 前記第１の導電膜又は第２の導電膜と
    して銅膜を形成することを特徴とする請求項１２〜１５
    のいずれかに記載の半導体装置の製造方法。
  18. 【請求項１８】 前記第１の密着層を形成する工程にお
    いて、前記第１の密着層をチタン膜と窒化チタン膜を含
    む積層膜又はタンタル膜と窒化タンタル膜を含む積層膜
    として形成することを特徴とする請求項１２〜１７のい
    ずれかに記載の半導体装置の製造方法。
  19. 【請求項１９】 前記第２の密着層を形成する工程にお
    いて、前記第２の密着層をチタン膜と窒化チタン膜を含
    む積層膜又はタンタル膜と窒化タンタル膜を含む積層膜
    として形成することを特徴とする請求項１２〜１８のい
    ずれかに記載の半導体装置の製造方法。
  20. 【請求項２０】 前記第１の密着層を形成する工程にお
    いて、前記第１の密着層をチタン膜と窒化チタン膜を含
    む積層膜として形成し、 前記第１の導電膜をエッチングする工程の後、前記開口
    の内壁における前記チタン膜の上端部を酸化若しくは窒
    化する工程を更に備えたことを特徴とする請求項１２〜
    １７のいずれかに記載の半導体装置の製造方法。
  21. 【請求項２１】 酸素プラズマ処理又は酸素アニール処
    理により前記チタン膜の上端部を酸化することを特徴と
    する請求項２０記載の半導体装置の製造方法。
  22. 【請求項２２】 窒素プラズマ処理又は窒素アニール処
    理により前記チタン膜の上端部を窒化することを特徴と
    する請求項２０記載の半導体装置の製造方法。
JP2001361243A 2001-11-27 2001-11-27 半導体装置及びその製造方法 Withdrawn JP2003163263A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001361243A JP2003163263A (ja) 2001-11-27 2001-11-27 半導体装置及びその製造方法
US10/192,629 US6740564B2 (en) 2001-11-27 2002-07-11 Method for manufacturing a semiconductor device
TW091120857A TW561555B (en) 2001-11-27 2002-09-12 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001361243A JP2003163263A (ja) 2001-11-27 2001-11-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003163263A true JP2003163263A (ja) 2003-06-06

Family

ID=19171939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001361243A Withdrawn JP2003163263A (ja) 2001-11-27 2001-11-27 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US6740564B2 (ja)
JP (1) JP2003163263A (ja)
TW (1) TW561555B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102971834A (zh) * 2010-07-08 2013-03-13 美国国家半导体公司 具有基本平坦的顶表面的通孔
WO2018163020A1 (ja) * 2017-03-10 2018-09-13 株式会社半導体エネルギー研究所 導電体、導電体の作製方法、半導体装置、および半導体装置の作製方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579738B2 (en) * 2000-12-15 2003-06-17 Micron Technology, Inc. Method of alignment for buried structures formed by surface transformation of empty spaces in solid state materials
US6903011B2 (en) * 2003-06-05 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Displacement method to grow cu overburden
KR100567624B1 (ko) * 2004-06-15 2006-04-04 삼성전자주식회사 반도체 장치의 제조 방법
US7407885B2 (en) * 2005-05-11 2008-08-05 Micron Technology, Inc. Methods of forming electrically conductive plugs
JP2008010551A (ja) * 2006-06-28 2008-01-17 Toshiba Corp 半導体装置およびその製造方法
CN103633012B (zh) * 2012-08-13 2016-11-02 上海华虹宏力半导体制造有限公司 改善硅片翘曲度的方法
JP2021150526A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体装置、半導体記憶装置、及び、半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226280A (ja) 1992-02-14 1993-09-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
EP0571691B1 (en) * 1992-05-27 1996-09-18 STMicroelectronics S.r.l. Metallization over tungsten plugs
JP3104534B2 (ja) * 1994-06-27 2000-10-30 ヤマハ株式会社 半導体装置とその製法
JPH08203871A (ja) 1995-01-24 1996-08-09 Sony Corp 半導体装置の製造方法
JP3228181B2 (ja) * 1997-05-12 2001-11-12 ヤマハ株式会社 平坦配線形成法
US6184104B1 (en) * 1998-09-10 2001-02-06 Chartered Semiconductor Manufacturing Ltd. Alignment mark strategy for oxide CMP
US6576546B2 (en) * 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102971834A (zh) * 2010-07-08 2013-03-13 美国国家半导体公司 具有基本平坦的顶表面的通孔
JP2013531384A (ja) * 2010-07-08 2013-08-01 ナショナル セミコンダクター コーポレーション 実質的に平坦な上面を備えたビア
WO2018163020A1 (ja) * 2017-03-10 2018-09-13 株式会社半導体エネルギー研究所 導電体、導電体の作製方法、半導体装置、および半導体装置の作製方法

Also Published As

Publication number Publication date
US20030100178A1 (en) 2003-05-29
TW561555B (en) 2003-11-11
US6740564B2 (en) 2004-05-25

Similar Documents

Publication Publication Date Title
JPH05206290A (ja) 多層相互接続集積回路用ビア形成方法
JP2004080044A (ja) トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置
JP2005101433A (ja) 半導体装置およびその製造方法
JP4231055B2 (ja) 半導体装置及びその製造方法
US20030186537A1 (en) Method for fabricating electronic device
JP2003163263A (ja) 半導体装置及びその製造方法
JPH11186391A (ja) 半導体装置およびその製造方法
JP2004288950A (ja) 配線構造
JP2000243836A (ja) 半導体素子の配線形成方法
US20060148244A1 (en) Method for cleaning a semiconductor substrate
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JPH07169835A (ja) 半導体素子のメタルプラグの形成方法
JP4472286B2 (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法
KR100640407B1 (ko) 반도체 소자의 다마신 구조 형성 방법
JP2002319617A (ja) 半導体装置及びその製造方法
JP2009054879A (ja) 集積回路の製造方法
KR100737701B1 (ko) 반도체 소자의 배선 형성 방법
JPH10209276A (ja) 配線形成方法
KR100906306B1 (ko) 반도체 소자의 구리 배선 형성 방법
JP2007214418A (ja) 半導体装置の製造方法
JP2011023449A (ja) 半導体装置
JP2004031638A (ja) 配線構造の形成方法
JP2000307003A (ja) 半導体装置の製造方法
KR100383756B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2007027234A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050201