JPH08203871A

JPH08203871A - 半導体装置の製造方法

Info

Publication number: JPH08203871A
Application number: JP928495A
Authority: JP
Inventors: Naomiki Tamiya; 直幹民谷
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-01-24
Filing date: 1995-01-24
Publication date: 1996-08-09

Abstract

(57)【要約】【目的】層間絶縁膜のコンタクトホールにプラグが埋
め込まれるタイプの半導体装置の製造方法に関し、プラ
グを形成する際に、プラグロス、トレンチング、あるい
はシームなどの不具合を低減することができ、集積密
度、信頼性、電気抵抗、表面の平坦化などの向上を図る
ことができる半導体装置の製造方法を提供すること。【構成】下導電層３０の表面に層間絶縁膜３２を成膜
し、この層間絶縁膜３２にコンタクトホール３６を形成
し、このコンタクトホール３６内に入り込むように、層
間絶縁膜３２の全面にプラグ用導電層４０ａを成膜し、
このプラグ用導電層４０ａをエッチバック処理すること
によりコンタクトホール３６内に埋め込みプラグ４０を
形成し、この埋め込みプラグ４０を介して、層間絶縁膜
の上に成膜される上導電層と下導電層３０とを接続する
半導体装置の製造方法の改良。埋め込みプラグ４０を形
成するためのエッチバック処理時に、プラグ用導電層４
０ａと反応する活性種（ＦラジカルまたはＣｌラジカ
ル）を失活させる失活用ガス（たとえばＨ₂ ）を含むガ
スを用いてドライエッチングする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、さらに詳しくは、層間絶縁膜のコンタクトホー
ルにプラグが埋め込まれるタイプの半導体装置の製造方
法の改良に関する。

【０００２】

【従来の技術】半導体装置、特にＬＳＩ，ＶＬＳＩ，Ｕ
ＬＳＩなどの集積回路ＩＣの配線構造においては、下導
電層（半導体基板に形成された素子領域、下層配線、電
極なども含む）の上に形成された層間絶縁膜（表面絶縁
層も含む）にコンタクトホールを形成し、このコンタク
トホールを通して、層間絶縁膜の上に成膜された上導電
層（上層配線、電極などを含む）が下導電層に電気的に
コンタクトする多層配線構造が採用されている。

【０００３】このような多層配線構造において、半導体
装置の高速化・高集積化に伴い、そのデザインルールの
縮小化が成され、それに伴い、コンタクトホールの開口
径が微細化している。一方、層間絶縁膜の膜厚は、配線
間容量などの規制により、ある程度以上の膜厚が必要で
ある。

【０００４】そのため、開口径に対するコンタクトホー
ルの深さの比（アスペクト比）は増大し、それに伴い上
導電層を構成する材料のカバレッジは低下する。たとえ
ば図３に示すように、半導体基板２の表面に、層間絶縁
膜４を成膜し、その層間絶縁膜４にアスペクト比が高い
コンタクトホール６を形成し、そのコンタクトホール６
にアルミニウム配線層１０をＴｉ下地層８と共に埋め込
む場合には、アルミニウム配線層１０のカバレッジが低
下する。この結果、コンタクト部に於ける接続の信頼性
が低下し、ひいては半導体装置の信頼性が低下する。

【０００５】そこで、図４に示すように、コンタクトホ
ール６内にタングステンなどの金属材料で構成されたプ
ラグ１４を埋め込み、このプラグ１４を介して、アルミ
ニウム配線層１８と半導体基板２とを接続する方法が開
発されている。この方法は、アスペクト比が高いコンタ
クトホール６における上層配線（アルミニウム配線層）
のカバレッジの補助技術として非常に有用である。な
お、図４中、符号１２は、ＴｉとＴｉＮとなどから成る
密着層を示し、符号１６は、Ｔｉなどで構成されるバリ
アメタル層を示す。

【０００６】図４に示すプラグ１４の製造プロセスを、
図５に基づき説明する。図５（Ａ）に示すように、単結
晶シリコン基板で構成される半導体基板２の表面に、半
導体素子を形成した後、その表面に酸化シリコンなどで
構成される層間絶縁膜４をＣＶＤなどで成膜する。次
に、その層間絶縁膜４に、所定のパターンで、コンタク
トホール６を形成する。次に、図５（Ｂ）に示すよう
に、層間絶縁膜４のコンタクトホール６内に入り込むよ
うに、層間絶縁膜４の表面に密着層１２をスパッタ法あ
るいはＣＶＤなどで成膜する。密着層１２は、ＴｉとＴ
ｉＮとの積層膜で構成される。

【０００７】次に、図５（Ｃ）に示すように、密着層１
２の表面にプラグとなる金属層１４ａをスパッタ法ある
いはＣＶＤ法で成膜する。金属層１４ａは、タングステ
ンで構成される。その後、ＲＩＥなどのドライエッチン
グにより金属層１４ａの全面をエッチングする。そのエ
ッチングは、層間絶縁膜４の表面を露出させるまで行
う。その結果、コンタクトホール６内にプラグ１４が残
る。

【０００８】前記金属層１４ａをエッチバックして、プ
ラグ６を形成するエッチング工程は、たとえば次に示す
三段階のエッチングで構成される。第１のエッチングで
は、図６（Ａ）に示すように、タングステン膜で構成さ
れる金属層１４ａの残り膜厚ｔが２００ｎｍになるよう
に、全面的にエッチングする。このタングステン膜を除
去するためのエッチングは、たとえばエッチングガスと
して、ＳＦ₆ 、Ａｒを、それぞれ１１０ｓｃｃｍ、９０
ｓｃｃｍで供給し、高周波（ＲＦ）パワー２７５Ｗ、圧
力４６．５５ｋＰａのＲＩＥ（反応性イオンエッチン
グ）により行う。このエッチング時には、クリーニング
ガスとしてＨｅを、たとえば５ｓｃｃｍで、半導体基板
の裏面より供給する。

【０００９】次に、図６（Ｂ）に示すように、第２のエ
ッチングにより、タングステン膜を、密着層１２のＴｉ
Ｎ膜との界面まで全面的にエッチングする。このタング
ステン膜のエッチングは、たとえばエッチングガスとし
て、ＳＦ₆ 、Ａｒを、それぞれ４０ｓｃｃｍ、２０ｓｃ
ｃｍで供給し、ＲＦパワー１００Ｗ、圧力３０ｋＰａの
条件のＲＩＥにより行う。このエッチング時には、クリ
ーニングガスとして、Ｈｅを、たとえば１０ｓｃｃｍ
で、半導体基板の裏面より供給する。

【００１０】次に、第３のエッチングにより、図６
（Ｃ）に示すように、密着層１２を構成するＴｉＮ膜、
Ｔｉ膜を、層間絶縁膜４との界面まで全面的にエッチン
グする。この密着層１２を除去するためのエッチング
は、たとえばエッチングガスとして、Ｃｌ₂ 、Ａｒを、
それぞれ５ｓｃｃｍ、７５ｓｃｃｍで供給し、ＲＦパワ
ー２５０Ｗ、圧力７ｋＰａで、スパッタエッチングが支
配的なドライエッチングにより行う。この第３のエッチ
ングを実施している際に、層間絶縁膜４の表面が露出す
る。

【００１１】

【発明が解決しようとする課題】しかしながら、従来の
製造プロセスでは、金属層１４ａを全面エッチングする
際に、図６（Ｂ）に示すように、金属層１４ａと密着層
１２との界面付近では、タングステン膜から成る金属層
１４ａに対する反応種が、タングステン膜の減少に伴い
プラズマ中に過剰に（余剰フッ素ラジカル：Ｆ^*）存在
することになる。過剰に存在する反応種は、コンタクト
ホール６内のプラグ１４をエッチングし、図７に示すよ
うに、プラグロス２４またはシーム２０を発生させる。

【００１２】また、同様に、図６（Ｃ）に示すように、
第３段階のエッチング時に、層間絶縁膜４の表面の密着
層１２を除去する際に、密着層１２に対する反応種が、
密着層１２の減少と共に、プラズマ中に過剰に（余剰塩
素ラジカル：Ｃｌ^*）存在することになる。この過剰に
存在する反応種は、コンタクトホール６内の密着層１２
をエッチングし、図７に示すように、トレンチング２２
を発生させる。

【００１３】プラグロス２４は、層間絶縁膜４の表面に
対するプラグ１４の頂部の凹みであり、トレンチング２
２は、密着層１２の上縁部に形成されるプラグ頂部に対
する凹みであり、シーム２０は、プラグ１４の頂部の略
中央部に形成される凹みである。

【００１４】プラグ１４にプラグロス２４が発生した場
合には、図８に示すように、プラグ１４の上に成膜され
るアルミニウム配線層などで構成される上層配線層１８
に凹み２６が形成され、この上に成膜される膜の平坦性
に支障を来す。また、トレンチング２２またはシーム２
０に相当する部分に、いわゆる”鬆”（空隙部）が発生
するおそれがあった。

【００１５】さらに、上層配線層１８の上にさらに層間
絶縁膜が積層され、その層間絶縁膜にコンタクトホール
などのパターンを形成する際に、たとえば上層配線層１
８の凹み２６の部分の直上にパターンが位置する場合、
アライメントのズレによりハレーションが発生する。こ
れにより上層配線層１８以降のコンタクトホールなどの
形状が安定せず、このコンタクトホールに於ける配線材
料のカバレッジが低下する。このことは同時に、半導体
装置の信頼性も低下させることになる。

【００１６】そのため、上層配線層１８以降の層間絶縁
膜にパターンを形成する場合には、上層配線層１８に形
成された凹み２６の部分の真上を避けるなどの制限が必
要となる。このことは同時に、上層配線層１８以降のパ
ターンの自由度を損なうことになり、半導体装置の集積
度を上げる上で障害となっていた。

【００１７】本発明は、このような実状に鑑みてなさ
れ、層間絶縁膜のコンタクトホールにプラグが埋め込ま
れるタイプの半導体装置の製造方法に関し、プラグを形
成する際に、プラグロス、トレンチング、あるいはシー
ムなどの不具合を低減することができ、集積密度、信頼
性、電気抵抗、表面の平坦化などの向上を図ることがで
きる半導体装置の製造方法を提供することを目的とす
る。

【００１８】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置の製造方法は、下導電層の
表面に層間絶縁膜を成膜し、この層間絶縁膜にコンタク
トホールを形成し、このコンタクトホール内に入り込む
ように、層間絶縁膜の全面にプラグ用導電層を成膜し、
このプラグ用導電層をエッチバック処理することにより
コンタクトホール内に埋め込みプラグを形成し、この埋
め込みプラグを介して、前記層間絶縁膜の上に成膜され
る上導電層と下導電層とを接続する半導体装置の製造方
法であって、前記埋め込みプラグを形成するためのエッ
チバック処理時に、前記プラグ用導電層と反応する活性
種を失活させる失活用ガスを含むガスを用いてドライエ
ッチングすることを特徴とする。

【００１９】前記失活用ガスとして、水素ガスを含むガ
スを用いることが好ましい。前記プラグが、単層のタン
グステンまたはタングステンを含む二種以上の積層膜で
構成されることが好ましい。前記タングステンを含む二
種以上の積層膜が、下から順に窒化チタンおよびタング
ステンの二層膜、または下から順にチタン、窒化チタン
およびタングステンの三層膜であることが好ましい。

【００２０】前記埋め込みプラグを形成するためのエッ
チバック処理が、複数段階のドライエッチング工程で構
成され、少なくとも、最終段階のドライエッチング工程
で、前記失活用ガスを含むガスを用いてドライエッチン
グすることが好ましい。前記失活用ガスとして、ＨＣ
ｌ、ＮＨ₃ 、ＨＢｒおよび水素原子を含有するフルオロ
カーボン系ガスのいずれかを含むガスを用いることがで
きる。

【００２１】前記フルオロカーボン系ガスは、ＣＨＦ
₃ 、ＣＨ₂ Ｆ₂ 、ＣＨ₃ Ｆ、ＣＨ₄ のうちのいずれかを
含むことができる。前記失活用ガスは、希釈ガスによ
り、失活用ガスの濃度が体積比で４％以下に希釈するこ
とが好ましい。

【００２２】

【作用】本発明に係る半導体装置の製造方法では、埋め
込みプラグを形成するためのエッチバック処理時に、前
記プラグ用導電層と反応する活性種を失活させる失活用
ガスを含むガスを用いてドライエッチングする。そのた
め、プラグ用導電層を全面エッチバック加工することに
よりプラグを形成する際に、プラグ用導電層の膜厚の減
少に伴い、その導電層をエッチングする活性種がプラズ
マ中で余剰気味となる。本発明では、この余剰となる活
性種を、失活性ガスと反応させ、その反応生成物ガスを
反応室内から排気する。

【００２３】このスカベンジ効果により、プラグ用導電
層のエッチング終期におけるエッチングレートの急増が
抑止され、プラグロス、トレンチング、シームなどの不
具合の発生が抑制される。その結果、プラグを通しての
上導電層と下導電層との接続抵抗を低減することができ
ると共に、その信頼性が向上する。また、プラグロスが
少なくなるので、層間絶縁膜およびプラグの上に成膜さ
れる上導電層の表面に凹みなどが形成されず、表面の平
坦性が向上する。表面の平坦性が向上すれば、上導電層
の上に成膜される層間絶縁膜の平坦性も向上し、これに
コンタクトホールなどのパターンを形成する際に、ハレ
ーションなどを生じることなく、良好なパターンを形成
することができ、ひいては半導体装置の集積度の向上お
よび高速化にも寄与する。

【００２４】さらに、本実施例では、失活性ガスとし
て、Ａｒにより多くとも４％程度に希釈された水素ガス
を用いることで、水素と同様なスカベンジ効果を有する
ＣＯ（一酸化炭素）を用いる場合に比較し、特別な除外
装置を必要とせず、現有するＲＩＥ装置系を改造するこ
となく、そのまま用いることができ、経済的である。

【００２５】

【実施例】以下、本発明に係る半導体装置の製造方法
を、図面に示す実施例に基づき、詳細に説明する。図１
（Ａ）〜（Ｃ）は本発明の一実施例に係る半導体装置の
製造方法を示す要部断面図、図２（Ａ），（Ｂ）は本発
明の他の実施例に係る半導体装置の製造方法を示す要部
断面図である。

【００２６】第１実施例図１に示す実施例は、半導体基板の表面に形成された不
純物拡散層（下導電層）と、その上に層間絶縁膜を介し
て成膜される上導電層とを、層間絶縁膜に形成されたコ
ンタクトホール内のプラグを通して電気的に導通させる
配線構造を有する半導体装置の製造方法である。この実
施例では、プラグを構成する金属材料が、層間絶縁膜側
（下側）からＴｉ（チタン）、ＴｉＮ（窒化チタン）、
Ｗ（タングステン）の三層膜構造を有している。ただ
し、以下の実施例では、ＴｉとＴｉＮとの積層膜を、密
着層３８と称し、Ｗをプラグと称する。なお、プラグを
構成する金属材料としては、ＴｉＮとＷとの二層膜構
造、また、ＴｉＮの代わりにチタンシリサイド、チタン
タングステン、窒化酸化チタン、スパッタ成膜によるチ
タンなどを用いることができる。

【００２７】図１に示す実施例では、同図（Ａ）に示す
ように、単結晶シリコン基板などで構成された半導体基
板３０の表面に、ＭＯＳトランジスタなどの素子を作り
込んだ後、層間絶縁膜３２を成膜する。層間絶縁膜３２
は、たとえば酸化シリコンなどで構成され、ＣＶＤ法な
どにより成膜される。

【００２８】次に、本実施例では、層間絶縁膜３２に、
レジストを塗布し、パターニングを行った後、異方性エ
ッチングによりコンタクトホール３６を形成する。この
コンタクトホール３６を形成するためのドライエッチン
グは、たとえばエッチングガスとしてＣＦ₄ 、ＣＨＦ
₃ 、Ａｒを、それぞれ４ｓｃｃｍ、２５ｓｃｃｍ、８０
ｓｃｃｍの流量で供給し、高周波（ＲＦ）パワー４００
Ｗ、磁束６ｍＴ、圧力１７Ｐａの条件で、反応性イオン
エッチング（ＲＩＥ）により行う。

【００２９】次に、このコンタクトホール３６内に入り
込むように、層間絶縁膜３２の表面に、プラグのための
密着層３８を成膜する。密着層３８は、たとえばチタン
（Ｔｉ）と窒化チタン（ＴｉＮ）との積層膜（Ｔｉ／Ｔ
ｉＮ）で構成される。この密着層３６をＴｉ／ＴｉＮで
構成するには、まず、Ｔｉ膜を成膜する。Ｔｉ膜は、た
とえば基板温度２００°Ｃとし、Ａｒを１００ｓｃｃｍ
で供給し、圧力０．５Ｐａ、スパッタリングパワーＤＣ
２ｋＷの条件のスパッタリングにより膜厚６０ｎｍで成
膜される。次に、このＴｉ膜の上に、ＴｉＮ膜を、たと
えば基板温度２００°Ｃとし、Ｎ₂ を１００ｓｃｃｍで
供給し、圧力１Ｐａ、スパッタリングパワーＤＣ６ｋＷ
のスパッタリングにより膜厚７０ｎｍで成膜する。

【００３０】次に、この密着層３８を成膜した後の半導
体基板３０を、基板温度６５０°Ｃ、加熱時間３０秒の
条件で、ＲＴＡ（Rapid Thermal Anneal）処理する。次
に、この密着層３８の上に、プラグ用導電層４０ａを成
膜する。この導電層４０ａは、タングステンなどの金属
で構成される。タングステンから成る導電層４０ａを成
膜するには、たとえば基板温度を４２０°Ｃとし、ＷＦ
₆ 、Ｈ₂ 、Ａｒを、それぞれ４０ｓｃｃｍ、４００ｓｃ
ｃｍ、２２５０ｓｃｃｍで供給し、圧力１０．６６ｋＰ
ａのＣＶＤにより膜厚６００ｎｍに成膜する。

【００３１】このようにしてコンタクトホール３６を埋
め込むように、導電層４０ａを成膜した後、この導電層
４０ａを異方性エッチングによる全面エッチバック処理
を行い、コンタクトホール３６内にプラグ４０を残す。
このプラグ４０は、プラズマ発生源と半導体装置に向か
うイオンエネルギーとを制御するドライエッチング装置
により、第１から第３までのエッチングを連続的に行う
ことにより形成する。

【００３２】まず、第１のエッチングにより、図１
（Ａ）に示すように、残り膜厚ｔが２００ｎｍになるま
で、たとえばタングステン膜で構成される導電層４０ａ
を全面的にエッチングする。このタングステン膜を除去
するためのエッチングは、たとえばエッチングガスとし
て、ＳＦ₆ 、Ａｒを、それぞれ１１０ｓｃｃｍ、９０ｓ
ｃｃｍで供給し、高周波（ＲＦ）パワー２７５Ｗ、圧力
４６．５５ｋＰａのＲＩＥ（反応性イオンエッチング）
により行う。このエッチング時には、クリーニングガス
としてＨｅを、たとえば５ｓｃｃｍで、半導体基板の裏
面より供給する。

【００３３】次に、前記第１のエッチングを第２のエッ
チングに切り換える。この切り替えのタイミングは、処
理時間に基づき判断しても良いが、フッ素量のスペクト
ルを検出し、フッ素量が増大した時点で切り換える終点
検出法を用いても良い。第２のエッチングでは、タング
ステン膜を、密着層３８のＴｉＮ膜との界面まで全面的
にエッチングする。このタングステン膜のエッチング
は、たとえばエッチングガスとしてのＳＦ₆ と、失活性
ガスとしてのＨ₂ を多くとも４％（体積比）程度含むＡ
ｒガスとを、それぞれ４０ｓｃｃｍ、２０ｓｃｃｍで供
給し、ＲＦパワー１００Ｗ、圧力３０ｋＰａの条件のＲ
ＩＥにより行う。このエッチング時には、クリーニング
ガスとして、Ｈｅを、たとえば１０ｓｃｃｍで、半導体
基板の裏面より供給する。

【００３４】このエッチングの際には、図１（Ｂ）に示
すように、タングステン膜であるプラグ用導電層４０ａ
の膜厚減少に伴い、タングステン膜に反応してエッチン
グを行う活性種としてのフッ素ラジカル（Ｆ^*）がプラ
ズマ中で余剰気味となってくる。しかしながら、プラズ
マ中の平衡状態では、タングステンとフッ素ラジカルと
の反応よりも、水素とフッ素ラジカルとの反応の方が圧
倒的に多いため、余剰なフッ素はＨＦの形で反応室より
排気される。このスカベンジ効果により、第２のエッチ
ング時点での金属プラグ４０のロスを低減することがで
きる。

【００３５】次に、第２のエッチングを第３のエッチン
グに切り換える。この切り替えのタイミングは、終点検
出法などで判断する。第３のエッチングでは、密着層３
８を構成するＴｉＮ膜、Ｔｉ膜を、層間絶縁膜３２との
界面まで全面的にエッチングする。この密着層３８を除
去するためのエッチングは、たとえばエッチングガスと
してのＣｌ₂ と、失活性ガスとしてのＨ₂ を多くとも４
％（体積比）程度含むＡｒガスとを、それぞれ５ｓｃｃ
ｍ、７５ｓｃｃｍで供給し、ＲＦパワー２５０Ｗ、圧力
７ｋＰａで、スパッタエッチングが支配的なドライエッ
チングにより行う。この第３のエッチングを実施してい
る際に、図１（Ｃ）に示すように、層間絶縁膜３２の表
面が露出するが、密着層３８の減少に伴い、引続きエッ
チングを継続し、層間絶縁膜３２の表面を、３０ｎｍ程
度オーバエッチングする。このエッチングの際、Ｔｉ膜
の減少に伴い、塩素ラジカル（Ｈ^*）がプラズマ中で余
剰気味となってくる。しかしながら、プラズマ中の平衡
状態では、チタン（Ｔｉ）と塩素ラジカルとの反応より
も、水素と塩素ラジカルとの反応の方が圧倒的に多いた
め、余剰なフッ素はＨＣｌの形で反応室より排気され
る。このスカベンジ効果により、第３のエッチング時点
での金属プラグ４０のロスあるいはシームあるいは密着
層３８のトレンチングを低減することができる。

【００３６】その結果、プラグを通しての上導電層と下
導電層（本実施例の場合、不純物拡散層）との接続抵抗
を低減することができると共に、その信頼性が向上す
る。また、プラグロスが少なくなるので、層間絶縁膜３
４およびプラグ４０の上に成膜される上導電層の表面に
凹みなどが形成されず、表面の平坦性が向上する。表面
の平坦性が向上すれば、上導電層の上に成膜される層間
絶縁膜の平坦性も向上し、これにコンタクトホールなど
のパターンを形成する際に、ハレーションなどを生じる
ことなく、良好なパターンを形成することができ、ひい
ては半導体装置の集積度の向上および高速化にも寄与す
る。

【００３７】さらに、本実施例では、失活性ガスとし
て、Ａｒにより多くとも４％程度に希釈された水素ガス
を用いることで、水素と同様なスカベンジ効果を有する
ＣＯ（一酸化炭素）を用いる場合に比較し、特別な除外
装置を必要とせず、現有するＲＩＥ装置系を改造するこ
となく、そのまま用いることができ、経済的である。

【００３８】なお、図１（Ｃ）に示す工程の後には、図
４に示すものと同様に、Ｔｉなどで構成されるバリア層
１６を介して、上導電層（上層配線）としてのアルミニ
ウム配線層１８が成膜される。第２実施例次に、本発明の第２実施例について説明する。

【００３９】この第２実施例は、前記第１実施例に比較
し、層間絶縁膜３２の表面に密着層３８を残し、その上
にバリア層および上導電層（上層配線）としてのアルミ
ニウム配線層を成膜する点が相違するのみであり、その
他の構成は、前記第１実施例と同様なので、共通する部
分の説明は一部省略する。

【００４０】本実施例では、前記第１実施例と同様なプ
ロセスで、コンタクトホール３６を埋め込むように、プ
ラグ用導電層４０ａを成膜した後、この導電層４０ａを
異方性エッチングによる全面エッチバック処理を行い、
コンタクトホール３６内にプラグ４０を残す。このプラ
グ４０は、プラズマ発生源と半導体装置に向かうイオン
エネルギーとを制御するドライエッチング装置により、
第１から第２までのエッチングを連続的に行うことによ
り形成する。

【００４１】まず、第１のエッチングにより、図２
（Ａ）に示すように、残り膜厚ｔが２００ｎｍになるま
で、たとえばタングステン膜で構成される導電層４０ａ
を全面的にエッチングする。このタングステン膜を除去
するためのエッチングは、たとえばエッチングガスとし
て、ＳＦ₆ 、Ａｒを、それぞれ１１０ｓｃｃｍ、９０ｓ
ｃｃｍで供給し、高周波（ＲＦ）パワー２７５Ｗ、圧力
４６．５５ｋＰａのＲＩＥ（反応性イオンエッチング）
により行う。このエッチング時には、クリーニングガス
としてＨｅを、たとえば５ｓｃｃｍで、半導体基板の裏
面より供給する。

【００４２】次に、第２のエッチングにより、タングス
テン膜を、密着層３８のＴｉＮ膜との界面まで全面的に
エッチングする。このタングステン膜のエッチングは、
たとえばエッチングガスとしてのＳＦ₆ と、失活性ガス
としてのＨ₂ を多くとも４％（体積比）程度含むＡｒガ
スとを、それぞれ４０ｓｃｃｍ、２０ｓｃｃｍで供給
し、ＲＦパワー１００Ｗ、圧力３０ｋＰａの条件のＲＩ
Ｅにより行う。このエッチング時には、クリーニングガ
スとして、Ｈｅを、たとえば１０ｓｃｃｍで、半導体基
板の裏面より供給する。

【００４３】このエッチングの際には、図２（Ｂ）に示
すように、タングステン膜であるプラグ用導電層４０ａ
の膜厚減少に伴い、タングステン膜に反応してエッチン
グを行う活性種としてのフッ素ラジカル（Ｆ^*）がプラ
ズマ中で余剰気味となってくる。しかしながら、プラズ
マ中の平衡状態では、タングステンとフッ素ラジカルと
の反応よりも、水素とフッ素ラジカルとの反応の方が圧
倒的に多いため、余剰なフッ素はＨＦの形で反応室より
排気される。このスカベンジ効果により、第２のエッチ
ング時点での金属プラグ４０のロスを低減することがで
きる。

【００４４】本実施例では、前記第１実施例と異なり、
第３のエッチングを行うことなく、層間絶縁膜３２の表
面に密着層３８を残す。その後、図４に示すものと同様
に、Ｔｉなどで構成されるバリア層１６を介して、上導
電層（上層配線）としてのアルミニウム配線層１８を成
膜する。

【００４５】本実施例では、前記第１実施例と同様に、
スカベンジ効果により、金属プラグ４０のロスあるいは
シームあるいは密着層３８のトレンチングを低減するこ
とができる。その結果、プラグを通しての上導電層と下
導電層（本実施例の場合、不純物拡散層）との接続抵抗
を低減することができると共に、その信頼性が向上す
る。また、プラグロスが少なくなるので、層間絶縁膜３
４およびプラグ４０の上に成膜される上導電層の表面に
凹みなどが形成されず、表面の平坦性が向上する。表面
の平坦性が向上すれば、上導電層の上に成膜される層間
絶縁膜の平坦性も向上し、これにコンタクトホールなど
のパターンを形成する際に、ハレーションなどを生じる
ことなく、良好なパターンを形成することができ、ひい
ては半導体装置の集積度の向上および高速化にも寄与す
る。

【００４６】さらに、本実施例では、失活性ガスとし
て、Ａｒにより多くとも４％程度に希釈された水素ガス
を用いることで、水素と同様なスカベンジ効果を有する
ＣＯ（一酸化炭素）を用いる場合に比較し、特別な除外
装置を必要とせず、現有するＲＩＥ装置系を改造するこ
となく、そのまま用いることができ、経済的である。

【００４７】なお、本発明は、上述した実施例に限定さ
れるものではなく、本発明の範囲内で種々に改変するこ
とができる。

【００４８】

【発明の効果】以上説明してきたように、本発明によれ
ば、プラグ用導電層をエッチバックしてプラグを形成す
る際に、スカベンジ効果を有するガスを添加すること
で、プラグのロスあるいはシームあるいは密着層のトレ
ンチングを低減することができる。その結果、プラグを
通しての上導電層と下導電層との接続抵抗を低減するこ
とができると共に、その信頼性が向上する。また、プラ
グロスが少なくなるので、層間絶縁膜およびプラグの上
に成膜される上導電層の表面に凹みなどが形成されず、
表面の平坦性が向上する。表面の平坦性が向上すれば、
上導電層の上に成膜される層間絶縁膜の平坦性も向上
し、これにコンタクトホールなどのパターンを形成する
際に、ハレーションなどを生じることなく、良好なパタ
ーンを形成することができ、ひいては半導体装置の集積
度の向上および高速化にも寄与する。

【００４９】さらに、本発明において、失活性ガスとし
て、Ａｒにより多くとも４％程度に希釈された水素ガス
を用いることで、水素と同様なスカベンジ効果を有する
ＣＯ（一酸化炭素）を用いる場合に比較し、特別な除外
装置を必要とせず、現有するＲＩＥ装置系を改造するこ
となく、そのまま用いることができ、経済的である。

【図面の簡単な説明】

【図１】図１（Ａ）〜（Ｃ）は本発明の一実施例に係る
半導体装置の製造方法を示す要部断面図である。

【図２】図２（Ａ），（Ｂ）は本発明の他の実施例に係
る半導体装置の製造方法を示す要部断面図である。

【図３】図３はカバレッジが悪い例を示すコンタクトホ
ール部分の要部断面図である。

【図４】図４はプラグを用いたコンタクトホール部分を
示す要部断面図である。

【図５】図５（Ａ）〜（Ｄ）は従来例に係るプラグの形
成プロセスを示す要部断面図である。

【図６】図６（Ａ）〜（Ｃ）は図５に示すプラグを形成
するためのエッチングの詳細を示す要部断面図である。

【図７】図７はプラグの問題点を示す要部断面図であ
る。

【図８】図８はプラグの問題点を示す要部断面図であ
る。

【符号の説明】

３０… 半導体基板３２… 層間絶縁膜３６… コンタクトホール３８… 密着層４０… プラグ４０ａ… プラグ用導電層

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/28 ３０１Ｒ 21/768

Claims

【特許請求の範囲】

【請求項１】下導電層の表面に層間絶縁膜を成膜し、
この層間絶縁膜にコンタクトホールを形成し、このコン
タクトホール内に入り込むように、層間絶縁膜の全面に
プラグ用導電層を成膜し、このプラグ用導電層をエッチ
バック処理することによりコンタクトホール内に埋め込
みプラグを形成し、この埋め込みプラグを介して、前記
層間絶縁膜の上に成膜される上導電層と下導電層とを接
続する半導体装置の製造方法であって、前記埋め込みプ
ラグを形成するためのエッチバック処理時に、前記プラ
グ用導電層と反応する活性種を失活させる失活用ガスを
含むガスを用いてドライエッチングすることを特徴とす
る半導体装置の製造方法。
【請求項２】前記失活用ガスとして、水素ガスを含む
ガスを用いる請求項１に記載の半導体装置の製造方法。
【請求項３】前記プラグが、単層のタングステンまた
はタングステンを含む二種以上の積層膜で構成される請
求項１または２に記載の半導体装置の製造方法。
【請求項４】前記タングステンを含む二種以上の積層
膜が、下から順に窒化チタンおよびタングステンの二層
膜、または下から順にチタン、窒化チタンおよびタング
ステンの三層膜である請求項３に記載の半導体装置の製
造方法。
【請求項５】前記埋め込みプラグを形成するためのエ
ッチバック処理が、複数段階のドライエッチング工程で
構成され、少なくとも、最終段階のドライエッチング工
程で、前記失活用ガスを含むガスを用いてドライエッチ
ングすることを特徴とする請求項１〜４のいずれかに記
載の半導体装置の製造方法。
【請求項６】前記失活用ガスとして、ＨＣｌ、ＮＨ
₃ 、ＨＢｒおよび水素原子を含有するフルオロカーボン
系ガスのいずれかを含むガスを用いる請求項１〜５のい
ずれかに記載の半導体装置の製造方法。
【請求項７】前記フルオロカーボン系ガスが、ＣＨＦ
₃ 、ＣＨ₂ Ｆ₂ 、ＣＨ₃ Ｆ、ＣＨ₄ のうちのいずれかで
ある請求項６に記載の半導体装置の製造方法。
【請求項８】前記失活用ガスが、希釈ガスにより、失
活用ガスの濃度が体積比で４％以下に希釈してある請求
項１〜７のいずれかに記載の半導体装置の製造方法。