JP3567635B2 - コンタクト形成方法 - Google Patents
コンタクト形成方法 Download PDFInfo
- Publication number
- JP3567635B2 JP3567635B2 JP22848996A JP22848996A JP3567635B2 JP 3567635 B2 JP3567635 B2 JP 3567635B2 JP 22848996 A JP22848996 A JP 22848996A JP 22848996 A JP22848996 A JP 22848996A JP 3567635 B2 JP3567635 B2 JP 3567635B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- layer
- contact
- substrate
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、コンタクト形成方法に関し、更に詳細には、基板の拡散領域と配線層とを導通するコンタクトを形成する際に、信頼性の高いコンタクトを形成できるように改良したコンタクト形成方法に関するものである。
【０００２】
【従来の技術】
デザインルールの微細化と共に、微細加工を可能とする高密度プラズマ処理法、特に高密度プラズマエッチング法が多用されるようになり、そのためデバイスの基板面に発生するプラズマ・ダメージが問題視されている。
例えば、高密度プラズマを利用したドライエッチング法により、基板の拡散領域と配線層とを導通するコンタクトを形成するためのコンタクトホールを開口する際、基板のコンタクト底部、即ち拡散領域の表層にＳｉＣが形成されることが、確認されている。ＳｉＣは、上層配線と基板とのコンタクト抵抗を増加させることから配線形成前にＳｉＣの除去を行う必要がある。
そこで、従来 基板に与えるダメージが比較的小さいＣｈｅｍｉｃａｌ Ｄｒｙ Ｅｔｃｈｉｎｇ（ＣＤＥ、以下、簡単にＣＤＥと言う）を適用して、拡散領域内のＳｉＣを除去している。ＣＤＥは、反応ガスをマイクロ波放電によりプラズマ化してラジカルを生成し、生成したラジカルをエッチング室に導入して、基板面に衝突させエッチングを行う方式である。
【０００３】
ここで、図３を参照して、基板の拡散層と配線層とを導通する従来のコンタクト形成方法を簡単に説明する。
（１）先ず、図３（ａ）に示すように、ｐ−ウエル領域内にｎ＋拡散層１２を形成したシリコン基板１４上に層間絶縁膜としてＳｉＯ２ 膜１６を成膜する。
（２）次いで、ホトリソグラフィ法によりレジストマスク（図示せず）を形成し、そのレジストマスクを使用して、図３（ｂ）に示すように、高密度プラズマエッチング法によりＳｉＯ２ 膜１６を貫通して拡散層１２を露出させるコンタクトホール１８を開口する。この結果、コンタクトホール１８の底部、即ち拡散層１２の表層がＳｉＣに転化する等により、拡散層１２の表層にダメージ層２０が生成する。
（３）続いて、ダメージ層２０を除去するために、ＣＤＥによるライトエッチングを適用して、図３（ｃ）に示すように、拡散層２０をエッチングする。
（４）次いで、図３（ｄ）に示すように、Ｔｉ／ＴｉＮ層の密着層２２、更にタングステン膜２４を基板全面に成膜し、続いてエッチバックして、コンタクトプラグ２６を形成する。
【０００４】
【発明が解決しようとする課題】
しかし、（３）の工程で実施したＣＤＥは等方性エッチングであるので、基板エッチング時に、コンタクトホール１８の底面のみならず、シリコン基板１４が横方向にも削られて、図３（ｃ）に示すように、ＳｉＯ２ 膜１６の下に横孔状の凹み２８が発生する。その結果、（４）の工程でＴｉ／ＴｉＮ層の密着層２２及びタングステン膜２４の埋め込み金属でコンタクトホール１８を埋め込んだ際、埋め込み金属でコンタクトホール１８を完全に埋め込むことが出来ずに、コンタクトホール１８内に空洞３０が生じる。
そのために、コンタクトプラグ２６内で応力集中が生じ、埋め込み金属膜の剥がれが生じたり、水分が空洞３０に蓄積したりして、導通不良が生じ、デバイスの配線構造の信頼性を低下させるいう問題が生じていた。
【０００５】
そこで、本発明の目的は、基板の拡散層と配線層とを導通するコンタクトを形成するに当たり、信頼性の高いコンタクトを形成できる方法を提供することである。
【０００６】
【課題を解決するための手段】
本発明者は、ＣＤＥによるライトエッチングの際に、基板が横孔状にエッチングされないようにするために、ポリシリコン膜によるサイドウォールをコンタクトホールに形成し、ＣＤＥのエッチングの等方性効果をサイドウォールで相殺することを着眼し、本発明を完成するに到った。
【０００７】
よって、上記目的を達成するために、本発明に係るコンタクト形成方法は、不純物濃度の高い拡散領域を有するシリコン基板上に絶縁膜を形成する工程と、
絶縁膜を貫通して拡散領域を露出させるコンタクトホールを高密度プラズマエッチング法により開口する工程と、
コンタクトホールの底面及び側面を含む基板全面にポリシリコン膜を成膜する工程と、
異方性エッチングを施して、コンタクトホールの側面のポリシリコン膜を除くコンタクトホールの底面及び基板面のポリシリコン膜を除去する工程と、
ＣＤＥによるライトエッチングを基板に施して、コンタクトホールの底面の拡散領域の表層及びコンタクトホールの側面のポリシリコン膜を除去するＣＤＥ工程と
を有することを特徴としている。
【０００８】
本発明方法で成膜するポリシリコン膜のサイドウォールの膜厚は、ダメージ層の厚さ等により異なるが、通常、３０ｎｍから５０ｎｍの範囲で良い。３０ｎｍより薄いと本発明の効果が乏しく、逆に５０ｎｍより厚くするのは、コンタクトホールのアスペクト比が大きくなり、その後のＣＤＥでの除去が難しくなるからである。また、本発明方法で除去する拡散領域の表層の厚さは、ダメージ層の厚さ、従って高密度プラズマエッチングの条件により異なるが、通常、２０ｎｍから４０ｎｍの範囲で良い。２０ｎｍより薄いと本発明の効果が乏しく、逆に４０ｎｍより厚くしても本発明の効果は変わらず、拡散層を削り過ぎると、拡散層の抵抗が高くなるという問題があるからである。
コンタクトホールの底面のポリシリコン膜を除去する異方性エッチングには、例えばＣｌ２ ／Ｏ２ ガスを用いたＥＣＲエッチングを使用する。
本発明方法で開口したコンタクトホールに、例えばタングステン金属等の低抵抗高融点金属でコンタクトプラグを形成することにより、従来のような導通不良を生じさせない信頼性の高い配線構造を備えた半導体装置を実現できる。
【０００９】
【発明の実施の形態】
以下に、実施例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。
実施例
本実施例は、本発明方法の実施例であって、図１（ａ）から（ｄ）及び図２（ｅ）から（ｇ）は、本発明方法の各工程毎の基板断面図である。図１及び図２のうち、図３と同じ部位には同じ符号を付している。
（１）先ず、図１（ａ）に示すように、ｐ−ウエル領域内にｎ＋拡散層１２を形成したシリコン基板１４上に膜厚１μｍ 程度のＳｉＯ２ 膜１６を形成する。
（２）次いで、ホトリソグラフィ法を用いてレジストマスク（図示せず）を形成し、そのマスクを使用して、以下の条件の下で高密度プラズマエッチング法により、図１（ｂ）に示すように、ＳｉＯ２ 膜１６にコンタクトホール１８を開口する。
プラズマエッチング条件
装置 ：マグネトロンエッチャー
反応ガス：Ｃ４ Ｆ８ ／Ａｒ／ＣＯ＝７／２００／１００ｓｃｃｍ
圧力 ：５．３Ｐａ
ＲＦ出力：１６００Ｗ
【００１０】
エッチングの際、シリコン基板１４がオーバーエッチングされるために、拡散層１６の表層には、図１（ｂ）に示すように、主としてＳｉＣの薄い層からなるダメージ層２０が生成する。
【００１１】
その状態で、図１（ｃ）に示すように、コンタクトホール１８の底面及び側面を含む基板全面に膜厚５０ｎｍのポリシリコン膜３２をＣＶＤ法により成膜する。
次いで、以下の条件の下で異方性エッチングを用いて、図１（ｄ）に示すように、コンタクトホール１８の側壁にのみポリシリコン膜３２が残り、ダメージ層２０が露出するように、基板面にエッチングを行う。
装置 ：ＥＣＲエッチャー
反応ガス：Ｃｌ２ ／Ｏ２ ＝７８／２ｓｃｃｍ
圧力 ：０．４Ｐａ
ＲＦ出力：７０Ｗ
【００１２】
続いて、図２（ｅ）に示すように、以下の条件で、ＣＤＥによりコンタクトホール１８の底面を深さ３０ｎｍ程度のエッチングして、拡散層１２の表層のダメージ層２０を除去する。
装置 ：ＣＤＥ
反応ガス：ＣＦ４ ／Ｏ２ ＝１５０／６０ｓｃｃｍ
圧力 ：４０Ｐａ
ＲＦ出力：７００Ｗ
これにより、コンタクトホール１８を高密度プラズマエッチングにより開口した際に生じた拡散層１６のダメージ層２０は除去される。同時に、ＣＤＥは等方性エッチングのため、エッチングが横方向にも進行し、コンタクトホール１８の側面のポリシリコン膜３２も、図２（ｅ）に示すように、除去される。
【００１３】
この後、図２（ｆ）に示すように、膜厚がそれぞれ３０ｎｍ、７０ｎｍ及び６００ｎｍのＴｉ／ＴｉＮ層２２及びＷ層２４の積層構造をＣＶＤ法により基板全面に形成する。
次いで、図２（ｇ）に示すように、Ｔｉ／ＴｉＮ／Ｗの積層構造がコンタクトホール１８内にのみ残るように既知の方法で異方性エッチングを行い、コンタクトプラグ２６を形成する。
以上の工程により、コンタクトプラグ２６が、コンタクトホール１８内を完全に埋め込むので、従来生じていたようなコンタクトプラグ内の応力集中による金属膜剥がれや、水分の蓄積による導通不良が発生せず、拡散層１２と確実に導通するコンタクトを形成できる。
【００１４】
【発明の効果】
本発明方法によれば、コンタクトホールのサイドウォールをポリシリコン膜により形成し、コンタクトホールの側面のみを残してポリシリコン膜を除去した後に、ＣＤＥのライトエッチングを適用している。これにより、ＣＤＥの等方性効果を側面のポリシリコン膜により相殺しているので、拡散領域のダメージ層のみが除去され、従来生じていたようなコンタクトホールの底部の横方向拡大を防止し、コンタクトホールを完全に埋め込んだ導通不良の生じないコンタクトプラグを形成できる。
よって、低抵抗のコンタクトで、しかも信頼性の高い配線構造を備えた半導体装置を実現できる。
【図面の簡単な説明】
【図１】図１（ａ）から（ｄ）は、それぞれ、本発明に係るコンタクト形成方法の各工程毎の基板断面図である。
【図２】図２（ｅ）から（ｇ）は、それぞれ、図１（ｄ）に続く、本発明方法の各工程毎の基板断面図である。
【図３】図３（ａ）から（ｄ）は、それぞれ、従来のコンタクト形成方法の各工程毎の基板断面図である。
【符号の説明】
１２……ｎ＋拡散層、１４……シリコン基板、１６……ＳｉＯ２ 膜、１８……コンタクトホール、２０……ダメージ層、２２……Ｔｉ／ＴｉＮ層、２４……Ｗ層、２６……コンタクトプラグ、２８……凹み、３０……空洞、３２……ポリシリコン膜。
【発明の属する技術分野】
本発明は、コンタクト形成方法に関し、更に詳細には、基板の拡散領域と配線層とを導通するコンタクトを形成する際に、信頼性の高いコンタクトを形成できるように改良したコンタクト形成方法に関するものである。
【０００２】
【従来の技術】
デザインルールの微細化と共に、微細加工を可能とする高密度プラズマ処理法、特に高密度プラズマエッチング法が多用されるようになり、そのためデバイスの基板面に発生するプラズマ・ダメージが問題視されている。
例えば、高密度プラズマを利用したドライエッチング法により、基板の拡散領域と配線層とを導通するコンタクトを形成するためのコンタクトホールを開口する際、基板のコンタクト底部、即ち拡散領域の表層にＳｉＣが形成されることが、確認されている。ＳｉＣは、上層配線と基板とのコンタクト抵抗を増加させることから配線形成前にＳｉＣの除去を行う必要がある。
そこで、従来 基板に与えるダメージが比較的小さいＣｈｅｍｉｃａｌ Ｄｒｙ Ｅｔｃｈｉｎｇ（ＣＤＥ、以下、簡単にＣＤＥと言う）を適用して、拡散領域内のＳｉＣを除去している。ＣＤＥは、反応ガスをマイクロ波放電によりプラズマ化してラジカルを生成し、生成したラジカルをエッチング室に導入して、基板面に衝突させエッチングを行う方式である。
【０００３】
ここで、図３を参照して、基板の拡散層と配線層とを導通する従来のコンタクト形成方法を簡単に説明する。
（１）先ず、図３（ａ）に示すように、ｐ−ウエル領域内にｎ＋拡散層１２を形成したシリコン基板１４上に層間絶縁膜としてＳｉＯ２ 膜１６を成膜する。
（２）次いで、ホトリソグラフィ法によりレジストマスク（図示せず）を形成し、そのレジストマスクを使用して、図３（ｂ）に示すように、高密度プラズマエッチング法によりＳｉＯ２ 膜１６を貫通して拡散層１２を露出させるコンタクトホール１８を開口する。この結果、コンタクトホール１８の底部、即ち拡散層１２の表層がＳｉＣに転化する等により、拡散層１２の表層にダメージ層２０が生成する。
（３）続いて、ダメージ層２０を除去するために、ＣＤＥによるライトエッチングを適用して、図３（ｃ）に示すように、拡散層２０をエッチングする。
（４）次いで、図３（ｄ）に示すように、Ｔｉ／ＴｉＮ層の密着層２２、更にタングステン膜２４を基板全面に成膜し、続いてエッチバックして、コンタクトプラグ２６を形成する。
【０００４】
【発明が解決しようとする課題】
しかし、（３）の工程で実施したＣＤＥは等方性エッチングであるので、基板エッチング時に、コンタクトホール１８の底面のみならず、シリコン基板１４が横方向にも削られて、図３（ｃ）に示すように、ＳｉＯ２ 膜１６の下に横孔状の凹み２８が発生する。その結果、（４）の工程でＴｉ／ＴｉＮ層の密着層２２及びタングステン膜２４の埋め込み金属でコンタクトホール１８を埋め込んだ際、埋め込み金属でコンタクトホール１８を完全に埋め込むことが出来ずに、コンタクトホール１８内に空洞３０が生じる。
そのために、コンタクトプラグ２６内で応力集中が生じ、埋め込み金属膜の剥がれが生じたり、水分が空洞３０に蓄積したりして、導通不良が生じ、デバイスの配線構造の信頼性を低下させるいう問題が生じていた。
【０００５】
そこで、本発明の目的は、基板の拡散層と配線層とを導通するコンタクトを形成するに当たり、信頼性の高いコンタクトを形成できる方法を提供することである。
【０００６】
【課題を解決するための手段】
本発明者は、ＣＤＥによるライトエッチングの際に、基板が横孔状にエッチングされないようにするために、ポリシリコン膜によるサイドウォールをコンタクトホールに形成し、ＣＤＥのエッチングの等方性効果をサイドウォールで相殺することを着眼し、本発明を完成するに到った。
【０００７】
よって、上記目的を達成するために、本発明に係るコンタクト形成方法は、不純物濃度の高い拡散領域を有するシリコン基板上に絶縁膜を形成する工程と、
絶縁膜を貫通して拡散領域を露出させるコンタクトホールを高密度プラズマエッチング法により開口する工程と、
コンタクトホールの底面及び側面を含む基板全面にポリシリコン膜を成膜する工程と、
異方性エッチングを施して、コンタクトホールの側面のポリシリコン膜を除くコンタクトホールの底面及び基板面のポリシリコン膜を除去する工程と、
ＣＤＥによるライトエッチングを基板に施して、コンタクトホールの底面の拡散領域の表層及びコンタクトホールの側面のポリシリコン膜を除去するＣＤＥ工程と
を有することを特徴としている。
【０００８】
本発明方法で成膜するポリシリコン膜のサイドウォールの膜厚は、ダメージ層の厚さ等により異なるが、通常、３０ｎｍから５０ｎｍの範囲で良い。３０ｎｍより薄いと本発明の効果が乏しく、逆に５０ｎｍより厚くするのは、コンタクトホールのアスペクト比が大きくなり、その後のＣＤＥでの除去が難しくなるからである。また、本発明方法で除去する拡散領域の表層の厚さは、ダメージ層の厚さ、従って高密度プラズマエッチングの条件により異なるが、通常、２０ｎｍから４０ｎｍの範囲で良い。２０ｎｍより薄いと本発明の効果が乏しく、逆に４０ｎｍより厚くしても本発明の効果は変わらず、拡散層を削り過ぎると、拡散層の抵抗が高くなるという問題があるからである。
コンタクトホールの底面のポリシリコン膜を除去する異方性エッチングには、例えばＣｌ２ ／Ｏ２ ガスを用いたＥＣＲエッチングを使用する。
本発明方法で開口したコンタクトホールに、例えばタングステン金属等の低抵抗高融点金属でコンタクトプラグを形成することにより、従来のような導通不良を生じさせない信頼性の高い配線構造を備えた半導体装置を実現できる。
【０００９】
【発明の実施の形態】
以下に、実施例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。
実施例
本実施例は、本発明方法の実施例であって、図１（ａ）から（ｄ）及び図２（ｅ）から（ｇ）は、本発明方法の各工程毎の基板断面図である。図１及び図２のうち、図３と同じ部位には同じ符号を付している。
（１）先ず、図１（ａ）に示すように、ｐ−ウエル領域内にｎ＋拡散層１２を形成したシリコン基板１４上に膜厚１μｍ 程度のＳｉＯ２ 膜１６を形成する。
（２）次いで、ホトリソグラフィ法を用いてレジストマスク（図示せず）を形成し、そのマスクを使用して、以下の条件の下で高密度プラズマエッチング法により、図１（ｂ）に示すように、ＳｉＯ２ 膜１６にコンタクトホール１８を開口する。
プラズマエッチング条件
装置 ：マグネトロンエッチャー
反応ガス：Ｃ４ Ｆ８ ／Ａｒ／ＣＯ＝７／２００／１００ｓｃｃｍ
圧力 ：５．３Ｐａ
ＲＦ出力：１６００Ｗ
【００１０】
エッチングの際、シリコン基板１４がオーバーエッチングされるために、拡散層１６の表層には、図１（ｂ）に示すように、主としてＳｉＣの薄い層からなるダメージ層２０が生成する。
【００１１】
その状態で、図１（ｃ）に示すように、コンタクトホール１８の底面及び側面を含む基板全面に膜厚５０ｎｍのポリシリコン膜３２をＣＶＤ法により成膜する。
次いで、以下の条件の下で異方性エッチングを用いて、図１（ｄ）に示すように、コンタクトホール１８の側壁にのみポリシリコン膜３２が残り、ダメージ層２０が露出するように、基板面にエッチングを行う。
装置 ：ＥＣＲエッチャー
反応ガス：Ｃｌ２ ／Ｏ２ ＝７８／２ｓｃｃｍ
圧力 ：０．４Ｐａ
ＲＦ出力：７０Ｗ
【００１２】
続いて、図２（ｅ）に示すように、以下の条件で、ＣＤＥによりコンタクトホール１８の底面を深さ３０ｎｍ程度のエッチングして、拡散層１２の表層のダメージ層２０を除去する。
装置 ：ＣＤＥ
反応ガス：ＣＦ４ ／Ｏ２ ＝１５０／６０ｓｃｃｍ
圧力 ：４０Ｐａ
ＲＦ出力：７００Ｗ
これにより、コンタクトホール１８を高密度プラズマエッチングにより開口した際に生じた拡散層１６のダメージ層２０は除去される。同時に、ＣＤＥは等方性エッチングのため、エッチングが横方向にも進行し、コンタクトホール１８の側面のポリシリコン膜３２も、図２（ｅ）に示すように、除去される。
【００１３】
この後、図２（ｆ）に示すように、膜厚がそれぞれ３０ｎｍ、７０ｎｍ及び６００ｎｍのＴｉ／ＴｉＮ層２２及びＷ層２４の積層構造をＣＶＤ法により基板全面に形成する。
次いで、図２（ｇ）に示すように、Ｔｉ／ＴｉＮ／Ｗの積層構造がコンタクトホール１８内にのみ残るように既知の方法で異方性エッチングを行い、コンタクトプラグ２６を形成する。
以上の工程により、コンタクトプラグ２６が、コンタクトホール１８内を完全に埋め込むので、従来生じていたようなコンタクトプラグ内の応力集中による金属膜剥がれや、水分の蓄積による導通不良が発生せず、拡散層１２と確実に導通するコンタクトを形成できる。
【００１４】
【発明の効果】
本発明方法によれば、コンタクトホールのサイドウォールをポリシリコン膜により形成し、コンタクトホールの側面のみを残してポリシリコン膜を除去した後に、ＣＤＥのライトエッチングを適用している。これにより、ＣＤＥの等方性効果を側面のポリシリコン膜により相殺しているので、拡散領域のダメージ層のみが除去され、従来生じていたようなコンタクトホールの底部の横方向拡大を防止し、コンタクトホールを完全に埋め込んだ導通不良の生じないコンタクトプラグを形成できる。
よって、低抵抗のコンタクトで、しかも信頼性の高い配線構造を備えた半導体装置を実現できる。
【図面の簡単な説明】
【図１】図１（ａ）から（ｄ）は、それぞれ、本発明に係るコンタクト形成方法の各工程毎の基板断面図である。
【図２】図２（ｅ）から（ｇ）は、それぞれ、図１（ｄ）に続く、本発明方法の各工程毎の基板断面図である。
【図３】図３（ａ）から（ｄ）は、それぞれ、従来のコンタクト形成方法の各工程毎の基板断面図である。
【符号の説明】
１２……ｎ＋拡散層、１４……シリコン基板、１６……ＳｉＯ２ 膜、１８……コンタクトホール、２０……ダメージ層、２２……Ｔｉ／ＴｉＮ層、２４……Ｗ層、２６……コンタクトプラグ、２８……凹み、３０……空洞、３２……ポリシリコン膜。
Claims (4)
- 不純物濃度の高い拡散領域を有するシリコン基板上に絶縁膜を形成する工程と、
絶縁膜を貫通して拡散領域を露出させるコンタクトホールを高密度プラズマエッチング法により開口する工程と、
コンタクトホールの底面及び側面を含む基板全面にポリシリコン膜を成膜する工程と、
異方性エッチングを施して、コンタクトホールの側面のポリシリコン膜を除くコンタクトホールの底面及び基板面のポリシリコン膜を除去する工程と、
ケミカルドライエッチングによるライトエッチングを基板に施して、コンタクトホールの底面の拡散領域の表層及びコンタクトホールの側面のポリシリコン膜を除去するケミカルドライエッチング工程と
を有することを特徴とするコンタクト形成方法。 - ケミカルドライエッチング工程の後に、Ｔｉ層、ＴｉＮ層及びＷ層の積層構造からなる埋め込み金属でコンタクトホールを埋め込むことを特徴とする請求項１に記載のコンタクト形成方法。
- ポリシリコン膜の膜厚を３０ｎｍから５０ｎｍの範囲にすることを特徴とする請求項１又は２に記載のコンタクト形成方法。
- ケミカルドライエッチング工程で、コンタクトホールの底面の拡散領域の表層を２０ｎｍから４０ｎｍの範囲の深さで除去することを特徴とする請求項１から３のうちのいずれか１項に記載のコンタクト形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22848996A JP3567635B2 (ja) | 1996-08-29 | 1996-08-29 | コンタクト形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22848996A JP3567635B2 (ja) | 1996-08-29 | 1996-08-29 | コンタクト形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1074833A JPH1074833A (ja) | 1998-03-17 |
| JP3567635B2 true JP3567635B2 (ja) | 2004-09-22 |
Family
ID=16877270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22848996A Expired - Fee Related JP3567635B2 (ja) | 1996-08-29 | 1996-08-29 | コンタクト形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3567635B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100382549B1 (ko) * | 2000-12-21 | 2003-05-09 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
1996
- 1996-08-29 JP JP22848996A patent/JP3567635B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1074833A (ja) | 1998-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5786272A (en) | Metallization over tungsten plugs | |
| US5397742A (en) | Method for forming tungsten plug for metal wiring | |
| JPH11135626A (ja) | 半導体装置の製造方法 | |
| KR20000076337A (ko) | 개선된 전도층 엣칭방법 및 장치 | |
| US5874357A (en) | Method of forming wiring structure of semiconductor device | |
| TWI235452B (en) | Manufacturing method of semiconductor device | |
| JP2001060672A (ja) | エッチング方法およびエッチングマスク | |
| US20040188842A1 (en) | Interconnect structure | |
| JP3567635B2 (ja) | コンタクト形成方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| JP2000164569A (ja) | 半導体装置の製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JP3239460B2 (ja) | 接続孔の形成方法 | |
| KR100452421B1 (ko) | 반도체 소자의 금속 배선 공정중 이물 제거 방법 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| KR100336837B1 (ko) | 반도체 장치에 있어서 텅스텐 플러그를 형성하는 방법 | |
| JP2001135724A (ja) | 半導体装置の製造方法 | |
| KR0181969B1 (ko) | 반도체 장치의 비아홀 형성방법 | |
| KR100452040B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH025412A (ja) | 集積回路基板上の装置をメタリゼーション層へ接続させる方法 | |
| JPH0590420A (ja) | 接続孔の形成方法 | |
| JPH11307516A (ja) | 半導体装置の製造方法 | |
| KR0181959B1 (ko) | 반도체 장치의 비아홀 형성방법 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040607 |
|
| LAPS | Cancellation because of no payment of annual fees |