KR100336837B1 - 반도체 장치에 있어서 텅스텐 플러그를 형성하는 방법 - Google Patents

반도체 장치에 있어서 텅스텐 플러그를 형성하는 방법 Download PDF

Info

Publication number
KR100336837B1
KR100336837B1 KR1019990036914A KR19990036914A KR100336837B1 KR 100336837 B1 KR100336837 B1 KR 100336837B1 KR 1019990036914 A KR1019990036914 A KR 1019990036914A KR 19990036914 A KR19990036914 A KR 19990036914A KR 100336837 B1 KR100336837 B1 KR 100336837B1
Authority
KR
South Korea
Prior art keywords
tungsten
film
etching
forming
sccm
Prior art date
Application number
KR1019990036914A
Other languages
English (en)
Other versions
KR20010025864A (ko
Inventor
김동오
김재필
김충환
임가순
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990036914A priority Critical patent/KR100336837B1/ko
Priority to JP2000251939A priority patent/JP2001093893A/ja
Publication of KR20010025864A publication Critical patent/KR20010025864A/ko
Application granted granted Critical
Publication of KR100336837B1 publication Critical patent/KR100336837B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 장치의 제조에 있어서, 절연막 내에 형성된 콘택 오프닝에 텅스텐 플러그를 형성하는 방법에 관한 것으로서, 높은 압력, 높은 파워 및 높은 가스 플로 조건으로 식각을 수행함으로써 상기 콘택 오프닝 내부에만 텅스텐이 남도록 하여 텅스텐 플러그를 형성하되, 콘택 오프닝 이외의 부분에는 텅스텐 잔유물을 남기지 않고, 리세스 없는 텅스텐 플러그를 형성할 수 있도록 한다. 먼저, 콘택 오프닝이 형성된 후, 접착강화/반응방지막으로 Ti/TiN 막질이 형성되고, 텅스텐이 상기 콘택 오프닝을 완전히 채우도록 형성된다. 그리고 나서, 2 단계의 식각 공정이 수행된다. 제 1 식각은 주식각(main-etch)으로 상기 Ti/TiN 막질에 대해 선택적으로 상기 텅스텐을 식각하여 텅스텐 플러그를 형성한다. 제 2 식각은 과식각(over-etch)으로 등방성 식각 특성이 강한 조건으로 식각하여, 상기 텅스텐 플러그는 식각하지 않으면서, 텅스텐 잔유물, 특히 단차가 있는 곳에 남아 있는 텅스텐을 완전히 제거한다.

Description

반도체 장치에 있어서 텅스텐 플러그를 형성하는 방법{METHOD OF FORMING A TUNGSTEN PLUG IN A SEMICONDUCTOR DEVICE}
본 발명은 반도체 제조 방법에 관한 것으로서, 좀 더 구체적으로는 텅스텐 잔유물을 형성하지 않고 텅스텐 플러그의 리세스를 방지할 수 있는 양호한 텅스텐 플러그를 형성하는 방법에 관한 것이다.
반도체 기판 내의 도전영역(불순물 영역) 또는 하부배선과 상부배선사이의 전기적 연결은 통상적으로 절연막 내에 형성된 콘택 오프닝에 형성된 콘택 플러그를 통해 이루어지는 데, 이러한 두 도전영역 사이의 전기적 연결은 반도체 제조에 있어서 매우 중요한 기술중의 하나이다.
이러한 전기적 연결은 통상적으로 다음과 같은 순서로 형성된다. 먼저 도전영역 상에 절연막을 형성하고, 상기 절연막을 식각하여 상기 도전영역을 노출시키는 콘택 오프닝을 형성하고, 이어서 도전물질을 상기 콘택 오프닝에 채워 하부 도전영역과 전기적으로 연결되도록 한다. 그러나 반도체 장치의 집적도가 증가함에 따라, 절연막 내에 형성되는 콘택 오프닝의 경우, 그 직경은 감소하는데 반해, 그 깊이는 증가하고 있다(콘택 오프닝의 종횡비 증가).
알루미늄 합금( 예를 들면 알루미늄-실리콘, 알루미늄-구리)의 스퍼터 (sputter) 증착법이 콘택 오프닝을 채워 금속 배선막을 형성하는 방법으로 종래에 널리 사용되었다. 그러나 이러한 증착법은 현재의 마이크론 이하의 선폭을 가지는 콘택 오프닝을 채우는 기술로는 적합하지 않다. 이로 인해, 화학적 기상 증착법(chemical vapor deposition) 예를 들면 저압 화학적 기상 증착법, 플라즈마 강화 화학적 기상 증착법이 도입되어 내화성 금속(refractory metal) 예를 들면 텅스텐 같은 물질을 높은 종횡비를 가지는 콘택 오프닝에 증착하여 콘택 플러그를 형성하고 있다. 화학적 기상 증착법은 가스 플로(gas flow)로 부터 금속 물질을 등방성으로 증착하는 기술이다. 화학적 기상 증착 공정은 높은 종횡비를 가지는 콘택 오프닝을 효과적으로 채울 수 있는데, 이는 증착되는 도전성 물질이 수직적으로 수평적으로 모든 방향에 대해서 성장이 일어나기 때문이다.
텅스텐은 금속 배선 공정에 있어서, 콘택 오프닝을 채우는 물질로 널리 사용되는데, 이는 금속 배선으로 널리 사용되는 알루미늄 합금과 양립할 수 있기 때문이다. 티타늄막이 텅스텐 증착 전에 형성되는 데, 이는 컨트롤 가능한 낮은 오믹 콘택을 형성하기 위해서이다. 그러나 이러한 티타늄막은 반응성이 매우 높기 때문에 티타늄 질화막이 반응방지막으로 상기 티타늄막과 텅스텐막 사이에 형성된다. 또한 상기 티타늄막은 상기 티타늄 질화막과 하부의 절연막 사이의 접착강화막 역할을 한다.
이미 잘 알려진 콘택플러그 형성 방법을 이하에서 설명한다. 절연막 내에 콘택 오프닝이 형성된다. 접착강화/배리어막으로 티타늄/티타늄 질화막이 증착된다. 콘택 오프닝의 바닥부분에서 상기 접착강화 그리고/또는 배리어막은 후속공정으로 형성되는 콘택 오프닝 충진 물질(텅스텐)이 하부의 불순물 영역 또는 하부배선으로 확산되는 것을 방지하는 한편, 그것과의 양호한 전기적 접촉(낮은 콘택 저항)을 가능하게 한다. 다음으로, 텅스텐이 화학적 기상 증착법에 의해 상기 콘택 오프닝을 완전히 채운다. 마스크 없이 절연막 상의 텅스텐이 제거되고 콘택 오프닝에만 남게 되어 텅스텐 플러그가 형성된다. 그라고 나서, 절연막 표면으로부터 텅스텐 잔존물(tungsten residue)을 제거하기 위해 텅스텐을 선택적으로 과식각한다. 그러한 텅스텐 잔존물은 단차 부분에서 많이 발견된다.
상술한 화학적 기상 증착 텅스텐 및 그것의 재식각공정의 문제점은 과식각시 텅스텐 플러그의 상부가 식각되어 텅스텐 플러그의 높이가 줄어드는데 있다. 만약 텅스텐 플러그가 과도하게 리세스 된다면, 후속 공정으로 증착되는 알루미늄 증착시 보이드가 발생될 수 있다.
도 1a 및 도 1b는 상기 문제점을 설명하기 위한 단면도들이다. 콘택 오프닝에 텅스텐(108)을 증착한 후(도 1a 참조), 재식각(etch back) 공정이 수행되어 절연막(104) 표면으로부터 텅스텐을 제거하되, 상기 콘택 오프닝에는 텅스텐을 남겨두어 텅스텐 플러그를 형성한다. 그러나 이러한 재식각 공정은 이방성 식각 특성을 가지고 있기 때문에, 불필요한 텅스텐 잔유물(108b)이 단차 부분에 생기게 된다(도 1b 참조). 이러한 단차 부분의 텅스텐 잔유물(108b)을 제거하기 위해 과식각이 수행되는데, 이러한 과식각 동안, 텅스텐 플러그도 또한 식각될 수 있는데, 이로 인해 텅스텐 플러그(108a)는 그 높이가 리세스 된 부분(110) 만큼 낮아지게 된다.
상술한 텅스텐 재식각 공정을 향상시키기 위해 많은 노력이 있었다. 일 예로, 마리아 산티나 마랑곤 등에 의한 미국 특허번호 5,762,272 'METALLIZATION OVER TUNGSTEN PLUG' 가 여기에 참조로 소개된다. 상기 마리아 산티나 마랑곤 등에 의한 특허는 2 단계 식각 방법을 소개하고 있는데, 제 1 단계 식각으로 텅스텐을 접착막에 대해 선택적 식각하며, 제 2 단계 식각으로 텅스텐 잔유물을 제거하는 동시에 상기 접착막의 높이를 균일하게 감소시킨다.
다른 예로, 김춘일에 의한 미국 특허번호 5,521,121 'METHOD FOR FORMING TUNGSTEN PLUG FOR METAL WIRING'가 여기에 참조로 소개된다. 상기 김춘일에 의한 특허는 블랭킷(blanket:non-mask) 재식각 단계와 습식 식각의 조합을 개시하고 있다.
또 다른 예로, 로치신 등에 의한 미국 특허번호 5,915,202, 'BLANKET ETCHING PROCESS FOR FORMATION OF TUNGSTEN PLUGS' 또한 텅스텐 플러그 형성을 위한 2 단계 식각 공정을 개시하고 있는데, 제 1 식각으로 산소, 아르곤, SF6의 혼합가스를 이용하고, 제 2 식각으로 산소와 불활성 가스를 사용한다.
상기와 같이 여러 방법이 개시되고 있으나, 여전히 리세스 없는 양호한 프로파일을 가지는 텅스텐 플러그 형성을 위한 새로운 방법이 필요로 되고 있다.
본 발명은 상술한 바와 같은 견지에서 제안된 것으로서, 텅스텐 잔유물을 남기지 않는 동시에 텅스텐 플러그의 리세스가 발생하지 않는 새로운 텅스텐 플러그 형성 방법을 제공함에 그 목적이 있다.
도 1a 및 도1b는 텅스텐 잔유물(tungsten residue) 및 텅스텐 플러그의 리세스 현상을 개략적으로 나타내는 단면도; 그리고
도 2a 내지 도 2f는 단면도로서, 본 발명의 실시예에 따른 텅스텐 플러그를 형성하는 방법을 개략적으로 나타내고 있다.
(구성)
본 발명은 반도체 장치의 텅스텐 플러그 형성 방법에 관한 것으로서, 단차 부위에 존재하는 텅스텐 잔유물의 완전한 제거 및 텅스텐 플러그가 리세스되는 것을 방지하기 위해, 증착된 텅스텐을 반응가스를 사용하여 식각함에 있어 등방성(isotropic) 식각 특성의 최대화를 위해 높은 압력, 높은 주파수(radio frequency) 파워 그리고 높은 반응가스 플로 조건으로 식각하는 것을 특징으로 한다.
본 발명의 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 텅스텐 플러그를 형성하는 방법은 도전영역을 가지는 반도체 기판 상에 절연막을 형성하는 단계와, 상기 절연막을 식각하여 상기 도전영역을 노출시키는 콘택 오프닝을 형성하는 단계와, 상기 콘택 오프닝 및 상기 절연막 상에 접착막/배리어막을 형성하는 단계와, 상기 콘택 오프닝을 완전히 채우도록 상기 접착막/배리어막 상에 텅스텐막을형성하는 단계와, 그리고 등방성 식각특성을 최대화하기 위해, 높은 압력, 높은 파워 그리고 높은 가스 플로 조건으로 텅스텐을 선택적 식각하여 상기 콘택 오프닝 내에 텅스텐 플러그를 형성하는 단계를 포함한다.
상기 텅스텐 식각은, 상기 절연막 표면으로부터 상기 텅스텐을 상기 접착막/배리어막에 대해 선택적으로 식각하여 텅스텐 플러그를 형성하는 주식각(main-etch)과 텅스텐 잔유물(tungsten residue)을 상기 접착막/배리어막에 대해 선택적으로 제거하는 과식각(over-etch)을 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 일 실시예에 의하면, 상기 주식각은 약 550 mTorr의 압력에서, 약 400 내지 900 와트의 고주파 (radio frequency) 파워에서, 약 40℃의 온도로, 약 20 내지 500 sccm의 아르곤, 약 300 내지 600 sccm의 SF6, 약 30 내지 100 sccm의 산소를 포함하는 혼합가스를 사용하여 수행된다.
본 발명의 일 실시예에 의하면, 상기 과식각은, 약 300 mTorr의 압력에서, 약 300 내지 700 와트의 고주파(radio frequency) 파워에서, 약 40℃의 온도로, 약 50 내지 200 sccm의 아르곤, 약 150 내지 450 sccm의 SF6를 포함하는 혼합가스를 사용하여 수행된다.
본 발명의 일 실시예에 의하면, 상기 접착막/배리어막은 Ti/TiN막이며 상기 텅스텐은 상기 접착막/배리어막에 대해 적어도 30:1의 식각선택비를 가지는 조건으로 식각된다.
(작용)
본 발명에 따르면, 등방성 식각 특성을 최대화함으로써, 단차 부분에 잔유물이 발생되는 것을 최소화하는 한편, 발생된 잔유물 제거 또한 최대로 할 수 있으며, 동시에 콘택 플러그의 상부가 리세스되는 것을 최소화 할 수 있다.
(실시예)
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 첨부된 도면에서 형성되는 막질 및 영역은 설명의 명확화를 위해 다소 과장되게 그 두께가 도시되어져 있다.
본 발명은 텅스텐 플러그 형성을 위한 식각 방법 및 이를 이용한 텅스텐 플러그 형성 방법을 제공한다. 본 발명에 따른 텅스텐 플러그는 절연막 내에 형성되며, 상기 절연막 상하부의 도전영역을 전기적으로 연결시킨다. 하부도전영역은 예를 들면, 반도체 기판 상의 불순물 확산 영역(소스/드레인 영역), 어세스 트랜지스터의 게이트 폴리 전극, 커패시터 전극 또는 하부 배선일 수 있다.
도 2a 내지 도 2e는 본 발명의 일 실시예를 공정의 순서대로 나타낸 반도체 토폴로지의 단면도들이다. 첨부된 도면에는 도전영역(202)이 표면으로부터 돌출된 구조(예를 들면, 게이트 폴리, 커패시터 전극, 또는 하부 배선)로 나타나 있으나, 돌출되지 않는 구조(예를 들면, 불순물 확산 영역)일 수도 있다. 도전영역의 돌출 여부는 본 발명의 기술적 사상에 영향을 미치는 것은 아니다.
먼저 도 2a를 참조하면, 반도체 토폴로지(200) 상에 도전영역(202)이 형성된다. 상기 반도체 토폴로지(200)는 예를 들면 반도체 기판 또는 절연막이다. 상기 도전영역(202)을 포함하여 상기 반도체 토폴로지(200) 상에 절연막(204)이 형성된다. 상기 절연막(204)은 통상적으로 산화막으로 형성된다.
다음, 도 2b에 나타난 바와 같이, 상기 절연막(204)이 식각되어 상기 도전영역(202)을 노출시키는 콘택 오프닝(206)이 형성된다. 다음 상기 콘택 오프닝(206) 및 상기 절연막(204) 표면을 따라 접착막/배리어막(208)이 얇게 증착된다. 상기 접착막/배리어막(208)은 티타늄 그리고/또는 티타늄 질화막으로 형성되거나 티타늄 질화막의 단일막으로 형성될 수 있다. 바람직하게는 티타늄막/티타늄 질화막의 이중막으로 형성되며 약 900 옹그스트롬 및 약 600 옹그스트롬의 두께를 가지도록 통상적인 스퍼터 방법으로 형성된다. 상기 콘택 오프닝(206)의 바닥(bottom) 부분에서, 상기 티타늄 그리고/또는 티타늄 질화막은 후속 공정으로 형성되는 텅스텐이 과도하게 상기 도전영역(202)으로 확산되는 것을 방지하는 동시에, 도전영역을 구성하는 물질과 결합하여 얼로이를 형성함으로써, 양호한 전기적 접촉(낮은 콘택 저항)을 가능케 한다.
다음 도전물질로 텅스텐(210)이 상기 콘택 오프닝을 완전히 채우도록 상기 접착막/배리어막 상에 형성된다. 상기 텅스텐막(210)은 저압 화학 기상 증착법을 이용하여 형성되며, 소스 가스로 WF6를 사용한다. 예를 들어 약 4,000 옹그스트롬의 두께를 가지도록 형성된다.
다음 상기 접착막/배리어막(208)을 식각 종말점(end point detection)으로 하여 상기 텅스텐막(210)을 선택적으로 제거하여 콘택 플러그(210a)를 도 2e에 나타난 바와 같이 형성한다. 상기 텅스텐막의 식각은 상기 접착막/배리어막에 대해식각 선택비가 적어도 30:1인 조건으로 수행되며, 등방성 식각 특성을 최대화하기 위해 높은 압력, 높은 주파수 파워 그리고 높은 가스 플로 조건으로 수행된다. 이러한 등방성 식각 특성을 최대화하는 이유는 단차 부분에 잔존할 수 있는 텅스텐 잔유물을 최소화하는 한편, 과식각(over-etch)시 텅스텐 플러그 상부가 리세스되는 것을 최소화하기 위함이다.
이를 좀더 구체적으로 살펴보면 다음과 같다. 먼저 상기 접착막/배리어막 (208)의 상부 표면이 나타날 때까지 상기 텅스텐막(210)을 선택적으로 식각하여 도 2d에 나타난 바와 같이 텅스텐 플러그(210a)를 형성하는 주식각(main-etch)이 수행된다. 상기 주식각은 산소, 아르곤 그리고 SF6를 포함하는 혼합가스를 사용하며, 상기 식각이 진행될 수록 상기 SF6가 상기 텅스텐과 반응하여 소비되므로, 이러한 SF6를 구성하는 F의 변화량을 모니터 하여 식각 종말점을 찾는다(end point detection). 한편 산소가스는 WS2와 같은 불휘발성 반응부산물의 형성을 방지하기 위해 사용된다. 즉 산소가스가 첨가되어 SOXFY계열의 휘발성 반응부산물을 형성함으로써, SF6의 S를 소비함으로써 WS2의 형성을 방해한다.
상기 주식각은 약 550 mTorr의 압력에서, 약 400 내지 900 와트의 고주파 (radio frequency) 파워에서, 바람직하게는 약 600 와트에서, 약 40℃의 온도로, 약 20 내지 500 sccm의 아르곤, 바람직하게는 약 200 sccm, 약 300 내지 600 sccm의 SF6, 바람직하게는 약 450 sccm, 약 30 내지 100 sccm의 산소를, 바람직하게는약 50 sccm의 산소를 포함하는 혼합가스를 사용하여 약 6,618 옹그스트롬/분±10.55% 의 식각 속도를 가지고 약 37 초 동안 수행된다.
이러한 주식각은 상기 콘택 오프닝 내부의 텅스텐을 제외하고는 상기 접착막/배리어막 상의 텅스텐은 거의 모두 제거한다. 그러나 단차 부분에 텅스텐 잔유물(210b)이 발생할 수 있다(도 2d 참조).
이렇게 단차 부분에 발생할 수 있는 텅스텐 잔유물(210b)을 제거하기 위해 과식각(over-etch)이 수행된다. 상기 과식각은 전술한 바와 같이 등방성 식각 특성이 강화되었기 때문에 상기 텅스텐 잔유물(210b)을 제거하는 동안 상기 텅스텐 플러그(210a)는 리세스가 되지 않아 양호한 텅스텐 플러그 프로파일을 얻을 수 있다. 상기 강화된 등방성 식각특성으로 인해, 텅스텐 잔유물의 식각율은 증가하고 반면 텅스텐 플러그의 식각율은 감소하기 때문이다.
상기 과식각은 주식각과는 달이 산소를 포함하지 않으며, 아르곤 그리고 SF6를 포함하는 혼합가스를 사용한다. 산소가 첨가되면, 하부의 접착막/배리어막의 티타늄과 반응하여 불휘발성 반응부산물인 TiFXOY를 형성하기 때문이다.
더 구체적으로 상기 과식각은, 약 300 mTorr의 압력에서, 약 300 내지 700 와트의 고주파(radio frequency) 파워에서, 바람직하게는 약 420 와트에서, 약 40℃의 온도로, 약 50 내지 200 sccm의 아르곤, 바람직하게는 200 sccm, 약 150 내지 450 sccm, 바람직하게는 약 280 sccm의 SF6를 포함하는 혼합가스를 사용하여 약 4,800 옹그스트롬/분±6.2%의 식각율로 약 70 초 동안 수행된다.
종래 발명의 경우, 과식각 동안 텅스텐 플러그가 리세스 되어 후속 알루미늄 증착시 보이드를 발생시킨다. 그러나 본 발명에 따르면, 텅스텐 식각 공정을 높은 압력, 높은 고주파 파워 그리고 높은 가스 플로 조건으로 수행하여 등방성 식각 특성을 강화하여, 주식각으로 텅스텐 잔유물 발생을 최소화하고, 과식각으로 텅스텐 플러그는 리세스 시키지 않고 텅스텐 잔유물만을 식각한다.
본 발명에 따른 텅스텐 식각 공정의 특성을 도시하면 아래의 표와 같다.
단 계 공 정 특 성
주 식 각(main-etch) *빠른 식각률 : 약 6,618 옹그스트롬/분 ±10.55%*높은 파워, 높은 압력으로 텅스텐을 빠른 시간 내에 제거 가능*SF6로 텅스텐막질을 식각할 때 생길 수 있는 WS2를 제거하기 위해산소 가스를 첨가함(산소 첨가시 SOXFY화합물을 형성하여 S를소비함.* 텅스텐 잔유물 컨트롤 측면에서 과식각보다 더 영향을 미침.
과 식 각(over-etch) * 통상적인 과식각에 비해 식각율이 빠름약 4,800 옹그스트롬/분±6.2%* 단차부위의 텅스텐 잔유물은 제거하나 콘택 오프닝 내에 리세스는 만들지 않음* 하부막질인 TiN에 대한 선택비는 적어도 30:1* TiN 막질이 드러난 후 생길 수 이는 TiFXOY폴리머를 방지하기 위해 산소는 첨가하지 않음.
도 2e에 나타난 바와 같이 텅스텐 플러그(210a)를 형성한 후, 도전물질(212) 예를 들면 알루미늄 또는 알루미늄 얼로이가 상기 텅스텐 플러그(210a)를 포함하여 상기 접착막/배리어막(208) 상에, 도 2f에 나타난 바와 같이 형성된다. 후속 공정으로 상기 도전물질막(212) 및 상기 접착막/배리어막(208)이 식각되어 원하는 금속배선을 형성한다.
본 발명은 높은 파워, 높은 압력 그리고 높은 가스 플로 조건으로 텅스텐을 식각함으로써, 텅스텐 잔유물을 남기지 않는 동시에 텅스텐 플러그가 리세스되는것을 방지할 수 있는 효과가 있다.

Claims (9)

  1. 반도체 장치의 텅스텐 플러그를 형성하는 방법에 있어서,
    텅스텐 식각은 텅스텐막을 전면에 걸쳐 식각하여 텅스텐 플러그를 형성하는 주식각(main-etch) 과정과
    텅스텐 잔유물(tungsten residue)을 제거하기 위한 과식각(over-etch) 과정을 포함하며,
    상기 주식각은, 약 550 mTorr의 압력에서, 약 400 내지 900 와트의 고주파 (radio frequency) 파워에서, 약 40℃의 온도로, 약 20 내지 500 sccm의 아르곤, 약 300 내지 600 sccm의 SF6, 약 30 내지 100 sccm의 산소를 포함하는 혼합가스를 사용하여 수행되고,
    상기 과식각은, 약 300 mTorr의 압력에서, 약 300 내지 700 와트의 고주파(radio frequency) 파워에서, 약 40℃의 온도로, 약 50 내지 200 sccm의 아르곤, 약 150 내지 450 sccm의 SF6를 포함하는 혼합가스를 사용하여 수행되는 것을 특징으로 하는 반도체 장치의 텅스텐 플러그 형성을 위한 텅스텐 식각 방법.
  2. 삭제
  3. 삭제
  4. 반도체 장치의 텅스텐 플러그를 형성하는 방법에 있어서,
    도전영역을 가지는 반도체 기판 상에 절연막을 형성하는 단계와;
    상기 절연막을 식각하여 상기 도전영역을 노출시키는 콘택 오프닝을 형성하는 단계와;
    상기 콘택 오프닝 및 상기 절연막 상에 접착막/배리어막을 형성하는 단계와;
    상기 콘택 오프닝을 완전히 채우도록 상기 접착막/배리어막 상에 텅스텐막을 형성하는 단계와; 그리고
    상기 텅스텐막을 선택적으로 식각하여 상기 콘택 오프닝 내에 텅스텐 플러그를 형성하는 단계를 포함하며,
    상기 텅스텐막의 선택적 식각은, 상기 절연막 표면으로부터 상기 텅스텐을 상기 접착막/배리어막에 대해 선택적으로 식각하여 텅스텐 플러그를 형성하는 주식각(main-etch) 과정과 텅스텐 잔유물(tungsten residue)을 상기 접착막/배리어막에 대해 선택적으로 제거하는 과식각(over-etch) 과정을 포함하며,
    상기 주식각 과정은 약 550 mTorr의 압력에서, 약 400 내지 900 와트의 고주파 (radio frequency) 파워에서, 약 40℃의 온도로, 약 20 내지 500 sccm의 아르곤, 약 300 내지 600 sccm의 SF6, 약 30 내지 100 sccm의 산소를 포함하는 혼합가스를 사용하여 수행되는 것을 특징으로 하는 반도체 장치의 텅스텐 플러그 형성 방법.
  5. 삭제
  6. 삭제
  7. 제 4 항에 있어서,
    상기 과식각 과정은, 약 300 mTorr의 압력에서, 약 300 내지 700 와트의 고주파(radio frequency) 파워에서, 약 40℃의 온도로, 약 50 내지 200 sccm의 아르곤, 약 150 내지 450 sccm의 SF6를 포함하는 혼합가스를 사용하여 수행되는 것을 특징으로 하는 반도체 장치의 텅스텐 플러그 형성 방법.
  8. 제 4 항에 있어서,
    상기 접착막/배리어막은 Ti/TiN막이며 상기 텅스텐은 상기 접착막/배리어막에 대해 적어도 30:1의 식각선택비를 가지는 조건으로 식각되는 것을 특징으로 하는 반도체 장치의 텅스텐 플러그 형성 방법.
  9. 제 4 항에 있어서,
    상기 텅스텐 플러그를 포함하여 상기 접착막/배리어막 상에 알루미늄막을 형성하는 단계와, 상기 알루미늄막과 그 하부의 상기 접착막/배리어막을 식각하여 금속 배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 텅스텐 플러그 형성 방법.
KR1019990036914A 1999-09-01 1999-09-01 반도체 장치에 있어서 텅스텐 플러그를 형성하는 방법 KR100336837B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990036914A KR100336837B1 (ko) 1999-09-01 1999-09-01 반도체 장치에 있어서 텅스텐 플러그를 형성하는 방법
JP2000251939A JP2001093893A (ja) 1999-09-01 2000-08-23 半導体装置におけるタングステンプラグの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990036914A KR100336837B1 (ko) 1999-09-01 1999-09-01 반도체 장치에 있어서 텅스텐 플러그를 형성하는 방법

Publications (2)

Publication Number Publication Date
KR20010025864A KR20010025864A (ko) 2001-04-06
KR100336837B1 true KR100336837B1 (ko) 2002-05-16

Family

ID=19609682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990036914A KR100336837B1 (ko) 1999-09-01 1999-09-01 반도체 장치에 있어서 텅스텐 플러그를 형성하는 방법

Country Status (2)

Country Link
JP (1) JP2001093893A (ko)
KR (1) KR100336837B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6824962B2 (ja) * 2016-03-31 2021-02-03 東京エレクトロン株式会社 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
JP2022182404A (ja) * 2021-05-28 2022-12-08 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Also Published As

Publication number Publication date
KR20010025864A (ko) 2001-04-06
JP2001093893A (ja) 2001-04-06

Similar Documents

Publication Publication Date Title
US5786272A (en) Metallization over tungsten plugs
US6177347B1 (en) In-situ cleaning process for Cu metallization
US5658425A (en) Method of etching contact openings with reduced removal rate of underlying electrically conductive titanium silicide layer
US6548415B2 (en) Method for the etchback of a conductive material
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
JP2720796B2 (ja) 半導体装置の製造方法
JP2004000006U (ja) 半導体装置
KR100338941B1 (ko) 반도체소자의 컨택 형성방법
US6005277A (en) ARC layer enhancement for reducing metal loss during via etch
KR100256137B1 (ko) 반도체장치및그제조방법
KR19980070785A (ko) 반도체 장치 및 그 제조 방법
KR100336837B1 (ko) 반도체 장치에 있어서 텅스텐 플러그를 형성하는 방법
JP3339255B2 (ja) コンタクトプラグの形成方法
KR100190055B1 (ko) 반도체 장치의 백금전극 제조방법
JPH08139190A (ja) 半導体装置の製造方法
JPH05299397A (ja) 金属プラグの形成方法
JPH11288923A (ja) トレンチの形成方法およびそれを用いる半導体装置の製造方法
JP3376965B2 (ja) 半導体装置及びその製造方法
KR100243283B1 (ko) 반도체장치의 커패시터 제조방법
JPH09293781A (ja) 半導体装置の製造方法
KR100284139B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
JPH05206081A (ja) ドライエッチング方法
JP3380923B2 (ja) 半導体装置における配線構造の形成方法
JP3567635B2 (ja) コンタクト形成方法
KR100686450B1 (ko) 반도체 소자의 듀얼 다마신 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080502

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee