JP2004000006U - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004000006U JP2004000006U JP2003271410U JP2003271410U JP2004000006U JP 2004000006 U JP2004000006 U JP 2004000006U JP 2003271410 U JP2003271410 U JP 2003271410U JP 2003271410 U JP2003271410 U JP 2003271410U JP 2004000006 U JP2004000006 U JP 2004000006U
- Authority
- JP
- Japan
- Prior art keywords
- layer
- capping layer
- aluminum
- tungsten
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 アルミニウム相互接続層に電気的に接触するようにタングステン接点を選択的に成長させた半導体装置を提供する。
【解決手段】 半導体装置は、アルミニウムまたはアルミニウム合金のバイア及び相互接続層2と、相互接続層上に形成された電気的な導体材料からなるキャッピング層12と、バイアを形成するためにキャッピング層上に選択的に堆積された接点18とを含み、キャッピング層及びキャッピング層上に選択的に堆積された接点の間にはキャッピング層の材料から形成された不導体の成分がほとんど存在しない。
【選択図】図4
【解決手段】 半導体装置は、アルミニウムまたはアルミニウム合金のバイア及び相互接続層2と、相互接続層上に形成された電気的な導体材料からなるキャッピング層12と、バイアを形成するためにキャッピング層上に選択的に堆積された接点18とを含み、キャッピング層及びキャッピング層上に選択的に堆積された接点の間にはキャッピング層の材料から形成された不導体の成分がほとんど存在しない。
【選択図】図4
Description
本考案は、アルミニウムまたはアルミニウム合金の相互接続層を組み込んだ半導体装置製造方法に関し、特にプラグまたはバイアスの形態の接点が相互接続層上に形成される方法に関する。
半導体処理技術において、アルミニウムのような金属を使用したプラグ及びバイアスの形態の接点を製造するための従来の金属化処理で得られるステップカバーは、接点の寸法が約1.5ミクロン以下に減少するにつれて1つの問題となった。小さくなったステップカバーは、接点の内の特定の接点の抵抗を増加させる傾向があるから、接点の信頼性は減少する。また、小さいステップカバーは、前の相互接続層の接点上の接点の垂直方向のスタッキングを防止する傾向がある。金属ステップカバーは接点が形成される絶縁層を薄くすることによって増大することができる。しかしながら、これは、結果的に半導体装置の速度の低下を生じる傾向がある2層の金属層の間の容量を増加させる。
従来の金属化におけるこのステップカバーの問題を克服する試みにおいて、接点ホールをプラグまたはバイアの形態の接点に形成するために化学的気相堆積処理によってタングステンで充填するタングステンプラグ技術を使用することが知られている。使用される通常の2つのタングステン堆積処理は、タングステンを絶縁層内に形成された接点ホール内に選択的に堆積する絶縁相または選択的なタングステン堆積部内にタングステン接点を残すように次にエッチバックが続くブランケットタングステン堆積である。ブランケット堆積及びエッチバック処理は、下に配置された絶縁層にタングステン層を堆積する必要性、追加的なエッチバック処理のための必要性、幅が異なる接点を充填する困難性及び結果としての接点構造の寸法を減少するための処理をスケーリングすることに関する困難性のような多数の不利益がある。選択的なタングステンプラグ堆積処理は、これらの問題を抱え、従って、選択的なタングステンプラグの堆積処理は、ブランケット堆積及びエッチバック処理上の利点を有する。低い接点抵抗を有するタングステンプラグは、シリコン、タングステン、窒化チタン及びシリサイドを含む一連の基板上で選択的に成長することができる。アルミニウム及びアルミニウム合金は、半導体装置の底抵抗相互接続層を形成するために広く使用されている。しかしながら、アルミニウムまたはアルミニウム合金上の選択的なタングステンの成長は、特定の接点の抵抗が非常に高くなるという問題がある。これは、部分的にアルミニウムの面上の絶縁酸化アルミニウム層の存在による。このアルミニウムは、選択的なタングステン堆積処理の前に容易に除去することができない絶縁性の酸素層によってカバーされる。もし酸素の層が、例えば真空における物理的な衝撃によって、またはアルミニウム金属をエッチングすることによって偶然に除去する場合があるが、これは絶縁層の表面上に選択的な堆積のために核の場所として作用するアルミニウムまたは酸化アルミニウム片を残す傾向がある。
また表れたアルミニウムは、選択的なタングステン堆積処理で上昇した温度でフッ素化合物にさらされる時、絶縁ふっ化アルミニウム層を形成する傾向がある。この反応は、堆積の早期の段階で選択的なタングステンを形成するための反応で終了し、アルミニウム及びタングステンの間の絶縁層の形成を生じることができる。
このように、アルミニウムまたはアルミニウム合金相互接続層に電気的に接触するように信頼できる方法でタングステン接点を選択的に成長させることができるようにする処理が必要になる。本考案は、この必要性を満足させることをねらいとする。
従って本考案は、アルミニウムまたはアルミニウム合金のバイア及び相互接続層と、相互接続層上に形成された電気的な導体材料のキャッピング層と、バイアを形成するためにキャッピング層上に選択的に堆積された電導体接点とを含み、キャッピング層及び接点の材料は、選択されその間にキャッピング層の材料から形成された不導体の成分がほとんどない半導体装置を提供する。
本考案の好ましい実施例は、低抵抗の接点を提供するようにアルミニウムまたはアルミニウム合金の相互接続層上にタングステン接点を選択的に成長させることを可能にすることによってタングステン接点を形成するための選択的なタングステン堆積処理の有効性を非常に向上させる。
窒化チタンまたはチタンは、キャッピング層として使用され、これは、複数の水準の金属化処理において要求される熱処理中にアルミニウムヒルロックまたはスパイクが形成されることを防止するように作用するアルミニウム上のヒルロック抑制層として作用する。アルミニウム相互接続層は、次の相互接続層の形成中、アルミニウム相互接続層が熱的に循環するとき、またはそれが電気が加えられた時に層の間の短絡、またはアルミニウム相互接続層の劣化を招き得るスパイクを形成する場合がある。
以下、本考案の一実施例を図面を参照して詳細に説明する。
図1乃至図5を参照すると、絶縁層のタングステン接点の製造用の処理の流れが示されており、タングステン接点は、タングステン接点が電気的に接続されるアルミニウムまたはアルミニウム合金上に形成されたキャッピング層上に選択的に堆積されている。この説明において、「アルミニウム」という場合は、「アルミニウム合金」を含む。
図1乃至図5を参照すると、絶縁層のタングステン接点の製造用の処理の流れが示されており、タングステン接点は、タングステン接点が電気的に接続されるアルミニウムまたはアルミニウム合金上に形成されたキャッピング層上に選択的に堆積されている。この説明において、「アルミニウム」という場合は、「アルミニウム合金」を含む。
図1を参照すると、本考案によって使用される典型的なシリコンウェーハ構造は、シリコン基板6上にそれ自身が延びるアルミニウムまたはアルミニウム合金を有する。接点ホール8は、絶縁層4内に配置され、接点ホール8の中に、例えばシリコン基板6を相互接続層2に電気的に接続するタングステンの接点10が配置されている。
本考案によれば、相互接続層2は、相互接続層2が絶縁層4上に配置されるようにスパッタリング装置内にウェーハ構造を配置するスパッタリング処理によって形成され、所望のパターンは、パターン化された光露光マスク及びエッチングによって決定される(図示せず)。本考案によれば、図2を参照して示すように、キャッピング層12は、相互接続層2上に配置されている。またキャッピング層12は、スパッタリング処理によって形成され、相互接続層2をスパッタリングするために使用される同じスパッタリング装置内で堆積される。従って、キャッピング層12及び相互接続層2は、1つのスパッタリング装置内で2つのスパッタリングステップを有する単一の処理で形成される。キャッピング層は、典型的にはタングステン、チタンまたは窒化チタンである。1つのスパッタリング装置内でさらに反応するアルミニウムまたはアルミニウム合金相互接続2上へのキャッピング層の堆積は、大気中の酸素とアルミニウムの反応から生じる相互接続層2上の酸化アルミニウム層の形成を防止する。キャッピング層12は、さらに反応性を有するアルミニウム相互接続層2上に比較的に不活性の表面として作用し、キャッピング層12で作られる次の電気接点の抵抗性を増大させる大気による酸化を受けない。典型的には、アルミニウム相互接続層2は、5000から15000オングストロームの厚さであり、キャッピング層12は、約100オングストロームから約3000オングストローム、さらに好ましくは500オングストロームの範囲の厚さを有する。キャッピング層12のパターンは、下に配置されるアルミニウム相互接続層2のパターンを規定するために使用されるものと同じ光露光マスキング層を使用して規定される。これによってキャッピング層12は、下の相互接続層2と全く同じパターンであることを保証する。さらに1つのマスキング法のみが使用される。
図3を参照すると、絶縁層14は、既知の方法でキャッピング層12上に所望のパターンで堆積される。典型的には、絶縁層14は、ドープされまたはドープされない酸化シリコンまたは酸化窒化シリコンを有する。絶縁層14の厚さは、典型的には5000オングストロームから20000オングストロームであり、さらに好ましくは10000から15000オングストロームである。絶縁層14は、接点ホール16を提供するためにパターン化される。図4に示すように、典型的には、タングステンプラグ18によって構成される接点18は、絶縁層14の接点ホールに選択的に堆積される。接点18は、接点ホール16に堆積された選択的な銅または選択的なアルミニウムからなる。接点18は、選択的な堆積処理中、アルミニウムの相互接続層上のフッ化アルミニウム層が形成されることを防止するように作用し、低抵抗の接点がバイアまたは接点18とアルミニウム相互接続層2との間に形成されることを保証する。接点18は、プラグまたはバイアの形態である。
接点を堆積するための選択された堆積処理は、接点がタングステンであるとき、好ましくは2段階の処理になる。また、このような2段階の処理は、キャッピング層がチタンからなるとき、特に使用される。第1の段階において、標本を含むタングステンのみが還元剤のないシリコンウェーハ構造上に導入される。典型的には、タングステンヘキサふっ化物が1から30mTorr、さらに典型的には2mTorrの部分的な圧力で30から200秒の間隔だけ流される。このステップ中、従来の還元剤がないタングステンヘキサふっ化物は、最初にキャッピング層の表面、特にチタン面と反応し、それによる反応によって酸化チタンのような表面をきれいにする。このような反応は、キャッピング層上にタングステンのシード層を堆積し、キャッピング層の表面上に酸化チタンのような不伝導材料の濃度を減少するようにタングステンに対するタングステンヘキサふっ化物を減少させる。本考案に使用されるタングステン接点の堆積処理中にこの第1の段階を使用することによって、処理の制御を選択的に行いながら、許容できる接点抵抗の製造を可能にする。第2の段階において、接点ホールへのタングステン金属の実質的な堆積を可能とするように適当な還元剤、一般的にシランの流れが、タングステンのヘキサふっ化物流に導入される。タングステンふっ化物は、最初に形成されているタングステンのきれいなシード層上にシランによって減少される。シランの部分的な圧力は、シラン/タングステンヘキサふっ化物を与える典型的には1から30mTorrの範囲内にあり、さらに典型的には0.5の付近の比である。タングステンの堆積処理を通じて大気温度は、200°Cから300°Cの範囲になければならない。
典型的には、本考案によるチタンまたは窒化チタンのキャッピング層上に形成されたバイアは、2.5×10-8オームcm2 までの特定の接点抵抗を有し、さらに好ましくは特定の接点抵抗は1.0×10-9から1.2×10-8オームcm2 である。これは、アルミニウム相互結合層上のタングステン接点のほぼ開放した回路接触抵抗と対比することができ、この回路接触抵抗は、タングステンとアルミニウムとの間の干渉で酸化アルミニウムド及び/またはふっ化アルミニウムのような誘電絶縁アルミニウム成分を破壊しないような十分に低い電位で測定される。キャッピング層がチタンまたは窒化チタンであるときに、接点の選択的な堆積中に形成されるふっ化チタンは、その揮発性の結果、除去され、ふっ化物の残留は、接点の下のキャッピング層上に残らず接点の抵抗が上昇する。さらに、前の大気の酸化の結果として形成されたキャッピング層内の最初の酸化チタン層は、それによって除去されるように、選択的な堆積処理のふっ化物と容易に反応するか接点の抵抗を上昇させないようにこの中のピンホールの存在の結果として十分な非コヒーレントであるかのいずれかである。従って、酸化チタンまたはふっ化物は、もし形成されるならば、従来の技術の問題を生じさせる対応するアルミニウム成分に比較して高抵抗の接点を生じない。従って、本考案によれば、接点内に、接点の抵抗をかなり増大させるキャッピング層と堆積した金属との境界でキャッピング層から形成された不導体の成分はほとんどない。
図5に示すように、アルミニウムまたはアルミニウム合金の第2の相互接続層20は、相互接続構造を完成させるように絶縁層14及び接点18上にスパッタリング処理によって堆積される。
2 アルミニウム合金相互接続層
4 絶縁層
6 シリコン基板
8 接点ホール
10 接点
12 キャッピング層
14 絶縁層
16 接点ホール
18 タングステンプラグ
4 絶縁層
6 シリコン基板
8 接点ホール
10 接点
12 キャッピング層
14 絶縁層
16 接点ホール
18 タングステンプラグ
Claims (6)
- アルミニウムまたはアルミニウム合金のバイア及び相互接続層と、相互接続層上に形成された電気的な導体材料のキャッピング層と、バイアを形成するためにキャッピング層上に選択的に堆積された電導体とを含み、キャッピング層及び接点の材料は、選択されその間にキャッピング層の材料から形成された不導体の成分がほとんどない半導体装置。
- キャッピング層は、タングステン、チタンおよび窒化チタンから選択されることを特徴とする請求項1に記載の半導体装置。
- 前記接点は、タングステンからなることを特徴とする請求項1または2に記載の半導体装置。
- 相互接続層及びキャッピング層は、同一の広がりを持ち、共通のマスキング層によってパターン化されることを特徴とする請求項1から3のいずれかに記載の半導体装置。
- 相互接続層及びキャッピング層は、スパッタリング層であることを特徴とする請求項4に記載の半導体装置。
- 金属接点とキャッピング層との間の特定の接点抵抗は、2.5×10-8オームcm2 までの値であることを特徴とする請求項1から5のいずれかに記載の半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB929219267A GB9219267D0 (en) | 1992-09-11 | 1992-09-11 | Manufacture of semiconductor devices |
GB9219267.3 | 1992-09-11 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5225734A Continuation JPH06181212A (ja) | 1992-09-11 | 1993-09-10 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004000006U true JP2004000006U (ja) | 2004-04-02 |
JP2004000006U6 JP2004000006U6 (ja) | 2004-10-21 |
Family
ID=10721774
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5225734A Pending JPH06181212A (ja) | 1992-09-11 | 1993-09-10 | 半導体装置の製造方法 |
JP2003271410U Pending JP2004000006U (ja) | 1992-09-11 | 2003-09-25 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5225734A Pending JPH06181212A (ja) | 1992-09-11 | 1993-09-10 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5587339A (ja) |
EP (1) | EP0587400A3 (ja) |
JP (2) | JPH06181212A (ja) |
GB (1) | GB9219267D0 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6191484B1 (en) | 1995-07-28 | 2001-02-20 | Stmicroelectronics, Inc. | Method of forming planarized multilevel metallization in an integrated circuit |
US6577007B1 (en) * | 1996-02-01 | 2003-06-10 | Advanced Micro Devices, Inc. | Manufacturing process for borderless vias with respect to underlying metal |
US5851913A (en) * | 1996-06-05 | 1998-12-22 | Advanced Micro Devices, Inc. | Method for forming a multilevel interconnect structure of an integrated circuit by a single via etch and single fill process |
US5679605A (en) * | 1996-06-05 | 1997-10-21 | Advanced Micro Devices, Inc. | Multilevel interconnect structure of an integrated circuit formed by a single via etch and dual fill process |
US5677237A (en) * | 1996-06-21 | 1997-10-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Process for removing seams in tungsten plugs |
US5801098A (en) * | 1996-09-03 | 1998-09-01 | Motorola, Inc. | Method of decreasing resistivity in an electrically conductive layer |
KR100226742B1 (ko) * | 1996-12-24 | 1999-10-15 | 구본준 | 반도체 소자의 금속배선 형성 방법 |
US5943601A (en) * | 1997-04-30 | 1999-08-24 | International Business Machines Corporation | Process for fabricating a metallization structure |
KR100273767B1 (ko) * | 1998-10-28 | 2001-01-15 | 윤종용 | 반도체소자의 텅스텐막 제조방법 및 그에 따라 제조되는 반도체소자 |
US6657376B1 (en) | 1999-06-01 | 2003-12-02 | Micron Technology, Inc. | Electron emission devices and field emission display devices having buffer layer of microcrystalline silicon |
US6650043B1 (en) * | 1999-07-20 | 2003-11-18 | Micron Technology, Inc. | Multilayer conductor structure for use in field emission display |
US7052350B1 (en) * | 1999-08-26 | 2006-05-30 | Micron Technology, Inc. | Field emission device having insulated column lines and method manufacture |
JP2004111634A (ja) * | 2002-09-18 | 2004-04-08 | Nec Micro Systems Ltd | 半導体装置および半導体装置の製造方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE269095C (ja) * | ||||
JPS5334484A (en) * | 1976-09-10 | 1978-03-31 | Toshiba Corp | Forming method for multi layer wiring |
JPS60138940A (ja) * | 1983-12-27 | 1985-07-23 | Toshiba Corp | 半導体装置の製造方法 |
JP2581666B2 (ja) * | 1985-09-06 | 1997-02-12 | 株式会社日立製作所 | 配線構造体の製造方法 |
JPS62216224A (ja) * | 1986-03-17 | 1987-09-22 | Fujitsu Ltd | タングステンの選択成長方法 |
EP0256917B1 (en) * | 1986-07-29 | 1993-03-24 | Digital Equipment Corporation | Method of producing interconnection layers using cvd of metal |
JPS6376876A (ja) * | 1986-09-19 | 1988-04-07 | Fujitsu Ltd | 気相成長法 |
US4924295A (en) * | 1986-11-28 | 1990-05-08 | Siemens Aktiengesellschaft | Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same |
US4824521A (en) * | 1987-04-01 | 1989-04-25 | Fairchild Semiconductor Corporation | Planarization of metal pillars on uneven substrates |
JP2553346B2 (ja) * | 1987-04-08 | 1996-11-13 | 日本真空技術株式会社 | 金属薄膜形成方法 |
US4902645A (en) * | 1987-08-24 | 1990-02-20 | Fujitsu Limited | Method of selectively forming a silicon-containing metal layer |
JPH0719841B2 (ja) * | 1987-10-02 | 1995-03-06 | 株式会社東芝 | 半導体装置 |
US4777061A (en) * | 1987-12-14 | 1988-10-11 | Spectrum Cvd, Inc. | Blanket tungsten deposition for dielectric |
JP2811004B2 (ja) * | 1988-05-23 | 1998-10-15 | 日本電信電話株式会社 | 金属薄膜成長方法および装置 |
US4917759A (en) * | 1989-04-17 | 1990-04-17 | Motorola, Inc. | Method for forming self-aligned vias in multi-level metal integrated circuits |
KR920005701B1 (ko) * | 1989-07-20 | 1992-07-13 | 현대전자산업 주식회사 | 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법 |
KR930000309B1 (ko) * | 1989-11-22 | 1993-01-15 | 삼성전자 주식회사 | 반도체 장치의 제조방법 |
US5270254A (en) * | 1991-03-27 | 1993-12-14 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit metallization with zero contact enclosure requirements and method of making the same |
US5227336A (en) * | 1991-12-27 | 1993-07-13 | Small Power Communication Systems Research Laboratories Co., Ltd. | Tungsten chemical vapor deposition method |
-
1992
- 1992-09-11 GB GB929219267A patent/GB9219267D0/en active Pending
-
1993
- 1993-09-07 EP EP93307035A patent/EP0587400A3/en not_active Withdrawn
- 1993-09-10 JP JP5225734A patent/JPH06181212A/ja active Pending
-
1995
- 1995-06-07 US US08/480,954 patent/US5587339A/en not_active Expired - Lifetime
-
2003
- 2003-09-25 JP JP2003271410U patent/JP2004000006U/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0587400A3 (en) | 1996-02-07 |
GB9219267D0 (en) | 1992-10-28 |
JPH06181212A (ja) | 1994-06-28 |
EP0587400A2 (en) | 1994-03-16 |
US5587339A (en) | 1996-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6159851A (en) | Borderless vias with CVD barrier layer | |
US6020254A (en) | Method of fabricating semiconductor devices with contact holes | |
EP0279588B1 (en) | Contact in a contact hole in a semiconductor and method of producing same | |
US4960732A (en) | Contact plug and interconnect employing a barrier lining and a backfilled conductor material | |
KR0140379B1 (ko) | 도전 구조체를 반도체 소자내에 선택적으로 인캡슐레이션하기 위한 방법 | |
CN1316590C (zh) | 用于在具有帽盖层的半导体互连结构上沉积金属层的方法 | |
KR20020072996A (ko) | 금속 플러그 형성방법 | |
KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
JP2004000006U (ja) | 半導体装置 | |
JP2004000006U6 (ja) | 半導体装置 | |
KR100281887B1 (ko) | 반도체장치의 제조방법 | |
US5554254A (en) | Post contact layer etch back process which prevents precipitate formation | |
JP2664757B2 (ja) | 半導体装置の製造方法 | |
JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
JPH07135188A (ja) | 半導体装置の製造方法 | |
KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100364260B1 (ko) | 반도체 집적 회로의 제조 방법 | |
US5948705A (en) | Method of forming interconnection line | |
KR20040077421A (ko) | 반도체 장치의 금속배선 형성 방법 | |
US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
JPH08139190A (ja) | 半導体装置の製造方法 | |
KR100640162B1 (ko) | 가스 분압차를 이용한 반도체 소자의 금속배선 형성방법 | |
KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
KR100474989B1 (ko) | 장벽층을이용한반도체장치의커패시터형성방법 | |
KR0167238B1 (ko) | 반도체 소자의 배선 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050516 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060214 |