KR0167238B1 - 반도체 소자의 배선 제조방법 - Google Patents

반도체 소자의 배선 제조방법 Download PDF

Info

Publication number
KR0167238B1
KR0167238B1 KR1019950007655A KR19950007655A KR0167238B1 KR 0167238 B1 KR0167238 B1 KR 0167238B1 KR 1019950007655 A KR1019950007655 A KR 1019950007655A KR 19950007655 A KR19950007655 A KR 19950007655A KR 0167238 B1 KR0167238 B1 KR 0167238B1
Authority
KR
South Korea
Prior art keywords
copper
barrier layer
wiring
forming
film
Prior art date
Application number
KR1019950007655A
Other languages
English (en)
Other versions
KR960039283A (ko
Inventor
박종욱
천성순
김동원
이원준
라사균
이영종
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950007655A priority Critical patent/KR0167238B1/ko
Publication of KR960039283A publication Critical patent/KR960039283A/ko
Application granted granted Critical
Publication of KR0167238B1 publication Critical patent/KR0167238B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 제조방법에 관한 것으로, 반도체 기판 상에 절연막을 증착한 후 선택적으로 식각하여 콘택홀을 형성하는 공정과; 상기 기판 상에 제1 장벽층을 형성하는 공정과; 상기 제1 장벽층 상에 구리막을 형성하는 공정과; 상기 구리막 상에 제2 장벽층을 형성하는 공정과; 상기 제1 장벽층, 구리막 및 제2 장벽층을 선택식각하여 배선 패턴을 형성하는 공정과; 상기 배선 패턴 측벽에 구리 실리사이드 측벽을 형성하는 공정을 거쳐 배선 제조를 완료함으로써, 구리 배선의 장점인 낮은 저항(low resistivity)(알루미늄의 저항치;2.65μΩ㎝, 구리의 저항치;1.7μΩ㎝) 및 우수한 일렉트로마이그레이션(electromigration) 특성을 가질 수 있으며, 낮은 내산화성 및 유전막과의 낮은 접촉특성 등을 향상시킬 수 있고, 단결정 실리콘내에서의 빠른 확산율 특성을 저하시켜 소자의 특성을 향상시킬 수 있는 고신뢰성의 배선을 구현할 수 있게 된다.

Description

반도체 소자의 배선 제조방법
제1(a)도 내지 제1(c)도는 종래 기술에 따른 반도체 소자의 알루미늄 배선층 제조방법을 도시한 공정수순도.
제2(a)도 내지 제2(d)도는 본 발명에 따른 반도체 소자의 구리 배선층 제조방법을 도시한 공정수순도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 게이트 라인
3 : 확산영역 4 : 비트 라인
5 : 절연막 6 : 포토레지스트
7 : 제1 장벽층 8 : 텅스텐막
9 : 알루미늄막 10 : 구리막
11 : 제2 장벽층 12 : 절연 산화막
13 : 제3 장벽층
본 발명은 반도체 소자의 금속배선 제조방법에 관한 것으로 특히, TiN 혹은 Cu 실리사이드(silicide)로 이루어진 제1 및 제2 장벽금속을 이용하여 구리 배선의 열악한 내산화성 문제를 개선함으로써 고집적소자의 배선구조에 적용 가능하도록 한 반도체 소자의 구리 배선 제조방법에 관한 것이다.
종래에 일반적으로 사용되어 오던 금속배선은 낮은 콘택(contact) 저항 및 공정의 용이성으로 인해 알루미늄 배선구조가 주로 사용되어 왔으나 최근, 고집적 소자가 서브마이크론 지오메트리(submicron geometry)로 변화됨에 따라 접합 스파이크(junction spiking)나 일렉트로마이그레이션(electromigration) 문제, 그리고 배선길이 증가에 의한 낮은 저항의 요구 등과 같은 난관에 부딪혀 기존의 알루미늄 배선 사용에는 한계가 드러나고 있는 실정이다.
이러한 요구에 부합하여 알루미늄 배선에 비해 낮은 저항을 가지면서도 일렉트로마이그레이션 특성이 우수한 구리 배선의 실용화가 요구되고 있다. 그러나, 상기 구리 배선의 경우 역시 낮은 내산화성과 실리콘 내부의 빠른 확산(diffusion)성 등으로 인해 그 실용화가 어려운 상태이다.
상기와 같은 기술적 결함을 염두에 두고, 기존 반도체 소자의 알루미늄 금속배선 제조방법과 구리 금속배선 제조방법 및 이에 따른 문제점들을 간략하게 살펴본다.
먼저, 알루미늄 금속배선 제조공정을 설명한다. 상기 공정은 제1(a)도 내지 제1(c)도에 도시된 공정수순도에서 알수 있듯이 제1공정으로서, 실리콘 기판(1) 상부에 게이트 전극용 금속을 증착하고 패터닝하여 게이트 라인(2)을 형성한 후, 상기 게이트 라인(2)이 형성된 기판 일측에 확산영역(n+또는 p+)(3)을 형성하고, 상기 확산영역(3) 및 게이트 라인(2)이 형성된 기판 상에 증착된 절연막(5) 내부에 게이트 라인(gate line)(2)과 서로 단차를 가지도록 비트 라인(bit line)(4)을 형성한 후, 전도층과 배선층을 접촉시키기 위해 패터닝된 포토레지스트(6)를 마스크로 상기 절연막(5)을 선택적으로 제거하여 제1(a)도에 도시된 바와 같이 콘택 홀(contact hole)을 형성한다.
그후 제2공정으로서, 상기 패터닝된 포토레지스트(6) 패턴을 제거하고, 상기 실리콘 기판(1) 상에 형성된 패턴의 노출된 전면이 포함되도록 밀착 금속막/장벽금속막(7)을 순차적으로 증착한 후, 상기 콘택 홀 내부에 수소 환원법이나 SiH4환원법 등의 화학진공증착(chemical vapour deposition: 이하 CVD라 한다)법을 이용하여 텅스텐막(8)을 증착하고, 이어서 상기 텅스텐을 에치백(etchback)하여 제1(b)도에 도시된 바와 같이 상기 콘택 홀 내부에만 텅스텐막(8)이 남도록 패터닝한다. 이때 상기 밀착금속막은 Ti로 형성하고, 장벽금속막은 TiN 및, TiW 중 선택된 어느 하나를 이용하여 형성한다.
여기서 CVD법을 이용한 텅스텐 증착 공정은 경우에 따라 생략할 수도 있으며, 텅스텐막 증착 공정이 생략될 경우에는 텅스텐막의 에치백 공정 또한 생략한다.
그 다음 제3공정으로서, 상기 패턴이 형성된 기판 전면이 도포되도록 알루미늄막(9)을 증착하고 패터닝된 포토레지스트(6)를 마스크로 상기 알루미늄막(9) 및 밀착금속막/장벽금속막(7)을 선택적으로 식각하여 패터닝함으로써, 제1(c)도에 도시된 바와 같이 텅스텐막(8)의 플러그를 접촉하며 지나는 알루미늄 배선층을 형성한다.
다음으로 구리 금속배선 제조공정을 살펴본다. 상기 공정은 알루미늄 배선형성에서 언급된 제1공정까지는 동일하게 실시하고, 이후 CVD법이나 스퍼터링(sputtering)법, 혹은 코팅(spin coating)법 중 선택된 어느 하나를 이용하여 상기 콘택 홀이 형성된 기판 전 표면 상에 구리막을 증착한 후 포토레지스트를 통한 마스킹(masking) 작업 및 에치(etch) 작업을 실시하여 구리 배선층을 형성한다.
그러나 이러한 일련의 제조공정을 거쳐 제조된 상기 알루미늄 및 구리 배선층은 그 각각의 취약점에 의해 알루미늄 배선을 사용할 경우에는 소자가 고집적화 됨에 따라 요구되는 낮은 저항과 일렉트로마이그레이션 특성을 만족시킬 수 없다는 단점을 가지게 되고, 구리 배선을 사용할 경우에는 구리의 낮은 내산화성으로 인해 후속 공정 진행시 구리가 산화되어 순수(pure) 구리에 비해 저항이 크게 올라가므로 저항치가 알루미늄 배선과 차이가 없거나 혹은 더 높은 값을 가지게 되는 문제점이 야기되며, 또한 구리의 경우는 단결정 실리콘 내에서의 확산율(diffusion rate)이 빨라 소자의 특성을 저하시키는 단점을 가지게 된다.
이에 본 발명은 상기와 같은 단점을 개선하기 위하여 이루어진 것으로, 구리막 패턴 상측에 TiN 혹은 구리 실리사이드로 이루어진 장벽층을 형성하고, 상기 장벽금속막이 삽입된 구리막 패턴의 양 측벽에는 TiN 혹은 구리 실리사이드로 이루어진 장벽층 측벽을 형성함으로써, 단결정 실리콘내로의 빠른 확산을 방지함과 동시에 낮은 저항과 우수한 일렉트로마이그레이션 특성을 살리면서도 구리의 낮은 내화성을 향상시킬 수 있도록 한 반도체 소자의 배선 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 배선 제조방법은 반도체 기판 상에 절연막을 증착한 후 선택적으로 식각하여 콘택홀을 형성하는 공정과; 상기 기판 상에 제1 장벽층을 형성하는 공정과; 상기 제1 장벽층 상에 구리막을 형성하는 공정과; 상기 구리막 상에 제2 장벽층을 형성하는 공정과; 상기 제1 장벽층, 구리막 및 제2 장벽층을 선택식각하여 배선 패턴을 형성하는 공정 및; 상기 배선 패턴 측벽에 구리 실리사이드 측벽을 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.
상기 공정 결과, 반도체 소자의 특성을 향상시킬 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
본 발명은 구리 배선층 형성시, 반도체 기판 내로의 빠른 확산을 저지시키기 위하여 상기 구리막 위에 TiN 또는 구리 실리사이드(Cu silicide)로 이루어진 장벽금속막을 형성한 뒤, 구리 배선층의 장점인 낮은 저항과 우수한 일렉트로마이그레이션 특성을 살리면서 동시에 단점인 구리의 낮은 내산화성을 개선시키고자 배선 패턴 형성후에 TiN 또는 구리 실리사이드로 이루어진 장벽층 측벽을 배선 패턴의 양 측벽에 형성하여 기존의 구리 배선층 형성 공정에서 야기되던 문제점들을 제거하는데 주안점이 있다.
제2(a)도 내지 제2(d)도에는 상기와 같은 특징을 갖는 반도체 소자의 구리 배선 제조방법을 도시한 공정수순도가 제시되어 있는데, 이를 참조하여 그 제조공정을 살펴본다.
상기 공정수순도에서 알수 있듯이 제1공정으로서, 제2(a)도에 도시된 공정은 종래와 동일하므로 확산영역(3)과 게이트 라인(2) 및 비트 라인(4)의 표면이 드러나도록 선택적으로 제거하여 콘택 홀을 형성하는 공정에 대한 세부적인 설명은 생략한다.
그후 제2공정으로서, 제2(b)도에 도시된 바와 같이 절연막(5) 상에 형성되어 있는 포토레지스트(6)의 패턴을 제거하고, 상기 반도체 기판(1) 상에 형성된 절연막(5) 및 콘택홀 위에 차후 공정에서 형성되는 구리막과의 접착력을 향상시키고, 구리의 반도체 기판 내로의 확산을 저지하기 위한 제1 장벽층(7)을 형성한다.
여기서 상기 제1 장벽층(7)은 Ti이 포함된 물질 예컨대, TiN 또는 TiW 중 선택된 어느 하나로 형성된다.
이어서 화학기상증착법, 스퍼터링법, 또는 스핀코팅법 중 선택된 어느 한 방법을 이용하여 상기 제1 장벽층(7) 위에 구리막(10)을 형성하고, 상기 구리막(10) 상에 TiN 또는 구리 실리사이드로 이루어진 제2 장벽층(11)을 형성한 후 그 제2장벽층(11)상에 절연산화막(12)을 형성한다.
여기서 상기 제2 장벽층(11)을 구리 실리사이드로 형성할 경우에는 구리 실리사이드 타겟을 이용한 스퍼터링법, 이온주입 방법 및 일렉트론사이크로트론 레조넌스(electron cyclotron resonance;이하 ECR이라 한다)에 의한 실리콘 밤버드먼트(bombardment)를 이용하여 실리콘 이온을 구리막(10) 표면에 주입하고 열처리하는 방법, 그리고 SiH4분위기에서 열처리하는 방법 중 선택된 어느 하나로 형성된다.
그 다음 제3공정으로서, 제2(c)도에 도시된 바와 같이 상기 절연산화막(12) 상에 배선 패턴 영역을 정의한 포토레지스트(6) 패턴을 형성하고, 상기 포토레지스트(6) 패턴을 마스크로 상기 절연산화막(12)과 제2 장벽층(11), 구리막(10) 및 제1 장벽층(7)을 선택적으로 식각하여 배선 패턴을 형성한다.
마지막으로 제4공정으로서, 제2(d)도에 도시된 바와 같이 상기 포토레지스트(6) 패턴을 제거하고, 구리 배선의 양 측벽을 보호하기 위하여 상기 배선 패턴이 형성된 절연막(5) 상에 TiN 또는 구리 실리사이드로 이루어진 제3 장벽층(13)을 형성한다.
이때 상기 제3 장벽층(13)을 구리 실리사이드로 형성할 경우, 상기 구리 실리사이드는 스퍼터링법이나 화학기상증착법 중 선택된 어느 하나로 형성한다.
이후 상기 제3 장벽층(13)을 이방성 식각하여 배선 패턴의 양 측벽에 TiN 또는 구리 실리사이드로 이루어진 장벽층 측벽(14)을 형성함으로써 본 공정을 완료한다.
상술한 바와 같이 본 발명에 의하면, 구리 배선의 장점인 낮은 저항(low resistivity)(알루미늄의 저항치;2.65μΩ㎝, 구리의 저항치;1.7μΩ㎝) 및 우수한 일렉트로마이그레이션 특성을 가질 수 있으며, 낮은 내산화성 및 유전막과의 낮은 접촉특성 등을 향상시킬 수 있고, 반도체 기판 내로의 확산 특성을 저하시켜 소자의 특성을 향상시킬 수 있는 고신뢰성의 배선을 구현할 수 있게 된다.

Claims (3)

  1. 반도체 기판 상에 절연막을 증착한 후 선택적으로 식각하여 콘택홀을 형성하는 공정과; 상기 기판 상에 TiN 또는 TiW의 제1 장벽층을 형성하는 공정과; 상기 제1 장벽층 상에 구리막을 형성하는 공정과; 상기 구리막 상에 구리 실리사이드 또는 TiN의 제2 장벽층을 형성하는 공정과; 상기 제1 장벽층, 구리막 및 제2 장벽층을 선택식각하여 배선 패턴을 형성하는 공정과; 상기 배선 패턴 측벽에 구리 실리사이드 측벽을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자의 배선 제조방법.
  2. 제1항에 있어서, 상기 구리 실리사이드 측벽을 형성하는 공정은 스퍼터링법 또는 화학기상증착법을 이용하여 배선 패턴이 형성된 기판 상에 구리 실리사이드층을 형성한 후 에치백하는 공정으로 이루어짐을 특징으로 하는 반도체 소자의 배선 제조방법.
  3. 제1항에 있어서, 상기 제2 장벽층인 구리 실리사이드는 실리콘 이온을 구리막 표면에 주입시키고 열처리하는 방법과, SiH4분위기에서 열처리하는 방법 중 선택된 어느 하나로 형성됨을 특징으로 하는 반도체 소자의 배선 제조방법.
KR1019950007655A 1995-04-01 1995-04-01 반도체 소자의 배선 제조방법 KR0167238B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950007655A KR0167238B1 (ko) 1995-04-01 1995-04-01 반도체 소자의 배선 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950007655A KR0167238B1 (ko) 1995-04-01 1995-04-01 반도체 소자의 배선 제조방법

Publications (2)

Publication Number Publication Date
KR960039283A KR960039283A (ko) 1996-11-25
KR0167238B1 true KR0167238B1 (ko) 1999-02-01

Family

ID=19411406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007655A KR0167238B1 (ko) 1995-04-01 1995-04-01 반도체 소자의 배선 제조방법

Country Status (1)

Country Link
KR (1) KR0167238B1 (ko)

Also Published As

Publication number Publication date
KR960039283A (ko) 1996-11-25

Similar Documents

Publication Publication Date Title
US4172004A (en) Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
JP2978748B2 (ja) 半導体装置の製造方法
US5707901A (en) Method utilizing an etch stop layer
KR100387693B1 (ko) 매립배선형성방법
KR0147682B1 (ko) 반도체 소자의 금속배선 제조방법
US6759324B1 (en) Method of forming a low resistance contact to underlying aluminum interconnect by depositing titanium in a via opening and reacting the titanium with the aluminum
US5843837A (en) Method of contact hole burying
JPH06181212A (ja) 半導体装置の製造方法
JP2004000006U6 (ja) 半導体装置
KR100338941B1 (ko) 반도체소자의 컨택 형성방법
JP2664757B2 (ja) 半導体装置の製造方法
US6171717B1 (en) Structure of stacked barrier layer
KR100363013B1 (ko) 반도체 장치의 금속 패턴 형성 방법
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
US20060276021A1 (en) Method for forming metal line of semiconductor device
KR0167238B1 (ko) 반도체 소자의 배선 제조방법
KR101180977B1 (ko) 콘택 형성 동안에 콘택홀 폭 증가를 방지하는 방법
KR0170504B1 (ko) 접촉 홀 매립방법
KR0167237B1 (ko) 반도체 소자의 배선 제조방법
US5093274A (en) Semiconductor device and method for manufacture thereof
KR0157876B1 (ko) 반도체 소자의 배선 제조방법
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR920008842B1 (ko) 반도체장치의 금속배선막 도포방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee