JP2978748B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2978748B2 JP2978748B2 JP7304794A JP30479495A JP2978748B2 JP 2978748 B2 JP2978748 B2 JP 2978748B2 JP 7304794 A JP7304794 A JP 7304794A JP 30479495 A JP30479495 A JP 30479495A JP 2978748 B2 JP2978748 B2 JP 2978748B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- contact hole
- semiconductor device
- contact
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000005530 etching Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 17
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 239000001257 hydrogen Substances 0.000 claims description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 6
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 32
- 238000009792 diffusion process Methods 0.000 description 21
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 239000010936 titanium Substances 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 238000001459 lithography Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000001994 activation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000002203 pretreatment Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に高融点金属等で構成される電極を半導体
基板に設けた拡散層に電気接続するためのコンタクト構
造を備える半導体装置の製造方法に関する。
法に関し、特に高融点金属等で構成される電極を半導体
基板に設けた拡散層に電気接続するためのコンタクト構
造を備える半導体装置の製造方法に関する。
【０００２】
【従来の技術】図６は従来法による電極形成法の一実施
例を示す断面図である。図６（ａ）のように、シリコン
基板２１上にリソグラフィ技術と選択酸化法によりＬＯ
ＣＯＳ酸化膜２２を形成後、二フッ化ホウ素を７０Ｋｅ
Ｖ，ドース５×１０15ｃｍ-2でイオン注入し、かつ９０
０℃で活性化処理を行い導電体領域２３を形成する。そ
の上に層間絶縁膜２４を例えば１．５μｍ形成し、ｉ線
を用いたリソグラフィ技術によりコンタクトホールを開
口する。次いで、図６（ｂ）のようにコンタクトホール
開口時に導電体領域２３の表面等に形成された自然酸化
膜２３ａを１％フッ酸等により、例えば５ｎｍエッチン
グする。
例を示す断面図である。図６（ａ）のように、シリコン
基板２１上にリソグラフィ技術と選択酸化法によりＬＯ
ＣＯＳ酸化膜２２を形成後、二フッ化ホウ素を７０Ｋｅ
Ｖ，ドース５×１０15ｃｍ-2でイオン注入し、かつ９０
０℃で活性化処理を行い導電体領域２３を形成する。そ
の上に層間絶縁膜２４を例えば１．５μｍ形成し、ｉ線
を用いたリソグラフィ技術によりコンタクトホールを開
口する。次いで、図６（ｂ）のようにコンタクトホール
開口時に導電体領域２３の表面等に形成された自然酸化
膜２３ａを１％フッ酸等により、例えば５ｎｍエッチン
グする。
【０００３】その後、図６（ｃ）のようにオーミックコ
ンタクトを形成するためのコンタクトメタルとしてチタ
ン２５を真空雰囲気中でスパッタ法もしくはＣＶＤ法に
よりコンタクトホール底部に１０ｎｍ堆積させ、さらに
その上に配線アルミニウムとのバリア性をよくするため
に窒化チタン２６を５０ｎｍ成膜する。次いで、図６
（ｄ）のようにアルミニウム２７をスパッタ法で積層
し、かつリソグラフィ技術により前記各膜を所要のパタ
ーンに形成する。なお、アスペクト比の高いコンタクト
ホールの配線の場合にはアルミニウム２７を形成する前
にタングステンで埋め込みを行うことで対応できる。
ンタクトを形成するためのコンタクトメタルとしてチタ
ン２５を真空雰囲気中でスパッタ法もしくはＣＶＤ法に
よりコンタクトホール底部に１０ｎｍ堆積させ、さらに
その上に配線アルミニウムとのバリア性をよくするため
に窒化チタン２６を５０ｎｍ成膜する。次いで、図６
（ｄ）のようにアルミニウム２７をスパッタ法で積層
し、かつリソグラフィ技術により前記各膜を所要のパタ
ーンに形成する。なお、アスペクト比の高いコンタクト
ホールの配線の場合にはアルミニウム２７を形成する前
にタングステンで埋め込みを行うことで対応できる。
【０００４】この従来の製造方法では、素子の微細化、
集積化に伴い、コンタクトホールの径が減少されると、
コンタクト開口後のコンタクトメタル形成の前処理とし
て希フッ酸を用いたときには、これが等方的なエッチン
グであるためにコンタクトホール底部の自然酸化膜２３
ａと二酸化シリコンなどの層間絶縁膜２４とのエッチン
グ選択比が悪く、図６（ｂ）に鎖線で示すように層間絶
縁膜２４はコンタクトホールの側壁までエッチングさ
れ、開口径が拡大されてしまう問題が生じる。このこと
は、微細化、集積化を妨げるだけでなく、配線の短絡や
接合リークの原因にもなり信頼性を低下させる。
集積化に伴い、コンタクトホールの径が減少されると、
コンタクト開口後のコンタクトメタル形成の前処理とし
て希フッ酸を用いたときには、これが等方的なエッチン
グであるためにコンタクトホール底部の自然酸化膜２３
ａと二酸化シリコンなどの層間絶縁膜２４とのエッチン
グ選択比が悪く、図６（ｂ）に鎖線で示すように層間絶
縁膜２４はコンタクトホールの側壁までエッチングさ
れ、開口径が拡大されてしまう問題が生じる。このこと
は、微細化、集積化を妨げるだけでなく、配線の短絡や
接合リークの原因にもなり信頼性を低下させる。
【０００５】さらにこの方法では、導電体領域がＰ+ 拡
散層の場合に、その表面上の自然酸化膜やエッチング残
留物を十分に除去することができず、Ｐ+ 拡散層のコン
タクト抵抗がＮ+ 拡散層ほど低くはおさえられない問題
が生じる。この問題はコンタクト底部の面積の縮小やＰ
Ｎ接合が浅く形成されるのに伴い顕著になり、素子の信
頼性の低下及び回路の高速化への大きな障害となってい
る。
散層の場合に、その表面上の自然酸化膜やエッチング残
留物を十分に除去することができず、Ｐ+ 拡散層のコン
タクト抵抗がＮ+ 拡散層ほど低くはおさえられない問題
が生じる。この問題はコンタクト底部の面積の縮小やＰ
Ｎ接合が浅く形成されるのに伴い顕著になり、素子の信
頼性の低下及び回路の高速化への大きな障害となってい
る。
【０００６】このような問題に対して、電極形成直前に
アルゴン、水素、およびこれらの混合ガスのプラズマに
よる前処理を追加するという検討がなされた。１９９２
年，電子情報通信学会技術研究会報告第９２巻，第３４
４号，６１−６６項には、電子サイクロトロン共鳴によ
るプラズマ励起化学気相成長法（ＥＣＲ ＣＶＤ）によ
るコンタクト電気特性の結果が報告されている。この報
告では、シリコン基板にＮ+ またはＰ+ 拡散層を形成
し、ＢＰＳＧ膜を堆積後、開口径０．５から１．０μ
ｍ、アスペクト比１．７から４．０のコンタクトホール
を形成した基板に、自然酸化膜を除去するために希フッ
酸による処理を行い、さらにアルゴンと水素のＥＣＲプ
ラズマに晒し、ＥＣＲ ＣＶＤ法によりＴｉ３０ｎｍ、
ＴｉＮ１００ｎｍの成膜を行っている。この場合は基板
は４２０℃に加熱され、反応圧力は１ｍＴｏｒｒであ
る。Ｔｉ，ＴｉＮの成膜を行った後には、窒素雰囲気中
で７６０℃、３０秒間の熱処理を行った後、ブランケッ
トタングステンＣＶＤ法及びエッチングバック法により
コンタクトホールの埋め込み、最後にアルミニウム配線
を形成しコンタクト抵抗の測定を行っている。これらの
結果によればコンタクトの開口径が０．７μｍと比較的
大きな場合にはＮ+ 拡散層上とＰ+ 拡散層上ではさほど
抵抗値に差が現れないが、コンタクト開口径が０．６μ
ｍ以下になると次第にＮ+ コンタクトとＰ+ コンタクト
で抵抗値に差が出ている。
アルゴン、水素、およびこれらの混合ガスのプラズマに
よる前処理を追加するという検討がなされた。１９９２
年，電子情報通信学会技術研究会報告第９２巻，第３４
４号，６１−６６項には、電子サイクロトロン共鳴によ
るプラズマ励起化学気相成長法（ＥＣＲ ＣＶＤ）によ
るコンタクト電気特性の結果が報告されている。この報
告では、シリコン基板にＮ+ またはＰ+ 拡散層を形成
し、ＢＰＳＧ膜を堆積後、開口径０．５から１．０μ
ｍ、アスペクト比１．７から４．０のコンタクトホール
を形成した基板に、自然酸化膜を除去するために希フッ
酸による処理を行い、さらにアルゴンと水素のＥＣＲプ
ラズマに晒し、ＥＣＲ ＣＶＤ法によりＴｉ３０ｎｍ、
ＴｉＮ１００ｎｍの成膜を行っている。この場合は基板
は４２０℃に加熱され、反応圧力は１ｍＴｏｒｒであ
る。Ｔｉ，ＴｉＮの成膜を行った後には、窒素雰囲気中
で７６０℃、３０秒間の熱処理を行った後、ブランケッ
トタングステンＣＶＤ法及びエッチングバック法により
コンタクトホールの埋め込み、最後にアルミニウム配線
を形成しコンタクト抵抗の測定を行っている。これらの
結果によればコンタクトの開口径が０．７μｍと比較的
大きな場合にはＮ+ 拡散層上とＰ+ 拡散層上ではさほど
抵抗値に差が現れないが、コンタクト開口径が０．６μ
ｍ以下になると次第にＮ+ コンタクトとＰ+ コンタクト
で抵抗値に差が出ている。
【０００７】本発明者が、コンタクトホールが２．１μ
ｍとさらに深く、開口径が０．３５μｍまでとさらに微
細なコンタクトについて詳細な考察を行った結果、図７
に示すように開口径が小さくなるほどＮ+ コンタクトと
Ｐ+ コンタクトで抵抗値の差が大きくなることが判明し
た。さらに検討を行った結果、この方法ではフッ酸によ
る処理のみを行った場合には、図８に示すように、同等
の効果しか得られないことがわかった。
ｍとさらに深く、開口径が０．３５μｍまでとさらに微
細なコンタクトについて詳細な考察を行った結果、図７
に示すように開口径が小さくなるほどＮ+ コンタクトと
Ｐ+ コンタクトで抵抗値の差が大きくなることが判明し
た。さらに検討を行った結果、この方法ではフッ酸によ
る処理のみを行った場合には、図８に示すように、同等
の効果しか得られないことがわかった。
【０００８】また、フッ酸を含んだウェット処理にＡｒ
ＥＣＲプラズマを処理を加えた前処理法が提案されてい
る。例えば、第４２回応用物理学関係連合講演会講演予
稿集２９ｐ−Ｋ−１８。この報告によればＡｒＥＣＲの
プラズマにより、Ｐ+ 拡散層上でもウェット処理の場合
よりも低抵抗な結果を得ているが、Ｎ+ 拡散層上と比べ
るとまだかなり高い値をとっており、デバイスの特性の
劣化は防ぐことができない。
ＥＣＲプラズマを処理を加えた前処理法が提案されてい
る。例えば、第４２回応用物理学関係連合講演会講演予
稿集２９ｐ−Ｋ−１８。この報告によればＡｒＥＣＲの
プラズマにより、Ｐ+ 拡散層上でもウェット処理の場合
よりも低抵抗な結果を得ているが、Ｎ+ 拡散層上と比べ
るとまだかなり高い値をとっており、デバイスの特性の
劣化は防ぐことができない。
【０００９】
【発明が解決しようとする課題】以上のように、図６に
示した方法によれば、コンタクトホール底部の自然酸化
膜のエッチング時に、二酸化シリコンなどの層間絶縁膜
とのエッチング選択比が悪く、コンタクトホールの側壁
までエッチングされ、開口径が拡大されてしまう問題が
生じる。このことは、微細化、集積化を妨げるだけでな
く、配線の短絡や接合リークの原因にもなり信頼性を低
下させる。さらにこの方法ではＰ+ 拡散層上の自然酸化
膜やエッチング残留物などを十分に除去することができ
ず、Ｐ+ 拡散層でコンタクト抵抗がＮ+ 拡散層ほど低く
はおさえられない問題が生じる。このこともデバイスの
電気特性を悪化につながる。
示した方法によれば、コンタクトホール底部の自然酸化
膜のエッチング時に、二酸化シリコンなどの層間絶縁膜
とのエッチング選択比が悪く、コンタクトホールの側壁
までエッチングされ、開口径が拡大されてしまう問題が
生じる。このことは、微細化、集積化を妨げるだけでな
く、配線の短絡や接合リークの原因にもなり信頼性を低
下させる。さらにこの方法ではＰ+ 拡散層上の自然酸化
膜やエッチング残留物などを十分に除去することができ
ず、Ｐ+ 拡散層でコンタクト抵抗がＮ+ 拡散層ほど低く
はおさえられない問題が生じる。このこともデバイスの
電気特性を悪化につながる。
【００１０】本発明の目的は、微細なコンタクトホール
のＰ+ 拡散層に対してもコンタクト抵抗を低減して電気
特性の安定化を図ったコンタクト構造を備える半導体装
置の製造方法を提供することにある。
のＰ+ 拡散層に対してもコンタクト抵抗を低減して電気
特性の安定化を図ったコンタクト構造を備える半導体装
置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明の製造方法は、半
導体基板の主面に導電体層を形成し、この導電体層を露
呈させるコンタクトホールを開口した後に、露呈された
導電体層の表面に薄い酸化膜を形成し、この酸化膜及び
前記導電体の表面を少なくとも水素を含むプラズマを用
いてエッチングする工程を含んでおり、しかる上でコン
タクトホール内に金属を埋め込んでコンタクトホール構
造を形成することを特徴としている。
導体基板の主面に導電体層を形成し、この導電体層を露
呈させるコンタクトホールを開口した後に、露呈された
導電体層の表面に薄い酸化膜を形成し、この酸化膜及び
前記導電体の表面を少なくとも水素を含むプラズマを用
いてエッチングする工程を含んでおり、しかる上でコン
タクトホール内に金属を埋め込んでコンタクトホール構
造を形成することを特徴としている。
【００１２】ここで、酸化膜の除去に際しては、アルゴ
ンと水素のプラズマで除去することが好ましい。また、
酸化膜を除去する工程から金属を埋め込む工程までの処
理を同一の処理装置内で行うことも好ましい。さらに、
金属を埋め込む工程が選択ＣＶＤ成長であることも特徴
の１つである。
ンと水素のプラズマで除去することが好ましい。また、
酸化膜を除去する工程から金属を埋め込む工程までの処
理を同一の処理装置内で行うことも好ましい。さらに、
金属を埋め込む工程が選択ＣＶＤ成長であることも特徴
の１つである。
【００１３】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１及び図２は本発明による半導体
装置の製造方法の第１の実施形態について工程順に示し
た縦断面図である。先ず、図１（ａ）のように、シリコ
ン基板１上にリソグラフィ技術と選択酸化法によりＬＯ
ＣＯＳ酸化膜２を形成後、図１（ｂ）のように、二フッ
化ホウ素を７０ＫｅＶ，ドーズ量５×１０15ｃｍ-2でイ
オン注入し、９００℃で活性化処理を行い、Ｐ+ 型の導
電体領域３を形成し、その上に層間絶縁膜４を例えば
１．５μｍ形成し、リソグラフィ技術によりコンタクト
ホールを開口する。このとき、前記導電体領域３の表面
には、イオン注入によるダメージ層や自然酸化膜３ａが
生じてしまう。その後、図１（ｃ）のようにコンタクト
ホールの底部、すなわち前記導電体領域３の表面に２か
ら４ｎｍの厚さに、例えば酸素プラズマ処理を用いて酸
化膜５を形成する。ここでは酸素プラズマ処理を用いた
が、薄い酸化膜を形成でき、かつドライな方法であれば
どのような手段でもよい。
参照して説明する。図１及び図２は本発明による半導体
装置の製造方法の第１の実施形態について工程順に示し
た縦断面図である。先ず、図１（ａ）のように、シリコ
ン基板１上にリソグラフィ技術と選択酸化法によりＬＯ
ＣＯＳ酸化膜２を形成後、図１（ｂ）のように、二フッ
化ホウ素を７０ＫｅＶ，ドーズ量５×１０15ｃｍ-2でイ
オン注入し、９００℃で活性化処理を行い、Ｐ+ 型の導
電体領域３を形成し、その上に層間絶縁膜４を例えば
１．５μｍ形成し、リソグラフィ技術によりコンタクト
ホールを開口する。このとき、前記導電体領域３の表面
には、イオン注入によるダメージ層や自然酸化膜３ａが
生じてしまう。その後、図１（ｃ）のようにコンタクト
ホールの底部、すなわち前記導電体領域３の表面に２か
ら４ｎｍの厚さに、例えば酸素プラズマ処理を用いて酸
化膜５を形成する。ここでは酸素プラズマ処理を用いた
が、薄い酸化膜を形成でき、かつドライな方法であれば
どのような手段でもよい。
【００１４】次いで、図１（ｄ）のように、この半導体
基板を例えば０．８Ｔｏｒｒの真空度に保たれた処理室
内で３００℃程度に加熱して、２９０ｓｃｃｍのアルゴ
ンと１００ｓｃｃｍの水素を流し、その混合ガスの活性
なプラズマにより前記酸化膜５と導電体領域３の表面を
２〜１０ｎｍエッチングする。その後、ＣＶＤチャンバ
に半導体基板を移す。この操作は大気解放することなし
で行うことにより、前記エッチングした領域に自然酸化
膜が再生成されることを防止することができる。
基板を例えば０．８Ｔｏｒｒの真空度に保たれた処理室
内で３００℃程度に加熱して、２９０ｓｃｃｍのアルゴ
ンと１００ｓｃｃｍの水素を流し、その混合ガスの活性
なプラズマにより前記酸化膜５と導電体領域３の表面を
２〜１０ｎｍエッチングする。その後、ＣＶＤチャンバ
に半導体基板を移す。この操作は大気解放することなし
で行うことにより、前記エッチングした領域に自然酸化
膜が再生成されることを防止することができる。
【００１５】しかる上で、図２（ａ）のように、真空度
を５０ｍＴｏｒｒに保った装置で、基板温度３００℃で
２０ｓｃｃｍの六フッ化タングステンと１２ｓｃｃｍの
シランで２分３０秒間シラン還元することによりにより
タングステン６をコンタクトホール内のみ選択的に成長
させる。さらに、その上に図２（ｂ）のように、スパッ
タ法によりアルミニウム７を全面に堆積させ、図２
（ｃ）のようにリソグラフィ技術によりアルミニウム７
を配線層としてパターニングする。
を５０ｍＴｏｒｒに保った装置で、基板温度３００℃で
２０ｓｃｃｍの六フッ化タングステンと１２ｓｃｃｍの
シランで２分３０秒間シラン還元することによりにより
タングステン６をコンタクトホール内のみ選択的に成長
させる。さらに、その上に図２（ｂ）のように、スパッ
タ法によりアルミニウム７を全面に堆積させ、図２
（ｃ）のようにリソグラフィ技術によりアルミニウム７
を配線層としてパターニングする。
【００１６】このように形成されたコンタクトホール構
造では、導電体領域３の表面に一旦酸化膜５を形成した
後、この酸化膜５を水素を含むプラズマによりエッチン
グ除去することで、コンタクトホール開口時に形成され
た自然酸化膜やダメージ層３ａの部分、更にエッチング
残留物を除去することができる。また、酸化膜５をエッ
チングしてからコンタクトホールに金属を成長させるま
での間に酸素雰囲気に晒されることがなく自然酸化膜の
形成が抑制される。これにより、層間絶縁膜４に開口さ
れたコンタクトホールの径寸法を増大することなく導電
体領域３がＰ+拡散層の場合においても、Ｎ+ 拡散層と
同等の低抵抗なコンタクト抵抗を得ることが可能とな
る。
造では、導電体領域３の表面に一旦酸化膜５を形成した
後、この酸化膜５を水素を含むプラズマによりエッチン
グ除去することで、コンタクトホール開口時に形成され
た自然酸化膜やダメージ層３ａの部分、更にエッチング
残留物を除去することができる。また、酸化膜５をエッ
チングしてからコンタクトホールに金属を成長させるま
での間に酸素雰囲気に晒されることがなく自然酸化膜の
形成が抑制される。これにより、層間絶縁膜４に開口さ
れたコンタクトホールの径寸法を増大することなく導電
体領域３がＰ+拡散層の場合においても、Ｎ+ 拡散層と
同等の低抵抗なコンタクト抵抗を得ることが可能とな
る。
【００１７】因みに、図３は前記実施形態において得ら
れたＰ+ 拡散層とＮ+ 拡散層におけるコンタクト抵抗を
示しており、コンタクトホールが微細化された場合でも
両者間にコンタクト抵抗の差が殆ど生じていないことが
確認された。
れたＰ+ 拡散層とＮ+ 拡散層におけるコンタクト抵抗を
示しており、コンタクトホールが微細化された場合でも
両者間にコンタクト抵抗の差が殆ど生じていないことが
確認された。
【００１８】なお、ここでは酸化膜５をエッチング後に
タングステン６を形成したが、接合深さの浅い半導体装
置ではエッチング後に、再度二フッ化ホウ素注入を行う
ことにより、より安定した電気特性を得ることができ
る。また、本実施例ではコンタクトホール底部のエッチ
ングとメタル成膜を別チャンバにより行ったが、同一チ
ャンバーで行うことによりさらにスループットを向上さ
せることができる。
タングステン６を形成したが、接合深さの浅い半導体装
置ではエッチング後に、再度二フッ化ホウ素注入を行う
ことにより、より安定した電気特性を得ることができ
る。また、本実施例ではコンタクトホール底部のエッチ
ングとメタル成膜を別チャンバにより行ったが、同一チ
ャンバーで行うことによりさらにスループットを向上さ
せることができる。
【００１９】次に本発明による第２の実施形態について
図面を参照しながら説明する。図４及び図５は第２の実
施形態を工程順に示した縦断面図である。先ず、図４
（ａ）のように、シリコン基板１上にリソグラフィ技術
と選択酸化法によりＬＯＣＯＳ酸化膜２を形成後、二フ
ッ化ホウ素を７０ＫｅＶ，ドーズ量５×１０15ｃｍ-2で
イオン注入し、９００℃で活性化処理を行い導電体領域
３を形成し、その上に層間絶縁膜４を例えば１．５μｍ
形成してリソグラフィ技術によりコンタクトホールを開
口する。次いで、図４（ｂ）に示すように導電体領域３
上に酸素プラズマ処理で酸化膜５を２〜４ｎｍ形成す
る。この酸化膜５はＣＶＤ法などによって形成してもよ
い。
図面を参照しながら説明する。図４及び図５は第２の実
施形態を工程順に示した縦断面図である。先ず、図４
（ａ）のように、シリコン基板１上にリソグラフィ技術
と選択酸化法によりＬＯＣＯＳ酸化膜２を形成後、二フ
ッ化ホウ素を７０ＫｅＶ，ドーズ量５×１０15ｃｍ-2で
イオン注入し、９００℃で活性化処理を行い導電体領域
３を形成し、その上に層間絶縁膜４を例えば１．５μｍ
形成してリソグラフィ技術によりコンタクトホールを開
口する。次いで、図４（ｂ）に示すように導電体領域３
上に酸素プラズマ処理で酸化膜５を２〜４ｎｍ形成す
る。この酸化膜５はＣＶＤ法などによって形成してもよ
い。
【００２０】その後、通常のようなウェット処理を行わ
ずに、真空チャンバ内で次工程を行う。すなわち、図４
（ｃ）に示すように基板１を６００℃に加熱して、２９
０ｓｃｃｍのアルゴンと１００ｓｃｃｍの水素を流し、
その混合ガスの活性なプラズマにより導電体領域３と表
面の酸化膜５を２〜１０ｎｍエッチングする。この条件
でのエッチング速度は４ｎｍ／分であるため制御性よく
異方性のエッチングが可能となるため浅い拡散層にも対
応可能である。この基板に図４（ｄ）に示すように、例
えばシリコン基板１を６００℃に加熱して四塩化チタン
の水素還元によるプラズマＣＶＤ法でチタン８を１０ｎ
ｍ、次いでプラズマ中に窒素を添加することによるプラ
ズマＣＶＤ法により、窒化チタン９を５０ｎｍそれぞれ
全面に連続的に堆積させる。これらの温度ではチタンは
急速加熱することの必要はなく、選択的にシリコン基板
とケイ化物１０を形成する。前処理からＴｉＮまでのプ
ロセスはＣＶＤチャンバで行うことができる。
ずに、真空チャンバ内で次工程を行う。すなわち、図４
（ｃ）に示すように基板１を６００℃に加熱して、２９
０ｓｃｃｍのアルゴンと１００ｓｃｃｍの水素を流し、
その混合ガスの活性なプラズマにより導電体領域３と表
面の酸化膜５を２〜１０ｎｍエッチングする。この条件
でのエッチング速度は４ｎｍ／分であるため制御性よく
異方性のエッチングが可能となるため浅い拡散層にも対
応可能である。この基板に図４（ｄ）に示すように、例
えばシリコン基板１を６００℃に加熱して四塩化チタン
の水素還元によるプラズマＣＶＤ法でチタン８を１０ｎ
ｍ、次いでプラズマ中に窒素を添加することによるプラ
ズマＣＶＤ法により、窒化チタン９を５０ｎｍそれぞれ
全面に連続的に堆積させる。これらの温度ではチタンは
急速加熱することの必要はなく、選択的にシリコン基板
とケイ化物１０を形成する。前処理からＴｉＮまでのプ
ロセスはＣＶＤチャンバで行うことができる。
【００２１】次いで、基板温度を４００℃として六フッ
化タングステンの水素還元法によりタングステン１１を
全面に堆積することにより、図５（ａ）に示すようにコ
ンタクトホールにタングステン１１を埋め込む。次いで
図５（ｂ）に示すようにタングステン１１をエッチング
バックによりコンタクトホール内にのみ残す。次いで、
図５（ｃ）のように、その上にアルミニウム１２をスパ
ッタ等の方法により全面に堆積し、かつ図５（ｄ）に示
すようにリソグラフィ技術により配線層としてパターニ
ングする。
化タングステンの水素還元法によりタングステン１１を
全面に堆積することにより、図５（ａ）に示すようにコ
ンタクトホールにタングステン１１を埋め込む。次いで
図５（ｂ）に示すようにタングステン１１をエッチング
バックによりコンタクトホール内にのみ残す。次いで、
図５（ｃ）のように、その上にアルミニウム１２をスパ
ッタ等の方法により全面に堆積し、かつ図５（ｄ）に示
すようにリソグラフィ技術により配線層としてパターニ
ングする。
【００２２】この実施形態においても、第１の実施形態
と同様に、導電体領域３の表面に形成した薄い酸化膜５
を、水素を含むプラズマによりエッチング除去すること
で、導電体領域３の表面に生じている自然酸化膜とダメ
ージ層３ａを除去し、かつ同時にエッチング残留物を除
去することが可能となり、導電体領域３がＰ+ 拡散層と
して構成されている場合でもそのコンタクト抵抗を低減
することが可能となる。
と同様に、導電体領域３の表面に形成した薄い酸化膜５
を、水素を含むプラズマによりエッチング除去すること
で、導電体領域３の表面に生じている自然酸化膜とダメ
ージ層３ａを除去し、かつ同時にエッチング残留物を除
去することが可能となり、導電体領域３がＰ+ 拡散層と
して構成されている場合でもそのコンタクト抵抗を低減
することが可能となる。
【００２３】なお、この第２の実施形態では、チタン８
と窒化チタン９を堆積した後に急速加熱を行ったが、チ
タンを堆積後に急速加熱を行ってもよい。さらに本発明
ではタングステン１１をエッチングしているが、そのま
まパターニングしてもよい。
と窒化チタン９を堆積した後に急速加熱を行ったが、チ
タンを堆積後に急速加熱を行ってもよい。さらに本発明
ではタングステン１１をエッチングしているが、そのま
まパターニングしてもよい。
【００２４】
【発明の効果】以上説明したように本発明では、コンタ
クトホール内の導電体層の表面に薄い酸化膜を形成して
から水素を含むプラズマ処理を行って前記酸化膜及び導
電体層の表面のエッチングを行うので、Ｐ+ 拡散層にお
いても、基板表面のダメージ層、及び自然酸化膜やエッ
チング残留物を制御よく除去することができ、Ｎ+ 拡散
層と同等の低抵抗なコンタクト抵抗を得ることができ
る。したがって、コンタクトホールの径寸法を拡大する
ことなく、微細寸法でかつコンタクト抵抗の低いコンタ
クトホールが製造できる。また、プラズマ処理から金属
の充填工程までの工程を同一装置内で行うことができる
ため、その間の自然酸化膜の生成が生じることはなく、
しかも短時間で前処理が可能であるためにスループット
の向上も見込まれる。
クトホール内の導電体層の表面に薄い酸化膜を形成して
から水素を含むプラズマ処理を行って前記酸化膜及び導
電体層の表面のエッチングを行うので、Ｐ+ 拡散層にお
いても、基板表面のダメージ層、及び自然酸化膜やエッ
チング残留物を制御よく除去することができ、Ｎ+ 拡散
層と同等の低抵抗なコンタクト抵抗を得ることができ
る。したがって、コンタクトホールの径寸法を拡大する
ことなく、微細寸法でかつコンタクト抵抗の低いコンタ
クトホールが製造できる。また、プラズマ処理から金属
の充填工程までの工程を同一装置内で行うことができる
ため、その間の自然酸化膜の生成が生じることはなく、
しかも短時間で前処理が可能であるためにスループット
の向上も見込まれる。
【図１】本発明の第１の実施形態を工程順に示す断面図
のその１である。
のその１である。
【図２】本発明の第１の実施形態を工程順に示す断面図
のその２である。
のその２である。
【図３】本発明方法で形成されたコンタクトホールのコ
ンタクト抵抗を示す図である。
ンタクト抵抗を示す図である。
【図４】本発明の第２の実施形態を工程順に示す断面図
のその１である。
のその１である。
【図５】本発明の第２の実施形態を工程順に示す断面図
のその２である。
のその２である。
【図６】従来の製造方法を工程順に示す断面図である。
【図７】従来方法で製造されたコンタクトホールのコン
タクト抵抗を示す図である。
タクト抵抗を示す図である。
【図８】従来の改善された方法で製造されたコンタクト
ホールのコンタクト抵抗を示す図である。
ホールのコンタクト抵抗を示す図である。
１ シリコン基板 ３ 導電体領域 ３ａ 自然酸化膜とダメージ層 ４ 層間絶縁膜 ５ 酸化膜 ６ タングテン ７ アルミニウム ８ チタン ９ 窒化チタン １１ タングステン １２ アルミニウム
Claims (5)
- 【請求項１】 半導体基板の主面に導電体層を形成する
工程と、この導電体層を覆うように絶縁膜を形成し、か
つこの絶縁膜に前記導電体層を露呈させるコンタクトホ
ールを開口する工程と、露呈された前記導電体層の表面
に薄い酸化膜を形成する工程と、前記酸化膜及び前記導
電体層の表面を少なくとも水素を含むプラズマを用いて
エッチングする工程と、コンタクトホール内に金属を埋
め込む工程とを含むことを特徴とする半導体装置の製造
方法。 - 【請求項２】 アルゴンと水素のプラズマで前記酸化膜
及び導電体の表面を除去する請求項１に記載の半導体装
置の製造方法。 - 【請求項３】 前記導電体層が高濃度Ｐ型不純物層であ
る請求項１または２に記載の半導体装置の製造方法。 - 【請求項４】 前記酸化膜を除去する工程から前記金属
を埋め込む工程までを同一の処理装置内で行う請求項１
ないし３のいずれかに記載の半導体装置の製造方法。 - 【請求項５】 前記金属を埋め込む工程が選択ＣＶＤ成
長法である請求項１ないし４のいずれかに記載の半導体
装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7304794A JP2978748B2 (ja) | 1995-11-22 | 1995-11-22 | 半導体装置の製造方法 |
| US08/754,623 US6020254A (en) | 1995-11-22 | 1996-11-21 | Method of fabricating semiconductor devices with contact holes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7304794A JP2978748B2 (ja) | 1995-11-22 | 1995-11-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09148268A JPH09148268A (ja) | 1997-06-06 |
| JP2978748B2 true JP2978748B2 (ja) | 1999-11-15 |
Family
ID=17937322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7304794A Expired - Fee Related JP2978748B2 (ja) | 1995-11-22 | 1995-11-22 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6020254A (ja) |
| JP (1) | JP2978748B2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440418B1 (ko) | 1995-12-12 | 2004-10-20 | 텍사스 인스트루먼츠 인코포레이티드 | 저압,저온의반도체갭충전처리방법 |
| US6872429B1 (en) * | 1997-06-30 | 2005-03-29 | Applied Materials, Inc. | Deposition of tungsten nitride using plasma pretreatment in a chemical vapor deposition chamber |
| TW507015B (en) * | 1997-12-02 | 2002-10-21 | Applied Materials Inc | In-situ, preclean of wafers prior to a chemical vapor deposition titanium deposition step |
| KR100274337B1 (ko) * | 1997-12-31 | 2001-02-01 | 김영환 | 반도체소자의제조방법 |
| US6576547B2 (en) * | 1998-03-05 | 2003-06-10 | Micron Technology, Inc. | Residue-free contact openings and methods for fabricating same |
| US6320261B1 (en) * | 1998-04-21 | 2001-11-20 | Micron Technology, Inc. | High aspect ratio metallization structures for shallow junction devices, and methods of forming the same |
| US6232219B1 (en) * | 1998-05-20 | 2001-05-15 | Micron Technology, Inc. | Self-limiting method of reducing contamination in a contact opening, method of making contacts and semiconductor devices therewith, and resulting structures |
| JP3956499B2 (ja) * | 1998-09-07 | 2007-08-08 | ソニー株式会社 | 半導体装置の製造方法 |
| US6303500B1 (en) * | 1999-02-24 | 2001-10-16 | Micron Technology, Inc. | Method and apparatus for electroless plating a contact pad |
| US20030015496A1 (en) * | 1999-07-22 | 2003-01-23 | Sujit Sharan | Plasma etching process |
| US6090707A (en) * | 1999-09-02 | 2000-07-18 | Micron Technology, Inc. | Method of forming a conductive silicide layer on a silicon comprising substrate and method of forming a conductive silicide contact |
| US20050022839A1 (en) * | 1999-10-20 | 2005-02-03 | Savas Stephen E. | Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing |
| US6285038B1 (en) | 2000-03-01 | 2001-09-04 | Micron Technology, Inc. | Integrated circuitry and DRAM integrated circuitry |
| US6429126B1 (en) * | 2000-03-29 | 2002-08-06 | Applied Materials, Inc. | Reduced fluorine contamination for tungsten CVD |
| US6921708B1 (en) | 2000-04-13 | 2005-07-26 | Micron Technology, Inc. | Integrated circuits having low resistivity contacts and the formation thereof using an in situ plasma doping and clean |
| JP4380961B2 (ja) * | 2000-05-24 | 2009-12-09 | シルバーブルック リサーチ ピーティワイ リミテッド | インクジェットプリントヘッド |
| JP4910231B2 (ja) * | 2000-10-25 | 2012-04-04 | ソニー株式会社 | 半導体装置の製造方法 |
| KR100382725B1 (ko) * | 2000-11-24 | 2003-05-09 | 삼성전자주식회사 | 클러스터화된 플라즈마 장치에서의 반도체소자의 제조방법 |
| KR100434697B1 (ko) * | 2001-09-05 | 2004-06-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| US6744105B1 (en) * | 2003-03-05 | 2004-06-01 | Advanced Micro Devices, Inc. | Memory array having shallow bit line with silicide contact portion and method of formation |
| JP2004342632A (ja) * | 2003-05-13 | 2004-12-02 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR100518228B1 (ko) | 2003-05-21 | 2005-10-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100555505B1 (ko) * | 2003-07-09 | 2006-03-03 | 삼성전자주식회사 | 실리사이드층의 증착 및 제거에 의해서 콘택홀 바닥에서확장된 오픈 선폭을 구현하는 연결 콘택 형성 방법 |
| US20070186953A1 (en) * | 2004-07-12 | 2007-08-16 | Savas Stephen E | Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing |
| DE102005004409B4 (de) * | 2005-01-31 | 2011-01-20 | Advanced Micro Devices, Inc., Sunnyvale | Technik zur Erhöhung der Prozessflexibilität während der Herstellung von Kontaktdurchführungen und Gräben in Zwischenschichtdielektrika mit kleinem ε |
| JP4738178B2 (ja) * | 2005-06-17 | 2011-08-03 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2007266482A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 生産システム及び電子装置の製造方法 |
| US20080076246A1 (en) * | 2006-09-25 | 2008-03-27 | Peterson Brennan L | Through contact layer opening silicide and barrier layer formation |
| EP2091070A1 (en) * | 2008-02-13 | 2009-08-19 | S.O.I. TEC Silicon | Semiconductor substrate surface preparation method |
| CN104091762A (zh) * | 2014-07-16 | 2014-10-08 | 上海先进半导体制造股份有限公司 | 双极型晶体管的制备方法 |
| CN105529253B (zh) * | 2014-09-29 | 2018-07-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| TWI619283B (zh) * | 2016-05-30 | 2018-03-21 | 旺宏電子股份有限公司 | 電阻式記憶體元件及其製作方法與應用 |
| KR20230004874A (ko) * | 2017-12-14 | 2023-01-06 | 어플라이드 머티어리얼스, 인코포레이티드 | 에칭 잔류물이 더 적게 금속 산화물들을 에칭하는 방법들 |
| CN108630527B (zh) | 2018-06-20 | 2020-08-14 | 矽力杰半导体技术(杭州)有限公司 | 一种接触孔的清洗方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4517225A (en) * | 1983-05-02 | 1985-05-14 | Signetics Corporation | Method for manufacturing an electrical interconnection by selective tungsten deposition |
| JPH0611038B2 (ja) * | 1987-08-07 | 1994-02-09 | 日本電気株式会社 | 表面処理方法 |
| JP2538607B2 (ja) * | 1987-08-24 | 1996-09-25 | 富士通株式会社 | 気相成長法 |
| JPH0353532A (ja) * | 1989-07-21 | 1991-03-07 | Sony Corp | 多層配線形成方法 |
| JPH043419A (ja) * | 1990-04-20 | 1992-01-08 | Olympus Optical Co Ltd | 半導体装置の製造方法 |
| JPH04286115A (ja) * | 1991-03-15 | 1992-10-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0653165A (ja) * | 1992-07-28 | 1994-02-25 | Sony Corp | メタルプラグの形成方法 |
| JPH06132404A (ja) * | 1992-10-20 | 1994-05-13 | Fujitsu Ltd | 半導体の多層配線方法 |
| JPH06236883A (ja) * | 1993-02-10 | 1994-08-23 | Oki Electric Ind Co Ltd | 半導体素子用の配線形成方法 |
| JP3191477B2 (ja) * | 1993-03-03 | 2001-07-23 | ソニー株式会社 | 配線構造およびその製造方法 |
| JPH0799178A (ja) * | 1993-09-28 | 1995-04-11 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH07169834A (ja) * | 1993-12-14 | 1995-07-04 | Kawasaki Steel Corp | 層間接続孔の埋め込み方法 |
| JP3328416B2 (ja) * | 1994-03-18 | 2002-09-24 | 富士通株式会社 | 半導体装置の製造方法と製造装置 |
-
1995
- 1995-11-22 JP JP7304794A patent/JP2978748B2/ja not_active Expired - Fee Related
-
1996
- 1996-11-21 US US08/754,623 patent/US6020254A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6020254A (en) | 2000-02-01 |
| JPH09148268A (ja) | 1997-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JPH06140372A (ja) | 半導体装置の製造方法 | |
| JPH0736403B2 (ja) | 耐火金属の付着方法 | |
| US6548389B2 (en) | Semiconductor device and method for fabricating the same | |
| JP3277855B2 (ja) | 半導体装置の配線形成方法 | |
| JPH10308360A (ja) | 半導体装置の製造方法 | |
| US6888252B2 (en) | Method of forming a conductive contact | |
| KR0158441B1 (ko) | 반도체 소자 제조 방법 | |
| US6635938B1 (en) | Semiconductor device and manufacturing method thereof | |
| US7125809B1 (en) | Method and material for removing etch residue from high aspect ratio contact surfaces | |
| JP3211374B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2705621B2 (ja) | 半導体装置の製造方法 | |
| US6225222B1 (en) | Diffusion barrier enhancement for sub-micron aluminum-silicon contacts | |
| US6335282B1 (en) | Method of forming a titanium comprising layer and method of forming a conductive silicide contact | |
| JPH08288390A (ja) | 半導体装置およびその製造方法 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JP3361971B2 (ja) | 窒化金属変換方法および半導体装置の製造方法 | |
| JPH09102469A (ja) | 半導体装置の製造方法 | |
| JP3201318B2 (ja) | 半導体装置の製造方法 | |
| JPH06120355A (ja) | 半導体装置の製造方法 | |
| JP3082230B2 (ja) | 配線の形成方法 | |
| JPH04359423A (ja) | 半導体装置の製造方法 | |
| JP3038961B2 (ja) | 半導体装置の製造方法 | |
| KR100353534B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0794448A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |