JP2871943B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2871943B2
JP2871943B2 JP8396992A JP8396992A JP2871943B2 JP 2871943 B2 JP2871943 B2 JP 2871943B2 JP 8396992 A JP8396992 A JP 8396992A JP 8396992 A JP8396992 A JP 8396992A JP 2871943 B2 JP2871943 B2 JP 2871943B2
Authority
JP
Japan
Prior art keywords
titanium
titanium nitride
forming
silicide
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8396992A
Other languages
English (en)
Other versions
JPH05291179A (ja
Inventor
由美 角原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8396992A priority Critical patent/JP2871943B2/ja
Publication of JPH05291179A publication Critical patent/JPH05291179A/ja
Application granted granted Critical
Publication of JP2871943B2 publication Critical patent/JP2871943B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にコンタクト孔へ気相成長法によって窒化チタ
ンを成長させる半導体装置の製造方法の改良に関するも
のである。
【0002】
【従来の技術】デバイスの微細化に伴ってコンタクト孔
での配線の信頼性、及び平坦化が課題となっている。こ
れらの課題の解決手段として提案されているコンタクト
埋め込み技術においては、気相成長法によるタングステ
ンの埋め込みが行われている。このコンタクト埋め込み
技術において、タングステンの成長は、絶縁膜との密着
性を良好とするために設けられた密着層上において行わ
れる。またこの密着層は、タングステン成長のための反
応ガスとして用いる六弗化タングステンとシリコン基板
との反応を阻止し、シリコン基板へのタングステンの侵
食を抑制する役割もある。
【0003】密着層としては、従来は、スパッタリング
法により形成した窒化チタンが用いられている。また窒
化チタンを直接コンタクト孔に形成した場合には、コン
タクト抵抗が高くなるため、コンタクト孔底にチタンシ
リサイドを設け、その上に窒化チタンを形成する方法が
採られている。このような形成方法として、具体的に
は、チタンをスパッタリング法で形成した後に窒化チタ
ンをスパッタリング法で形成し、窒素雰囲気中で熱処理
を行うことによりチタンとシリコン基板との固相反応を
おこす方法、あるいはチタンを窒素やアンモニア雰囲気
中で直接窒化しチタンシリサイド及び窒化チタンを形成
する方法などがある。
【0004】ところで後者の方法の場合、窒化チタン膜
の厚さをあまり厚くできないため、タングステン成長の
際に六弗化タングステンとシリコン基板との反応が心配
される。このため、前者の方法が一般的によく用いられ
ている。ところが更にデバイスの微細化が進んでコンタ
クト孔のアスペクト比が大きくなると、スパッタリング
法ではコンタクト孔底への窒化チタンの形成が困難とな
り、このためタングステン成長の際に六弗化タングステ
ンとシリコン基板の反応を阻止できず、シリコン基板へ
のタングステンの侵食による電気特性の劣化が起きる。
そこで近年では、気相成長法による窒化チタンの形成が
行われており、これによりコンタクト孔への良好なカバ
レッジが得られている。
【0005】図5に従来技術によるコンタクト孔3を示
した。即ちこの従来例では、コンタクト孔3の底にはチ
タンシリサイド5が設けられている。チタンシリサイド
5の形成は、スパッタリング法により形成したチタンを
窒素雰囲気中で熱処理を行ってシリコン基板1と固相反
応させ、またシリコン基板1と反応せず窒化されたチタ
ンはウエットエッチングにより除去する方法が採られ
る。また、気相成長法によってチタンシリサイド5を成
長させる場合もある。その後、チタンシリサイド5の上
に、反応ガスとして四塩化チタンとアンモニアを用いた
気相成長法によって、窒化チタン6を成長させている。
【0006】
【発明が解決しようとする課題】ところで、上記従来の
気相成長法による窒化チタン(窒化チタン膜)の成長に
おいては、チタンシリサイド上に直接窒化チタンを成長
させている。ところがこの場合には、図6に示した二次
イオン質量分析(SIMS)の結果から明らかなよう
に、チタンシリサイド中のシリコン原子が窒化チタン中
に入り込んでいる。これはチタンシリサイドが損傷を受
けているものと考えられる。そしてこの結果、コンタク
トの導通不良が起きるという問題がある。
【0007】それ故に本発明の課題は、気相成長法によ
るコンタクト孔への窒化チタンの形成において、コンタ
クト孔底のチタンシリサイドから窒化チタン中へのシリ
コン原子の拡散を防止することができる、半導体装置の
製造方法を提供することにある。
【0008】
【課題を解決するための手段】本発明によればシリコン
半導体基板上に形成した絶縁膜に拡散層領域に到達する
コンタクト孔を形成する工程と、チタンシリサイドを前
記コンタクト孔底を含む領域に形成する工程と、前記チ
タンシリサイド上に窒化チタンを形成する工程と、前記
窒化チタン上に気相成長法により窒化チタンを形成する
工程とを有してなることを特徴とする半導体装置の製造
方法が得られる。
【0009】即ち本発明の半導体装置の製造方法は、コ
ンタクト孔底を含む領域に形成したチタンシリサイド上
に窒化チタンを形成する工程と、これに続けて気相成長
法により窒化チタンを形成する工程を有するものであ
る。
【0010】
【作用】チタンシリサイド上に設けられた上記窒化チタ
ンによって、チタンシリサイドから気相成長法により形
成した窒化チタン膜中へのシリコン原子の拡散を防ぐこ
とができる。
【0011】
【実施例】以下に本発明の実施例を説明する。図1(a)
〜(d) に本発明の第1の実施例の製造方法を示した。即
ち、まず図1(a) に示したように、シリコン基板1上に
ある厚さ2μmの層間絶縁膜2に、径0.4μmのコン
タクト孔3を形成する。その後、スパッタリング法によ
って1000オングストロームの厚さでチタン4を形成
する。次いで、図1(b) のように、窒素雰囲気中におい
て600℃の温度で窒素雰囲気中で熱処理を行い、シリ
コン基板1上にチタンシリサイド5を形成する。この
際、層間絶縁膜2上及びチタンシリサイド5の上部に
は、窒化チタン6が形成される。
【0012】次に、図1(c) に示すように、窒化チタン
6をアンモニア水と過酸化水素水の混合液により除去す
る。その後、図1(d) に示すように、アンモニアガス中
で熱処理を行うことによりチタンシリサイド5の表面を
窒化し、窒化チタン7を形成する。また続いて、反応ガ
スとして四塩化チタン25〜50sccmとアンモニア
ガス50〜150sccmを用い、また基板温度600
〜700℃において窒化チタン8を500〜1000オ
ングストロームの厚さで成長させる。
【0013】図2(a) 、(b) に本発明の第2の実施例の
製造方法を示した。この第2の実施例では、上記第1の
実施例と同様に、シリコン基板1上にチタンシリサイド
5を形成し、また層間絶縁膜2上及びチタンシリサイド
5の上部に形成された窒化チタンを除去するなどして図
2(a) の状態とする。次いで、第2の実施例では、スパ
ッタリング法によって窒化チタン9を500オングスト
ロームの厚さで層間絶縁膜2上及びチタンシリサイド5
の上部に形成し、その後に窒化チタン9の上に気相成長
法により窒化チタン8を500〜1000オングストロ
ームの厚さで成長させる。
【0014】図3(a) 、(b) に本発明の第3の実施例の
製造方法を示した。この第3の実施例では、上記第1の
実施例と同様に、スパッタリング法によりチタンをコン
タクト孔3及び層間絶縁膜2上にチタンを形成した後に
窒素雰囲気中で熱処理を行い、図3(a) のように、コン
タクト孔底にチタンシリサイド5を形成し、またチタン
シリサイド5上及び層間絶縁膜上に窒化チタン6を形成
する。この第3の実施例では、窒化チタン6を除去する
ことなく残しておき、この窒化チタン6上に続けて気相
成長法により窒化チタン8を成長させる。
【0015】以上説明した本発明の第1〜第3の実施例
の方法による半導体装置では、チタンシリサイド上に直
接気相成長法により窒化チタンは形成されてはいない。
従って、図4に示した二次イオン質量分析の結果で示さ
れるように、気相成長法により形成した窒化チタン中へ
のシリコン原子の拡散を防ぐことができる。
【0016】
【発明の効果】以上の通り、本発明の半導体装置の製造
方法によれば、コンタクト孔底に形成したチタンシリサ
イド上に窒化チタンを形成した後に気相成長法による窒
化チタンを形成するようにしたので、チタンシリサイド
から気相成長法により形成した窒化チタン中へのシリコ
ン原子の拡散を防ぐことができる。
【図面の簡単な説明】
【図1】(a) 〜(d) は本発明の第1の実施例の製造方法
の説明図である。
【図2】(a) 、(b) は本発明の第2の実施例の製造方法
の説明図である。
【図3】(a) 、(b) は本発明の第3の実施例の製造方法
の説明図である。
【図4】本発明の方法により製造した半導体装置の二次
イオン質量分析スペクトルの結果を示したグラフであ
る。
【図5】従来の方法により得られた半導体装置の説明図
である。
【図6】従来の方法により製造した半導体装置の二次イ
オン質量分析スペクトルの結果を示したグラフである。
【符号の説明】
1 シリコン基板 2 層間絶縁膜 3 コンタクト孔3 4 チタン 5 チタンシリサイド 6、7、8、9 窒化チタン

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 シリコン半導体基板上に形成した絶縁膜
    に拡散層領域に到達するコンタクト孔を形成する工程
    と、チタンシリサイドを前記コンタクト孔底を含む領域
    に形成する工程と、前記チタンシリサイド上に窒化チタ
    ンを形成する工程と、前記窒化チタン上に気相成長法に
    より窒化チタンを形成する工程とを有してなることを特
    徴とする半導体装置の製造方法。
  2. 【請求項2】 前記チタンシリサイドをコンタクト孔底
    を含む領域に形成する方法が、前記コンタクト孔及び前
    記絶縁膜上にチタンを形成する工程と、続いて窒素ある
    いはアンモニア雰囲気中で熱処理を行って前記チタンと
    前記シリコン半導体基板の固相反応によってチタンシリ
    サイドを形成する工程と、前記シリコン基板と前記固相
    反応を行なわないチタンを窒化して窒化チタンを形成す
    る工程と、前記窒化チタンを除去する工程とを有してな
    ることを特徴とする請求項1記載の半導体装置の製造方
    法。
  3. 【請求項3】 前記チタンシリサイドは気相成長法によ
    り形成する工程を有することを特徴とする請求項1記載
    の半導体装置の製造方法。
  4. 【請求項4】 前記チタンシリサイド上に窒化チタンを
    形成する方法が、チタンシリサイドを窒素あるいはアン
    モニア雰囲気中における熱処理によって直接窒化して窒
    化チタンを形成する工程を有することを特徴とする請求
    項1記載の半導体装置の製造方法。
  5. 【請求項5】 前記チタンシリサイド上に窒化チタンを
    形成する方法が、前記チタンシリサイド上にスパッタリ
    ングを行って窒化チタンを形成する工程を有することを
    特徴とする請求項1記載の半導体装置の製造方法。
  6. 【請求項6】 前記チタンシリサイド上に窒化チタンを
    形成する方法が、チタンを前記コンタクト孔及び前記絶
    縁膜上に形成する工程と、窒素あるいはアンモニア雰囲
    気中での熱処理による前記チタンと前記シリコン半導体
    基板との固相反応によってチタンシリサイドを形成し、
    またチタンの窒化により前記チタンシリサイド上及び前
    記絶縁膜上に窒化チタンを形成する工程を有してなるこ
    とを特徴とする請求項1記載の半導体装置の製造方法。
JP8396992A 1992-04-06 1992-04-06 半導体装置の製造方法 Expired - Fee Related JP2871943B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8396992A JP2871943B2 (ja) 1992-04-06 1992-04-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8396992A JP2871943B2 (ja) 1992-04-06 1992-04-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05291179A JPH05291179A (ja) 1993-11-05
JP2871943B2 true JP2871943B2 (ja) 1999-03-17

Family

ID=13817372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8396992A Expired - Fee Related JP2871943B2 (ja) 1992-04-06 1992-04-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2871943B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3201061B2 (ja) * 1993-03-05 2001-08-20 ソニー株式会社 配線構造の製造方法
JP3003608B2 (ja) * 1997-01-23 2000-01-31 日本電気株式会社 半導体装置の製造方法
JP6817796B2 (ja) * 2016-11-28 2021-01-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH05291179A (ja) 1993-11-05

Similar Documents

Publication Publication Date Title
JP2978748B2 (ja) 半導体装置の製造方法
JPH06140372A (ja) 半導体装置の製造方法
US5591671A (en) Method for interconnecting layers in semiconductor device
JPH10233447A (ja) 半導体装置及びその製造方法
JP3252397B2 (ja) 配線形成方法
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
JP2871943B2 (ja) 半導体装置の製造方法
KR100290467B1 (ko) 반도체소자의확산방지막형성방법
KR100402428B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH06349774A (ja) 埋込みプラグの形成方法
JP2705621B2 (ja) 半導体装置の製造方法
US7312150B2 (en) Method of forming cobalt disilicide layer and method of manufacturing semiconductor device using the same
US6335282B1 (en) Method of forming a titanium comprising layer and method of forming a conductive silicide contact
JPH02177427A (ja) 半導体装置の製造方法
JP3206527B2 (ja) 半導体装置の製造方法
JPH09102469A (ja) 半導体装置の製造方法
US20010016416A1 (en) Method for fabricating contact plug
JPH053170A (ja) ブランケツトタングステンプラグ形成法
KR100252843B1 (ko) 반도체 소자의 확산방지막 및 그 형성방법
KR950005258B1 (ko) 블랭킷 cvd 텅스텐 형성방법
JPH053171A (ja) タングステンプラグの形成方法
JPH0794448A (ja) 半導体装置の製造方法
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법
KR100187675B1 (ko) 반도체 소자의 베리어 금속층 형성 방법
JPH04290425A (ja) 耐熱性配線の形成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981209

LAPS Cancellation because of no payment of annual fees