JPH10233447A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10233447A
JPH10233447A JP9036407A JP3640797A JPH10233447A JP H10233447 A JPH10233447 A JP H10233447A JP 9036407 A JP9036407 A JP 9036407A JP 3640797 A JP3640797 A JP 3640797A JP H10233447 A JPH10233447 A JP H10233447A
Authority
JP
Japan
Prior art keywords
film
silicide
titanium
contact hole
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9036407A
Other languages
English (en)
Other versions
JP2988413B2 (ja
Inventor
Koji Urabe
耕児 占部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9036407A priority Critical patent/JP2988413B2/ja
Priority to US09/027,346 priority patent/US5998871A/en
Publication of JPH10233447A publication Critical patent/JPH10233447A/ja
Priority to US09/455,058 priority patent/US6136692A/en
Application granted granted Critical
Publication of JP2988413B2 publication Critical patent/JP2988413B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の電極において接触抵抗を安定化
させる。 【解決手段】 シリコン基板１上の絶縁膜４上に形成さ
れた接続孔３にＴｉＮプラグ５を形成する。次に絶縁膜
４に対して選択的にＴｉＮプラグ５上にチタン膜４を形
成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特にシリサイド膜を用いた金属埋め
込み電極の電気的特性の改良に係るものである。
【０００２】
【従来の技術】チタンシリサイド膜を用いた電極あるい
は配線を形成する半導体装置の製造方法において、特に
多結晶シリコン層と窒化チタンプラグとの接続を例にあ
げて説明する。
【０００３】図３（Ａ）に示されるように、半導体素子
の形成されたシリコン基板１上に絶縁膜が堆積されシリ
コン基板１上に接続孔３が開口された後、チタン膜４が
形成され窒化チタン膜によって接続孔３が埋設され、平
坦部の窒化チタン膜が除去されて窒化チタンプラグ５が
形成される。
【０００４】次に図３（Ｂ）に示されるように、絶縁膜
２及び窒化チタンプラグ５上に所定の不純物の導入され
たポリシリコン電極６が形成される。
【０００５】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法は、以下に示す欠点があった。すなわ
ち、ポリシリコン電極６と窒化チタンプラグ５の接触抵
抗が大きいため、素子の安定した動作や高い歩留りが得
られなかった。
【０００６】本発明の目的は、安定した動作や高い歩留
りが得られる半導体装置及びその製造方法を提供するこ
とにある。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置は、コンタクトホールと導
電体とを有する半導体装置であって、コンタクトホール
は、半導体素子の形成された基板における第１シリコン
導電層上の絶縁膜に形成されたものであり、導電体は、
コンタクトホールに埋設され、該導電体下部及び該導電
体上部は、シリサイド層を有する。
【０００８】また前記導電体は、窒化チタンあるいはタ
ングステンである。
【０００９】また前記シリサイド層は、チタンシリサイ
ドあるいはタングステンシリサイドである。
【００１０】また本発明に係る半導体装置の製造方法
は、シリサイド膜形成工程と、埋設工程と、金属膜形成
工程とを有する半導体装置の製造方法であって、シリサ
イド膜形成工程は、半導体素子の形成された基板におけ
る第１シリコン導電層上の絶縁膜に形成されたコンタク
トホールの底部にシリサイド膜を形成する処理であり、
埋設工程は、シリサイド膜上に導電体膜を堆積させ、該
導電体膜によりコンタクトホールを埋設する処理であ
り、金属膜形成工程は、前記絶縁膜上の導電体膜を除去
し、コンタクトホール部の導電体膜を露出させ、露出さ
せた導電体膜に選択的に金属膜を形成する処理である。
【００１１】また第２シリコン導電層を形成し、第２シ
リコン導電層と前記金属膜とのシリサイド層を形成す
る。
【００１２】また化学気相成長法を用いて導電体膜の露
出部に選択的に金属膜を形成する。
【００１３】またコンタクトホール部の導電体膜とし
て、窒化チタンあるいはタングステンを用いる。
【００１４】またシリサイド層として、チタンシリサイ
ドあるいはタングステンシリサイドを用いる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
【００１６】（実施形態１）図１は、本発明の実施形態
１を工程順に示す断面図である。
【００１７】図１において、本発明の実施形態１に係る
半導体装置は、半導体素子の形成された基板１における
第１シリコン導電層上の絶縁膜２に形成されたコンタク
トホール（接続孔）３に導電体（例えば、窒化チタンプ
ラグ）５を埋設し、導電体５の上部及び下部にシリサイ
ド層４，８を有することを特徴とするものである。
【００１８】次に、実施形態１に係る半導体装置の製造
方法を具体的に説明する。
【００１９】まず、図１（Ａ）に示すように、半導体素
子の形成されたシリコン基板１上に絶縁膜２を堆積し、
絶縁膜２に接続孔３を開口した後、接続孔３の底部にチ
タン膜４を堆積し窒化チタン膜によって接続孔３を埋設
し、平坦部の窒化チタン膜を除去して窒化チタンプラグ
５を形成する。ここで、チタン膜４は、基板シリコンと
反応しチタンシリサイド膜が形成される。
【００２０】次に図１（Ｂ）に示すように、プラズマ化
学気相成長法を用いて基板温度６００℃，四塩化チタン
５ｓｃｃｍ，水素５００ｓｃｃｍ，アルゴン３０００ｓ
ｃｃｍ，圧力５ｔｏｒｒの条件のもとで選択的に窒化チ
タンプラグ５上に厚さ１０ｎｍのチタン膜６を形成す
る。
【００２１】次に図１（Ｃ）に示すように、絶縁膜２及
びチタン膜６上に所定の不純物の導入されたポリシリコ
ン電極７を形成する。
【００２２】さらに図１（Ｄ）に示すように、チタン膜
６に所定の熱処理を加えることによりチタン膜６をチタ
ンシリサイド膜８に相転移する。したがって、窒化チタ
ンプラグ５は、シリサイド膜８を介してポリシリコン電
極７に結合することとなり、その両者間の接触抵抗が低
減される。
【００２３】（実施形態２）図２は、本発明の実施形態
２を製造工程順に示す断面図である。
【００２４】図２（Ａ）に示すように、半導体素子の形
成されたシリコン基板１上に絶縁膜２を堆積しシリコン
基板１上に接続孔３を開口した後、チタン膜４を形成し
窒化チタン膜によって接続孔３を埋設し、平坦部の窒化
チタン膜を除去して窒化チタンプラグ５を形成する。こ
こで、チタン膜４は基板シリコンと反応しチタンシリサ
イド膜が形成されている。
【００２５】次に図２（Ｂ）に示すように、化学気相成
長法を用いて基板温度２５０℃，六弗化タングステン２
ｓｃｃｍ，水素１０ｓｃｃｍ，アルゴン２０ｓｃｃｍ，
圧力５０ｍｔｏｒｒの条件のもとで選択的に窒化チタン
プラグ５上に厚さ１０ｎｍのチタン膜９を形成する。
【００２６】次に図２（Ｃ）に示すように、絶縁膜２及
びタングステン膜９に所定の不純物の導入されたポリシ
リコン電極７を形成する。
【００２７】さらに図２（Ｄ）に示すように、タングス
テン膜９は所定の熱処理を加えることによりタングステ
ンシリサイド膜１０に相転移する。ポリシリコン電極７
と窒化チタンプラグ５の接触抵抗を低減することができ
る。
【００２８】
【発明の効果】以上説明したように本発明によれば、従
来技術に比べてポリシリコン電極と窒化チタンプラグの
接触抵抗を低減することができ、安定した電気的特性を
得られ集積回路の高速化に寄与することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１を製造工程順に示す断面図
である。
【図２】本発明の実施形態２を製造工程順に示す断面図
である。
【図３】従来例を製造工程順に示す断面図である。
【符号の説明】
１ シリコン基板 ２ 絶縁膜 ３ 接続孔 ４ チタン膜 ５ 窒化チタンプラグ ６ チタン膜 ７ ポリシリコン電極 ８ チタンシリサイド膜 ９ タングステン膜 １０ タングステンシリサイド膜

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 コンタクトホールと導電体とを有する半
    導体装置であって、 コンタクトホールは、半導体素子の形成された基板にお
    ける第１シリコン導電層上の絶縁膜に形成されたもので
    あり、 導電体は、コンタクトホールに埋設され、該導電体下部
    及び該導電体上部は、シリサイド層を有することを特徴
    とする半導体装置。
  2. 【請求項２】 前記導電体は、窒化チタンあるいはタン
    グステンであることを特徴とする請求項１に記載の半導
    体装置。
  3. 【請求項３】 前記シリサイド層は、チタンシリサイド
    あるいはタングステンシリサイドであることを特徴とす
    る請求項１に記載の半導体装置。
  4. 【請求項４】 シリサイド膜形成工程と、埋設工程と、
    金属膜形成工程とを有する半導体装置の製造方法であっ
    て、 シリサイド膜形成工程は、半導体素子の形成された基板
    における第１シリコン導電層上の絶縁膜に形成されたコ
    ンタクトホールの底部にシリサイド膜を形成する処理で
    あり、 埋設工程は、シリサイド膜上に導電体膜を堆積させ、該
    導電体膜によりコンタクトホールを埋設する処理であ
    り、 金属膜形成工程は、前記絶縁膜上の導電体膜を除去し、
    コンタクトホール部の導電体膜を露出させ、露出させた
    導電体膜に選択的に金属膜を形成する処理であることを
    特徴とする半導体装置の製造方法。
  5. 【請求項５】 第２シリコン導電層を形成し、第２シリ
    コン導電層と前記金属膜とのシリサイド層を形成するこ
    とを特徴とする請求項４に記載の半導体装置の製造方
    法。
  6. 【請求項６】 化学気相成長法を用いて導電体膜の露出
    部に選択的に金属膜を形成することを特徴とする請求項
    ４に記載の半導体装置の製造方法。
  7. 【請求項７】 コンタクトホール部の導電体膜として、
    窒化チタンあるいはタングステンを用いることを特徴と
    する請求項４に記載の半導体装置の製造方法。
  8. 【請求項８】 シリサイド層として、チタンシリサイド
    あるいはタングステンシリサイドを用いることを特徴と
    する請求項４又は５に記載の半導体装置の製造方法。
JP9036407A 1997-02-20 1997-02-20 半導体装置及びその製造方法 Expired - Fee Related JP2988413B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9036407A JP2988413B2 (ja) 1997-02-20 1997-02-20 半導体装置及びその製造方法
US09/027,346 US5998871A (en) 1997-02-20 1998-02-20 Metal plug electrode in semiconductor device and method for forming the same
US09/455,058 US6136692A (en) 1997-02-20 1999-12-06 Method for forming metal plug electrode in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9036407A JP2988413B2 (ja) 1997-02-20 1997-02-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10233447A true JPH10233447A (ja) 1998-09-02
JP2988413B2 JP2988413B2 (ja) 1999-12-13

Family

ID=12468994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9036407A Expired - Fee Related JP2988413B2 (ja) 1997-02-20 1997-02-20 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US5998871A (ja)
JP (1) JP2988413B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150084A (ja) 1997-09-12 1999-06-02 Canon Inc 半導体装置および基板上への非晶質窒化硅素チタンの形成方法
US6100186A (en) * 1998-04-14 2000-08-08 Micron Technology, Inc. Method of selectively forming a contact in a contact hole
US6475912B1 (en) 1998-06-01 2002-11-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield
US6117793A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Using silicide cap as an etch stop for multilayer metal process and structures so formed
TW394994B (en) * 1998-10-15 2000-06-21 United Microelectronics Corp Method of manufacturing barrier layer of integrated circuit
US6528835B1 (en) * 1998-11-20 2003-03-04 Texas Instruments Incorporated Titanium nitride metal interconnection system and method of forming the same
US6214714B1 (en) 1999-06-25 2001-04-10 Applied Materials, Inc. Method of titanium/titanium nitride integration
US6524952B1 (en) 1999-06-25 2003-02-25 Applied Materials, Inc. Method of forming a titanium silicide layer on a substrate
JP4657480B2 (ja) * 2001-03-27 2011-03-23 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100935298B1 (ko) * 2003-02-17 2010-01-06 매그나칩 반도체 유한회사 반도체 소자의 배선 형성방법
US7235482B2 (en) * 2003-09-08 2007-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a contact interconnection layer containing a metal and nitrogen by atomic layer deposition for deep sub-micron semiconductor technology
US20160276156A1 (en) * 2015-03-16 2016-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing process thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283978A (ja) * 1988-09-20 1990-03-26 Nec Corp 半導体装置
JPH02280378A (ja) * 1989-04-20 1990-11-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH03166728A (ja) * 1989-11-27 1991-07-18 Matsushita Electron Corp 半導体装置
JPH0410465A (ja) * 1990-04-26 1992-01-14 Mitsubishi Electric Corp 半導体装置
JPH0541378A (ja) * 1991-03-15 1993-02-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3469595B2 (ja) * 1992-08-06 2003-11-25 ソニー株式会社 半導体装置におけるシリサイドプラグの形成方法
JP3214146B2 (ja) * 1993-03-03 2001-10-02 ソニー株式会社 窒化チタン成膜の前処理方法および窒化チタン膜の成膜方法
US5381302A (en) * 1993-04-02 1995-01-10 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
JPH06349774A (ja) * 1993-06-08 1994-12-22 Sony Corp 埋込みプラグの形成方法
JP3219909B2 (ja) * 1993-07-09 2001-10-15 株式会社東芝 半導体装置の製造方法
US5612574A (en) * 1995-06-06 1997-03-18 Texas Instruments Incorporated Semiconductor structures using high-dielectric-constant materials and an adhesion layer
US5700716A (en) * 1996-02-23 1997-12-23 Micron Technology, Inc. Method for forming low contact resistance contacts, vias, and plugs with diffusion barriers
US5763923A (en) * 1996-08-13 1998-06-09 Micron Technology, Inc. Compound PVD target material for semiconductor metallization

Also Published As

Publication number Publication date
US5998871A (en) 1999-12-07
US6136692A (en) 2000-10-24
JP2988413B2 (ja) 1999-12-13

Similar Documents

Publication Publication Date Title
JP2978748B2 (ja) 半導体装置の製造方法
JP2861869B2 (ja) 半導体装置の製造方法
JPS63205951A (ja) 安定な低抵抗コンタクト
JP3175721B2 (ja) 半導体装置の製造方法
JP2988413B2 (ja) 半導体装置及びその製造方法
JPH10308360A (ja) 半導体装置の製造方法
US6103623A (en) Method for fabricating a tungsten plug structure and an overlying interconnect metal structure without a tungsten etch back or CMP procedure
JPS62112323A (ja) 半導体面に接触を形成する方法
JPH1012732A (ja) 半導体装置の製造方法
JP3027946B2 (ja) 半導体装置およびその製造方法
JPH056866A (ja) 半導体装置の製造方法
JPH1022467A (ja) 半導体装置及びその製造方法
JPH08288390A (ja) 半導体装置およびその製造方法
JP3420104B2 (ja) 抵抗素子の製造方法
JP3361971B2 (ja) 窒化金属変換方法および半導体装置の製造方法
KR20020002739A (ko) 반도체 소자의 제조 방법
JP3102555B2 (ja) 半導体装置の製造方法
JP2871943B2 (ja) 半導体装置の製造方法
JPH0629241A (ja) 半導体装置の製造方法
JP2004119754A (ja) 配線、配線の製造方法、半導体装置及びその製造方法
JP2000164706A (ja) 半導体装置の製造方法
JP3157194B2 (ja) 半導体装置の製造方法
JPH0562929A (ja) 半導体装置の製造方法
JPH04303925A (ja) 半導体装置の製造方法
JP2000208623A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees