JPH04303925A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04303925A JPH04303925A JP9336491A JP9336491A JPH04303925A JP H04303925 A JPH04303925 A JP H04303925A JP 9336491 A JP9336491 A JP 9336491A JP 9336491 A JP9336491 A JP 9336491A JP H04303925 A JPH04303925 A JP H04303925A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- metal
- diffusion layer
- impurity diffusion
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 239000012535 impurity Substances 0.000 claims abstract description 35
- 238000009792 diffusion process Methods 0.000 claims abstract description 34
- 239000010410 layer Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 6
- 229910052721 tungsten Inorganic materials 0.000 description 25
- 239000010937 tungsten Substances 0.000 description 25
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 24
- 238000000034 method Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に半導体基板に形成した不純物拡散層を上層配
線と電気接続するためのコンタクトの形成方法に関する
。
関し、特に半導体基板に形成した不純物拡散層を上層配
線と電気接続するためのコンタクトの形成方法に関する
。
【０００２】
【従来の技術】従来のこの種のコンタクトの形成方法は
、図３（ａ）のように、半導体基板１に素子分離領域２
を形成した後、不純物拡散層３をイオン注入または熱拡
散法によって形成する。又、半導体基板の表面に、例え
ばＣＶＤ法によって酸化膜等の層間絶縁膜４を形成する
。続いて、図３（ｂ）のように、フォトレジスト１２を
用いた選択エッチング技術により層間絶縁膜４にコンタ
クトホール５を開設する。次いで、図３（ｃ）のように
、フォトレジスト１２を除去した後、コンタクトホール
５内に金属１３を選択的に成長させ、更に、図３（ｄ）
のように、コンタクトホール５を含む全面にスパッタ法
により金属膜を形成し、かつこれをパターン形成するこ
とで金属配線１０を形成する。これにより、金属１３を
介して金属配線１０と不純物拡散層３とを電気接続する
。
、図３（ａ）のように、半導体基板１に素子分離領域２
を形成した後、不純物拡散層３をイオン注入または熱拡
散法によって形成する。又、半導体基板の表面に、例え
ばＣＶＤ法によって酸化膜等の層間絶縁膜４を形成する
。続いて、図３（ｂ）のように、フォトレジスト１２を
用いた選択エッチング技術により層間絶縁膜４にコンタ
クトホール５を開設する。次いで、図３（ｃ）のように
、フォトレジスト１２を除去した後、コンタクトホール
５内に金属１３を選択的に成長させ、更に、図３（ｄ）
のように、コンタクトホール５を含む全面にスパッタ法
により金属膜を形成し、かつこれをパターン形成するこ
とで金属配線１０を形成する。これにより、金属１３を
介して金属配線１０と不純物拡散層３とを電気接続する
。
【０００３】ここで、前記金属１３の選択的な成長技術
として、例えばタングステンの成長の場合には、減圧下
でＷＦ６ ＋Ｈ２ ガスを用い、 ２００〜 ３００℃
の温度で、タングステンを堆積すると、コンタクトホー
ル内の半導体基板（シリコン）の表面のみにタングステ
ンが成長し、その後タングステン上にコンタクトホール
を埋込むようにタングステンが堆積する。
として、例えばタングステンの成長の場合には、減圧下
でＷＦ６ ＋Ｈ２ ガスを用い、 ２００〜 ３００℃
の温度で、タングステンを堆積すると、コンタクトホー
ル内の半導体基板（シリコン）の表面のみにタングステ
ンが成長し、その後タングステン上にコンタクトホール
を埋込むようにタングステンが堆積する。
【０００４】
【発明が解決しようとする課題】この従来の製造方法で
は、金属１３の選択成長時（この例ではタングステンの
成長時）に、最初にコンタクトホール５の底部に成長す
るタングステンは、半導体基板１のシリコンと反応ガス
（ＷＦ６ ）が、２ＷＦ６ ＋３Ｓｉ→Ｗ＋３ＳｉＦ４
の反応を起こし、半導体基板１をエッチングしながら
成長する。特に半導体基板１と絶縁膜４との界面はすば
やくガスが侵入し、図４（ａ）及び（ｂ）に平面図及び
Ａ−Ａ線断面図を示すように、好まざるタングステン１
３ａの横方向への成長がおこる。
は、金属１３の選択成長時（この例ではタングステンの
成長時）に、最初にコンタクトホール５の底部に成長す
るタングステンは、半導体基板１のシリコンと反応ガス
（ＷＦ６ ）が、２ＷＦ６ ＋３Ｓｉ→Ｗ＋３ＳｉＦ４
の反応を起こし、半導体基板１をエッチングしながら
成長する。特に半導体基板１と絶縁膜４との界面はすば
やくガスが侵入し、図４（ａ）及び（ｂ）に平面図及び
Ａ−Ａ線断面図を示すように、好まざるタングステン１
３ａの横方向への成長がおこる。
【０００５】この半導体基板１と絶縁膜４との界面への
横方向へのタングステン１３ａの成長は、通常１０００
〜３０００Åあり、したがってこのタングステンが不純
物拡散層３より外側へ成長すると、不純物拡散層３と半
導体基板１とが短絡することになる。そのため、コンタ
クトホール５と不純物拡散層３との距離ａは、フォトリ
ソグラフィの重ね合わせ精度及びタングステン１３ａの
横方向の成長距離ｂを予め加味した分だけ必要となり、
半導体装置の微細化を阻害するという問題があった。本
発明の目的は選択成長される金属の横方向の成長を抑制
し、不純物拡散層と半導体基板との短絡を防止すること
で、半導体装置の微細化を可能とした半導体装置の製造
方法を提供することにある。
横方向へのタングステン１３ａの成長は、通常１０００
〜３０００Åあり、したがってこのタングステンが不純
物拡散層３より外側へ成長すると、不純物拡散層３と半
導体基板１とが短絡することになる。そのため、コンタ
クトホール５と不純物拡散層３との距離ａは、フォトリ
ソグラフィの重ね合わせ精度及びタングステン１３ａの
横方向の成長距離ｂを予め加味した分だけ必要となり、
半導体装置の微細化を阻害するという問題があった。本
発明の目的は選択成長される金属の横方向の成長を抑制
し、不純物拡散層と半導体基板との短絡を防止すること
で、半導体装置の微細化を可能とした半導体装置の製造
方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に形成された不純物拡散層を覆
う層間絶縁膜に前記不純物拡散層の表面を露呈させるコ
ンタクトホールを開設する工程と、このコンタクトホー
ル内の前記露呈された不純物拡散層の表面に薄い絶縁膜
を形成する工程と、コンタクトホール内側壁に金属の選
択成長のための材料を形成する工程と、この材料を用い
て第１の金属をコンタクトホール内側壁に選択的に成長
する工程と、この第１の金属をマスクとしてコンタクト
ホール内底部の前記薄い絶縁膜を除去する工程と、第２
の金属をコンタクトホール内に選択的に成長する工程と
、この第２の金属に接触された状態で前記層間絶縁膜上
に金属配線を形成する工程とを含んでいる。
造方法は、半導体基板上に形成された不純物拡散層を覆
う層間絶縁膜に前記不純物拡散層の表面を露呈させるコ
ンタクトホールを開設する工程と、このコンタクトホー
ル内の前記露呈された不純物拡散層の表面に薄い絶縁膜
を形成する工程と、コンタクトホール内側壁に金属の選
択成長のための材料を形成する工程と、この材料を用い
て第１の金属をコンタクトホール内側壁に選択的に成長
する工程と、この第１の金属をマスクとしてコンタクト
ホール内底部の前記薄い絶縁膜を除去する工程と、第２
の金属をコンタクトホール内に選択的に成長する工程と
、この第２の金属に接触された状態で前記層間絶縁膜上
に金属配線を形成する工程とを含んでいる。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１（ａ）乃至（ｄ）は本発明の一実施例を工程順
に示す断面図である。先ず、図１（ａ）のように、半導
体基板上１に素子分離のための酸化膜２を形成し、続い
て半導体基板１と反対導電型の不純物をイオン注入法に
より導入し、熱処理を施して不純物拡散層３を形成する
。次いで、半導体基板１上に例えばＣＶＤ法により層間
絶縁膜として酸化膜４を堆積し、図示を省略するフォト
レジストを用いたフォトリソグラフィ技術及びエッチン
グ技術により、酸化膜４にコンタクトホール５を開設す
る。更に、コンタクトホール５の内底部に露呈された不
純物拡散層３の表面に例えば熱酸化法により８０〜 ２
００Å程度の薄い酸化膜６を形成し、しかる上で半導体
基板１の表面に多結晶シリコン膜７をＣＶＤ法により
１００〜 ３００Å堆積する
る。図１（ａ）乃至（ｄ）は本発明の一実施例を工程順
に示す断面図である。先ず、図１（ａ）のように、半導
体基板上１に素子分離のための酸化膜２を形成し、続い
て半導体基板１と反対導電型の不純物をイオン注入法に
より導入し、熱処理を施して不純物拡散層３を形成する
。次いで、半導体基板１上に例えばＣＶＤ法により層間
絶縁膜として酸化膜４を堆積し、図示を省略するフォト
レジストを用いたフォトリソグラフィ技術及びエッチン
グ技術により、酸化膜４にコンタクトホール５を開設す
る。更に、コンタクトホール５の内底部に露呈された不
純物拡散層３の表面に例えば熱酸化法により８０〜 ２
００Å程度の薄い酸化膜６を形成し、しかる上で半導体
基板１の表面に多結晶シリコン膜７をＣＶＤ法により
１００〜 ３００Å堆積する
【０００８】次に、図１（ｂ）のように、異方性エッチ
ングにより，多結晶シリコン膜７をエッチングすること
により、コンタクトホール５の内側壁にのみ多結晶シリ
コン膜７を残す。ここで、多結晶シリコン膜７のエッチ
ング条件は、酸化膜６を殆どエッチングしない条件に設
定しているため、コンタクトホール５の底部に酸化膜６
は残存している。次いで、コンタクトホール内側壁の多
結晶シリコン膜７上に第１の金属、ここでは第１のタン
グステン８を選択的に１５００〜３０００Å成長する。 この際のタングステン８の成長には、例えば減圧下、温
度 ２００〜 ３００℃で、ＷＦ６ ＋Ｈ２ ガスを用
いて行う。
ングにより，多結晶シリコン膜７をエッチングすること
により、コンタクトホール５の内側壁にのみ多結晶シリ
コン膜７を残す。ここで、多結晶シリコン膜７のエッチ
ング条件は、酸化膜６を殆どエッチングしない条件に設
定しているため、コンタクトホール５の底部に酸化膜６
は残存している。次いで、コンタクトホール内側壁の多
結晶シリコン膜７上に第１の金属、ここでは第１のタン
グステン８を選択的に１５００〜３０００Å成長する。 この際のタングステン８の成長には、例えば減圧下、温
度 ２００〜 ３００℃で、ＷＦ６ ＋Ｈ２ ガスを用
いて行う。
【０００９】続いて、図１（ｃ）のように、第１のタン
グステン８をマスクにして、コンタクトホール底部の酸
化膜６をエッチング技術により除去し、不純物拡散層３
の表面を露出させる。このとき、第１のタングステン８
及び多結晶シリコン膜７の下側の酸化膜６、換言すれば
コンタクトホール５の内側周辺部の酸化膜６はエッチン
グされずに残される。
グステン８をマスクにして、コンタクトホール底部の酸
化膜６をエッチング技術により除去し、不純物拡散層３
の表面を露出させる。このとき、第１のタングステン８
及び多結晶シリコン膜７の下側の酸化膜６、換言すれば
コンタクトホール５の内側周辺部の酸化膜６はエッチン
グされずに残される。
【００１０】そして、図１（ｄ）のように、露出された
不純物拡散層３の表面上に第２の金属、ここでは第２の
タングステン９を選択的に成長する。この成長は前記第
１のタングステン８と同様に行うことができる。これに
より、コンタクトホール５を第２のタングステン９によ
って埋込むことが可能となる。このとき、コンタクトホ
ール底部の周辺部に残されている酸化膜６によってタン
グステン９の横方向への成長が抑制されるため、コンタ
クトホール５より外側への不純物拡散層３の表面に沿う
金属９ａの成長の拡がりを抑えることが可能となる。そ
の後、金属配線１０を形成し、第１及び第２のタングス
テン８，９を介して金属配線１０と不純物拡散層３とを
電気的に接続することが可能となる。
不純物拡散層３の表面上に第２の金属、ここでは第２の
タングステン９を選択的に成長する。この成長は前記第
１のタングステン８と同様に行うことができる。これに
より、コンタクトホール５を第２のタングステン９によ
って埋込むことが可能となる。このとき、コンタクトホ
ール底部の周辺部に残されている酸化膜６によってタン
グステン９の横方向への成長が抑制されるため、コンタ
クトホール５より外側への不純物拡散層３の表面に沿う
金属９ａの成長の拡がりを抑えることが可能となる。そ
の後、金属配線１０を形成し、第１及び第２のタングス
テン８，９を介して金属配線１０と不純物拡散層３とを
電気的に接続することが可能となる。
【００１１】したがって、この製造方法では、第２のタ
ングステン９の選択成長時に、不純物拡散層３の表面で
は、コンタクトホール５の内側周辺部に残された酸化膜
６によって金属９ａの横方向への成長が抑制されるので
、不純物拡散層３が半導体基板１と短絡することが防止
でき、かつ予めコンタクトホール５と不純物拡散層３と
の間に大きな距離を確保しておく必要が無くなり、半導
体装置の微細化が可能となる。又、この実施例では、酸
化膜６をエッチングする際のマスクをコンタクトホール
５の内側壁に形成しても、このマスクを導電性材料であ
る第１のタングステン８で構成しているので、コンタク
トホールの実効的な面積が小さくされることはなく、コ
ンタクト抵抗を増大させることもない。
ングステン９の選択成長時に、不純物拡散層３の表面で
は、コンタクトホール５の内側周辺部に残された酸化膜
６によって金属９ａの横方向への成長が抑制されるので
、不純物拡散層３が半導体基板１と短絡することが防止
でき、かつ予めコンタクトホール５と不純物拡散層３と
の間に大きな距離を確保しておく必要が無くなり、半導
体装置の微細化が可能となる。又、この実施例では、酸
化膜６をエッチングする際のマスクをコンタクトホール
５の内側壁に形成しても、このマスクを導電性材料であ
る第１のタングステン８で構成しているので、コンタク
トホールの実効的な面積が小さくされることはなく、コ
ンタクト抵抗を増大させることもない。
【００１２】図２（ａ）は本発明の他の実施例の断面図
であり、ここではコンタクトホールを開設した後、不純
物拡散層３と同じ導電型の不純物を例えばイオン注入法
により導入し、アニールして第２の不純物拡散層１１を
形成しておく。その後、前記実施例と同様の方法で第１
及び第２のタングステンをコンタクトホール内に形成し
ている。このように第２の不純物拡散層１１を形成する
ことで、図２（ｂ）のように、不純物拡散層３とコンタ
クトホール５との重ね合わせマージンが少なく、或いは
無い場合でも、タングステンの横方向の成長を第２の不
純物拡散層１１内に留めることができるため、不純物拡
散層３と半導体基板１の短絡を防止することができる。
であり、ここではコンタクトホールを開設した後、不純
物拡散層３と同じ導電型の不純物を例えばイオン注入法
により導入し、アニールして第２の不純物拡散層１１を
形成しておく。その後、前記実施例と同様の方法で第１
及び第２のタングステンをコンタクトホール内に形成し
ている。このように第２の不純物拡散層１１を形成する
ことで、図２（ｂ）のように、不純物拡散層３とコンタ
クトホール５との重ね合わせマージンが少なく、或いは
無い場合でも、タングステンの横方向の成長を第２の不
純物拡散層１１内に留めることができるため、不純物拡
散層３と半導体基板１の短絡を防止することができる。
【００１３】尚、前記実施例は本発明の一例であり、例
えばコンタクトホール内側壁に形成する多結晶シリコン
は金属を用いても良く、又コンタクトホール内に選択成
長する金属にはタングステン以外の金属が使用できる。
えばコンタクトホール内側壁に形成する多結晶シリコン
は金属を用いても良く、又コンタクトホール内に選択成
長する金属にはタングステン以外の金属が使用できる。
【００１４】
【発明の効果】以上説明したように本発明は、コンタク
トホールの内底部に薄い絶縁膜を形成し、かつコンタク
トホール内側壁に金属の選択成長のための材料を形成し
た上で、第１の金属をコンタクトホール内側壁に選択的
に成長させ、かつこの第１の金属をマスクとして薄い絶
縁膜を除去し、しかる上で第２の金属をコンタクトホー
ル内側壁に選択的に成長させているので、コンタクトホ
ールの開口部より外部方向へのタングステンの横拡がり
を抑えることができる。これにより、コンタクトホール
と不純物拡散層との重ね合わせマージンを小さくし、或
いは無くすことができ、半導体装置の微細化を実現する
ことができる効果がある。
トホールの内底部に薄い絶縁膜を形成し、かつコンタク
トホール内側壁に金属の選択成長のための材料を形成し
た上で、第１の金属をコンタクトホール内側壁に選択的
に成長させ、かつこの第１の金属をマスクとして薄い絶
縁膜を除去し、しかる上で第２の金属をコンタクトホー
ル内側壁に選択的に成長させているので、コンタクトホ
ールの開口部より外部方向へのタングステンの横拡がり
を抑えることができる。これにより、コンタクトホール
と不純物拡散層との重ね合わせマージンを小さくし、或
いは無くすことができ、半導体装置の微細化を実現する
ことができる効果がある。
【図１】（ａ）乃至（ｄ）は本発明の一実施例を工程順
に示す断面図である。
に示す断面図である。
【図２】（ａ）は本発明の他の実施例の工程一部を示す
断面図、（ｂ）はその効果を説明するための断面図であ
る。
断面図、（ｂ）はその効果を説明するための断面図であ
る。
【図３】（ａ）乃至（ｄ）は従来の製造方法を工程順に
示す断面図である。
示す断面図である。
【図４】（ａ）は従来の問題点を示す平面図、（ｂ）は
そのＡ−Ａ線断面図である。
そのＡ−Ａ線断面図である。
１ 半導体基板
３ 不純物拡散層
４ 酸化膜（層間絶縁膜）
５ コンタクトホール
６ 薄い酸化膜
７ 多結晶シリコン膜
Claims (1)
- 【請求項１】 半導体基板上に形成された不純物拡散
層を覆う層間絶縁膜に前記不純物拡散層の表面を露呈さ
せるコンタクトホールを開設する工程と、このコンタク
トホール内の前記露呈された不純物拡散層の表面に薄い
絶縁膜を形成する工程と、コンタクトホール内側壁に金
属の選択成長のための材料を形成する工程と、この材料
を用いて第１の金属をコンタクトホール内側壁に選択的
に成長する工程と、この第１の金属をマスクとしてコン
タクトホール内底部の前記薄い絶縁膜を除去する工程と
、第２の金属をコンタクトホール内に選択的に成長する
工程と、この第２の金属に接触された状態で前記層間絶
縁膜上に金属配線を形成する工程とを含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093364A JP3019453B2 (ja) | 1991-03-30 | 1991-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093364A JP3019453B2 (ja) | 1991-03-30 | 1991-03-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04303925A true JPH04303925A (ja) | 1992-10-27 |
| JP3019453B2 JP3019453B2 (ja) | 2000-03-13 |
Family
ID=14080238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3093364A Expired - Fee Related JP3019453B2 (ja) | 1991-03-30 | 1991-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3019453B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6013542A (en) * | 1995-09-21 | 2000-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6411351B1 (en) | 1996-02-13 | 2002-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type display device comprising a discharge pattern or a short ring and method of manufacturing the same |
-
1991
- 1991-03-30 JP JP3093364A patent/JP3019453B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6013542A (en) * | 1995-09-21 | 2000-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6411351B1 (en) | 1996-02-13 | 2002-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type display device comprising a discharge pattern or a short ring and method of manufacturing the same |
| US6646693B2 (en) | 1996-02-13 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for an active matrix display including a capacitor formed from a short ring electrode |
| US7057677B2 (en) | 1996-02-13 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and manufacturing method thereof |
| US7425999B2 (en) | 1996-02-13 | 2008-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3019453B2 (ja) | 2000-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58176975A (ja) | 集積ｍｏｓ電界効果トランジスタ回路の製造方法 | |
| EP0076105A2 (en) | Method of producing a bipolar transistor | |
| JPH04229616A (ja) | 半導体層構造に開口を製造する方法 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JPH10233447A (ja) | 半導体装置及びその製造方法 | |
| JP2623659B2 (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JP3019453B2 (ja) | 半導体装置の製造方法 | |
| JP2000307060A (ja) | 抵抗素子の製造方法 | |
| JPS60111421A (ja) | 半導体装置の製造方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JP3072544B2 (ja) | 半導体装置の配線方法 | |
| JPH09260647A (ja) | 半導体装置およびその製造方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JP2747217B2 (ja) | 半導体装置の製造方法 | |
| JPH045823A (ja) | 半導体装置及びその製造方法 | |
| JPH11204784A (ja) | 半導体装置の製造方法 | |
| JP2725919B2 (ja) | 半導体装置の製造方法 | |
| JP2641856B2 (ja) | 半導体装置の製造方法 | |
| JPH04230039A (ja) | 半導体装置及びその製造方法 | |
| JP2822276B2 (ja) | 半導体装置の電極形成法 | |
| JPS63244772A (ja) | 半導体装置のコンタクトホ−ル | |
| KR100461331B1 (ko) | 반도체소자의도전배선형성방법 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPS60115265A (ja) | 半導体装置及びその製造方法 | |
| JPH0590199A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |