JPH04303925A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04303925A
JPH04303925A JP9336491A JP9336491A JPH04303925A JP H04303925 A JPH04303925 A JP H04303925A JP 9336491 A JP9336491 A JP 9336491A JP 9336491 A JP9336491 A JP 9336491A JP H04303925 A JPH04303925 A JP H04303925A
Authority
JP
Japan
Prior art keywords
contact hole
metal
diffusion layer
impurity diffusion
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9336491A
Other languages
English (en)
Other versions
JP3019453B2 (ja
Inventor
Norio Nakamura
典生 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3093364A priority Critical patent/JP3019453B2/ja
Publication of JPH04303925A publication Critical patent/JPH04303925A/ja
Application granted granted Critical
Publication of JP3019453B2 publication Critical patent/JP3019453B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に半導体基板に形成した不純物拡散層を上層配
線と電気接続するためのコンタクトの形成方法に関する
【0002】
【従来の技術】従来のこの種のコンタクトの形成方法は
、図3(a)のように、半導体基板1に素子分離領域2
を形成した後、不純物拡散層3をイオン注入または熱拡
散法によって形成する。又、半導体基板の表面に、例え
ばCVD法によって酸化膜等の層間絶縁膜4を形成する
。続いて、図3(b)のように、フォトレジスト12を
用いた選択エッチング技術により層間絶縁膜4にコンタ
クトホール5を開設する。次いで、図3(c)のように
、フォトレジスト12を除去した後、コンタクトホール
5内に金属13を選択的に成長させ、更に、図3(d)
のように、コンタクトホール5を含む全面にスパッタ法
により金属膜を形成し、かつこれをパターン形成するこ
とで金属配線10を形成する。これにより、金属13を
介して金属配線10と不純物拡散層3とを電気接続する
【0003】ここで、前記金属13の選択的な成長技術
として、例えばタングステンの成長の場合には、減圧下
でWF6 +H2 ガスを用い、 200〜 300℃
の温度で、タングステンを堆積すると、コンタクトホー
ル内の半導体基板(シリコン)の表面のみにタングステ
ンが成長し、その後タングステン上にコンタクトホール
を埋込むようにタングステンが堆積する。
【0004】
【発明が解決しようとする課題】この従来の製造方法で
は、金属13の選択成長時(この例ではタングステンの
成長時)に、最初にコンタクトホール5の底部に成長す
るタングステンは、半導体基板1のシリコンと反応ガス
(WF6 )が、2WF6 +3Si→W+3SiF4
 の反応を起こし、半導体基板1をエッチングしながら
成長する。特に半導体基板1と絶縁膜4との界面はすば
やくガスが侵入し、図4(a)及び(b)に平面図及び
A−A線断面図を示すように、好まざるタングステン1
3aの横方向への成長がおこる。
【0005】この半導体基板1と絶縁膜4との界面への
横方向へのタングステン13aの成長は、通常1000
〜3000Åあり、したがってこのタングステンが不純
物拡散層3より外側へ成長すると、不純物拡散層3と半
導体基板1とが短絡することになる。そのため、コンタ
クトホール5と不純物拡散層3との距離aは、フォトリ
ソグラフィの重ね合わせ精度及びタングステン13aの
横方向の成長距離bを予め加味した分だけ必要となり、
半導体装置の微細化を阻害するという問題があった。本
発明の目的は選択成長される金属の横方向の成長を抑制
し、不純物拡散層と半導体基板との短絡を防止すること
で、半導体装置の微細化を可能とした半導体装置の製造
方法を提供することにある。
【0006】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に形成された不純物拡散層を覆
う層間絶縁膜に前記不純物拡散層の表面を露呈させるコ
ンタクトホールを開設する工程と、このコンタクトホー
ル内の前記露呈された不純物拡散層の表面に薄い絶縁膜
を形成する工程と、コンタクトホール内側壁に金属の選
択成長のための材料を形成する工程と、この材料を用い
て第1の金属をコンタクトホール内側壁に選択的に成長
する工程と、この第1の金属をマスクとしてコンタクト
ホール内底部の前記薄い絶縁膜を除去する工程と、第2
の金属をコンタクトホール内に選択的に成長する工程と
、この第2の金属に接触された状態で前記層間絶縁膜上
に金属配線を形成する工程とを含んでいる。
【0007】
【実施例】次に、本発明について図面を参照して説明す
る。図1(a)乃至(d)は本発明の一実施例を工程順
に示す断面図である。先ず、図1(a)のように、半導
体基板上1に素子分離のための酸化膜2を形成し、続い
て半導体基板1と反対導電型の不純物をイオン注入法に
より導入し、熱処理を施して不純物拡散層3を形成する
。次いで、半導体基板1上に例えばCVD法により層間
絶縁膜として酸化膜4を堆積し、図示を省略するフォト
レジストを用いたフォトリソグラフィ技術及びエッチン
グ技術により、酸化膜4にコンタクトホール5を開設す
る。更に、コンタクトホール5の内底部に露呈された不
純物拡散層3の表面に例えば熱酸化法により80〜 2
00Å程度の薄い酸化膜6を形成し、しかる上で半導体
基板1の表面に多結晶シリコン膜7をCVD法により 
100〜 300Å堆積する
【0008】次に、図1(b)のように、異方性エッチ
ングにより,多結晶シリコン膜7をエッチングすること
により、コンタクトホール5の内側壁にのみ多結晶シリ
コン膜7を残す。ここで、多結晶シリコン膜7のエッチ
ング条件は、酸化膜6を殆どエッチングしない条件に設
定しているため、コンタクトホール5の底部に酸化膜6
は残存している。次いで、コンタクトホール内側壁の多
結晶シリコン膜7上に第1の金属、ここでは第1のタン
グステン8を選択的に1500〜3000Å成長する。 この際のタングステン8の成長には、例えば減圧下、温
度 200〜 300℃で、WF6 +H2 ガスを用
いて行う。
【0009】続いて、図1(c)のように、第1のタン
グステン8をマスクにして、コンタクトホール底部の酸
化膜6をエッチング技術により除去し、不純物拡散層3
の表面を露出させる。このとき、第1のタングステン8
及び多結晶シリコン膜7の下側の酸化膜6、換言すれば
コンタクトホール5の内側周辺部の酸化膜6はエッチン
グされずに残される。
【0010】そして、図1(d)のように、露出された
不純物拡散層3の表面上に第2の金属、ここでは第2の
タングステン9を選択的に成長する。この成長は前記第
1のタングステン8と同様に行うことができる。これに
より、コンタクトホール5を第2のタングステン9によ
って埋込むことが可能となる。このとき、コンタクトホ
ール底部の周辺部に残されている酸化膜6によってタン
グステン9の横方向への成長が抑制されるため、コンタ
クトホール5より外側への不純物拡散層3の表面に沿う
金属9aの成長の拡がりを抑えることが可能となる。そ
の後、金属配線10を形成し、第1及び第2のタングス
テン8,9を介して金属配線10と不純物拡散層3とを
電気的に接続することが可能となる。
【0011】したがって、この製造方法では、第2のタ
ングステン9の選択成長時に、不純物拡散層3の表面で
は、コンタクトホール5の内側周辺部に残された酸化膜
6によって金属9aの横方向への成長が抑制されるので
、不純物拡散層3が半導体基板1と短絡することが防止
でき、かつ予めコンタクトホール5と不純物拡散層3と
の間に大きな距離を確保しておく必要が無くなり、半導
体装置の微細化が可能となる。又、この実施例では、酸
化膜6をエッチングする際のマスクをコンタクトホール
5の内側壁に形成しても、このマスクを導電性材料であ
る第1のタングステン8で構成しているので、コンタク
トホールの実効的な面積が小さくされることはなく、コ
ンタクト抵抗を増大させることもない。
【0012】図2(a)は本発明の他の実施例の断面図
であり、ここではコンタクトホールを開設した後、不純
物拡散層3と同じ導電型の不純物を例えばイオン注入法
により導入し、アニールして第2の不純物拡散層11を
形成しておく。その後、前記実施例と同様の方法で第1
及び第2のタングステンをコンタクトホール内に形成し
ている。このように第2の不純物拡散層11を形成する
ことで、図2(b)のように、不純物拡散層3とコンタ
クトホール5との重ね合わせマージンが少なく、或いは
無い場合でも、タングステンの横方向の成長を第2の不
純物拡散層11内に留めることができるため、不純物拡
散層3と半導体基板1の短絡を防止することができる。
【0013】尚、前記実施例は本発明の一例であり、例
えばコンタクトホール内側壁に形成する多結晶シリコン
は金属を用いても良く、又コンタクトホール内に選択成
長する金属にはタングステン以外の金属が使用できる。
【0014】
【発明の効果】以上説明したように本発明は、コンタク
トホールの内底部に薄い絶縁膜を形成し、かつコンタク
トホール内側壁に金属の選択成長のための材料を形成し
た上で、第1の金属をコンタクトホール内側壁に選択的
に成長させ、かつこの第1の金属をマスクとして薄い絶
縁膜を除去し、しかる上で第2の金属をコンタクトホー
ル内側壁に選択的に成長させているので、コンタクトホ
ールの開口部より外部方向へのタングステンの横拡がり
を抑えることができる。これにより、コンタクトホール
と不純物拡散層との重ね合わせマージンを小さくし、或
いは無くすことができ、半導体装置の微細化を実現する
ことができる効果がある。
【図面の簡単な説明】
【図1】(a)乃至(d)は本発明の一実施例を工程順
に示す断面図である。
【図2】(a)は本発明の他の実施例の工程一部を示す
断面図、(b)はその効果を説明するための断面図であ
る。
【図3】(a)乃至(d)は従来の製造方法を工程順に
示す断面図である。
【図4】(a)は従来の問題点を示す平面図、(b)は
そのA−A線断面図である。
【符号の説明】
1  半導体基板 3  不純物拡散層 4  酸化膜(層間絶縁膜) 5  コンタクトホール 6  薄い酸化膜 7  多結晶シリコン膜

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  半導体基板上に形成された不純物拡散
    層を覆う層間絶縁膜に前記不純物拡散層の表面を露呈さ
    せるコンタクトホールを開設する工程と、このコンタク
    トホール内の前記露呈された不純物拡散層の表面に薄い
    絶縁膜を形成する工程と、コンタクトホール内側壁に金
    属の選択成長のための材料を形成する工程と、この材料
    を用いて第1の金属をコンタクトホール内側壁に選択的
    に成長する工程と、この第1の金属をマスクとしてコン
    タクトホール内底部の前記薄い絶縁膜を除去する工程と
    、第2の金属をコンタクトホール内に選択的に成長する
    工程と、この第2の金属に接触された状態で前記層間絶
    縁膜上に金属配線を形成する工程とを含むことを特徴と
    する半導体装置の製造方法。
JP3093364A 1991-03-30 1991-03-30 半導体装置の製造方法 Expired - Fee Related JP3019453B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3093364A JP3019453B2 (ja) 1991-03-30 1991-03-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3093364A JP3019453B2 (ja) 1991-03-30 1991-03-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04303925A true JPH04303925A (ja) 1992-10-27
JP3019453B2 JP3019453B2 (ja) 2000-03-13

Family

ID=14080238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3093364A Expired - Fee Related JP3019453B2 (ja) 1991-03-30 1991-03-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3019453B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013542A (en) * 1995-09-21 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6411351B1 (en) 1996-02-13 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Active matrix type display device comprising a discharge pattern or a short ring and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013542A (en) * 1995-09-21 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6411351B1 (en) 1996-02-13 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Active matrix type display device comprising a discharge pattern or a short ring and method of manufacturing the same
US6646693B2 (en) 1996-02-13 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for an active matrix display including a capacitor formed from a short ring electrode
US7057677B2 (en) 1996-02-13 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
US7425999B2 (en) 1996-02-13 2008-09-16 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof

Also Published As

Publication number Publication date
JP3019453B2 (ja) 2000-03-13

Similar Documents

Publication Publication Date Title
JPS58176975A (ja) 集積mos電界効果トランジスタ回路の製造方法
EP0076105A2 (en) Method of producing a bipolar transistor
JPH04229616A (ja) 半導体層構造に開口を製造する方法
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
JPH10233447A (ja) 半導体装置及びその製造方法
JP2623659B2 (ja) Mis型トランジスタの製造方法
JP3019453B2 (ja) 半導体装置の製造方法
JP2000307060A (ja) 抵抗素子の製造方法
JPS60111421A (ja) 半導体装置の製造方法
JP2702007B2 (ja) 半導体装置の製造方法
JP3072544B2 (ja) 半導体装置の配線方法
JPH09260647A (ja) 半導体装置およびその製造方法
JPH02117153A (ja) 半導体素子の形成方法
JP2747217B2 (ja) 半導体装置の製造方法
JPH045823A (ja) 半導体装置及びその製造方法
JPH11204784A (ja) 半導体装置の製造方法
JP2725919B2 (ja) 半導体装置の製造方法
JP2641856B2 (ja) 半導体装置の製造方法
JPH04230039A (ja) 半導体装置及びその製造方法
JP2822276B2 (ja) 半導体装置の電極形成法
JPS63244772A (ja) 半導体装置のコンタクトホ−ル
KR100461331B1 (ko) 반도체소자의도전배선형성방법
JP2745946B2 (ja) 半導体集積回路の製造方法
JPS60115265A (ja) 半導体装置及びその製造方法
JPH0590199A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees