JP2000306997A - バリアメタル層を有する半導体装置及びその製造方法 - Google Patents

バリアメタル層を有する半導体装置及びその製造方法

Info

Publication number
JP2000306997A
JP2000306997A JP11112213A JP11221399A JP2000306997A JP 2000306997 A JP2000306997 A JP 2000306997A JP 11112213 A JP11112213 A JP 11112213A JP 11221399 A JP11221399 A JP 11221399A JP 2000306997 A JP2000306997 A JP 2000306997A
Authority
JP
Japan
Prior art keywords
film
melting point
high melting
point metal
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11112213A
Other languages
English (en)
Inventor
Tetsuya Takuwa
哲也 田桑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11112213A priority Critical patent/JP2000306997A/ja
Priority to US09/551,783 priority patent/US6475907B1/en
Priority to KR1020000020803A priority patent/KR20010014778A/ko
Publication of JP2000306997A publication Critical patent/JP2000306997A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances

Abstract

(57)【要約】 【課題】 基板表面の拡散層の破壊及びコンタクトホー
ルのアスペクト比の悪化を生じることなく、バリア性を
向上させることができると共に、製品歩留の低下を防止
することができる半導体装置及びその製造方法を提供す
る。 【解決手段】 シリコン酸化膜１０２上にバリア層とし
て、チタン膜１０５を形成し、更に、窒化チタン膜１０
６を形成し、この窒化チタン膜１０６の表面を酸素プラ
ズマにより酸化させる。その後、更に、窒化チタン膜１
０８を形成する。この窒化チタン膜１０８はその下層の
酸化膜１０７から酸素を取り込みつつ成膜される。この
ため、結晶成長が抑制され、バリア性が向上する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高融点金属膜から
なるバリアメタル層を有する半導体装置及びその製造方
法に関し、特にバリアメタル層の結晶化を抑制してバリ
ア性を向上させたバリアメタル層を有する半導体装置及
びその製造方法に関する。
【０００２】
【従来の技術】大規模集積回路（ＬＳＩ）の高集積化に
伴い、コンタクトホールの微細化が進み、コンタクトホ
ールの深さを直径で徐して得られるアスペクト比が増大
してきた。このため、従来使用されてきたスパッタリン
グ法により形成したアルミニウム等の金属では段差被覆
性が悪いため、コンタクトホールにおける接続抵抗が高
くなったり、極端な場合には、断線してしまうことがあ
る。また、配線が可能であっても、電流によりアルミニ
ウム原子が移動するエレクトロマイグレーションによ
り、断線が生じやすく、信頼性が低いという問題点があ
る。
【０００３】この問題を解消するために、コンタクトホ
ール内を段差被覆性が良い金属で埋め込むことが行われ
ている。この方法の代表的な例として、段差被覆性が優
れた化学気相成長（ＣＶＤ）法により形成したタングス
テンによりコンタクトホールを埋め込むタングステンプ
ラグ法がある。このタングステンプラグ法は、先ず、コ
ンタクトホールの接続抵抗（コンタクト抵抗）を下げる
ためにチタン膜をスパッタリング法によりコンタクトホ
ール内に形成し、その後、このチタン膜とタングステン
との密着性を高めると共に、タングステンの基板への侵
入を防ぐために、窒化チタンからなるバリアメタル膜を
スパッタリング法によりコンタクトホール内に形成した
後、タングステンを化学気相成長法によりコンタクトホ
ール内に埋め込み、次いで、タングステンを全面エッチ
バックしてコンタクトホール内にのみにタングステンを
残すことにより、タングステンプラグを形成する。
【０００４】この方法においても、コンタクトホールの
微細化が更に進み、更に一層高アスペクト比になると、
スパッタリング法ではコンタクトホール内にチタン膜又
は窒化チタン膜（バリアメタル膜）を所望の厚さに形成
することが不可能になる。このため、コンタクト抵抗が
増加したり、素子がタングステンにより破壊されたりす
るという問題点が生じる。
【０００５】そこで、チタン膜及び窒化チタン膜を化学
気相成長（ＣＶＤ）法により形成する方法が試みられて
いる。また、窒化チタン膜は熱反応を利用したＣＶＤ法
により形成すると最も段差被覆性に優れているため、こ
の熱反応ＣＶＤ法が広く使用されている。なお、通常、
コンタクトホールの埋め込みには、チタン膜、窒化チタ
ン膜、及びタングステン膜の３層をＣＶＤ法により形成
している。
【０００６】図３（ａ）乃至（ｇ）は、従来のタングス
テンプラグを有する半導体装置の製造方法を工程順に示
す断面図である。先ず、図３（ａ）に示すように、フィ
ールド絶縁膜（図示せず）により素子分離領域が区画さ
れたシリコン基板３０１上に層間絶縁膜としてシリコン
酸化膜３０２をＣＶＤ法により１．５μｍの厚さに形成
する。
【０００７】次いで、図３（ｂ）に示すように、シリコ
ン酸化膜３０２上にフォトレジスト膜３０３を形成した
後、フォトレジスト膜３０３を通常のフォトリソグラフ
ィーによりコンタクトホール形成位置が開口するように
パターニングする。そして、このフォトレジスト膜３０
３をマスクとしてドライエッチングすることにより、こ
のシリコン酸化膜３０２にシリコン基板３０１に達する
コンタクトホール３０４を形成する。このコンタクトホ
ール３０４の直径は約０．４μｍである。
【０００８】次に、図３（ｃ）に示すように、フォトレ
ジスト膜３０３を除去した後、全面にチタン膜３０５を
形成する。このチタン膜３０５は四塩化チタン１０ｓｃ
ｃｍ及びアルゴン(Ar)１０００ｓｃｃｍの混合ガスを流
し、チャンバー内圧力を２０torrとし、ウエハ温度が５
００℃以上となるように設定し、基板の対向電極に数百
Ｗの高周波パワーを印加してプラズマを発生するＣＶＤ
法により、１０ｎｍの厚さに形成したものである。
【０００９】次に、図３（ｄ）に示すように、チタン膜
３０５上に、窒化チタン膜３０６を６０ｎｍの厚さに形
成する。窒化チタン膜３０６は、四塩化チタンを５０ｓ
ｃｃｍ、アンモニアを１００ｓｃｃｍ、窒素を５０ｓｃ
ｃｍ流し、チャンバー内圧力を３０torrとし、サセプタ
ーを加熱してウエハ温度が６００℃となるように設定す
ることにより形成することができる。
【００１０】次に、図３（ｅ）に示すように、ＣＶＤ法
により、コンタクトホール３０４を埋め込むようにして
全面にタングステン膜３０７を成膜する。タングステン
膜３０７の成膜方法は、核生成工程と、ホール埋め込み
工程との２段階で行われる。半導体基板３０１を４５０
℃まで加熱した後、モノシラン１０ｓｃｃｍ、六フッ化
タングステン２０ｓｃｃｍ、アルゴン８００ｓｃｃｍ及
び水素１０００ｓｃｃｍの混合ガスを導入し、圧力調整
バルブにより、チャンバー内を３０torrとし、約１０秒
間成膜する。このような基板表面の核生成工程を行なっ
た後、連続的に、六フッ化タングステン９５ｓｃｃｍ、
アルゴン６００ｓｃｃｍ及び水素１０００ｓｃｃｍの混
合ガスを導入し、圧力調整バルブにより、チャンバー内
を９０torrとし、約５０秒間成膜を行ない、コンタクト
ホールを埋め込む。これらの条件で成膜した場合には、
タングステン膜３０７がシリコン酸化膜３０２上で約５
０００Åの厚さに成長する。
【００１１】次いで、図３（ｆ）に示すように、コンタ
クトホール３０４内にタングステン膜を残存させた状態
で、その他の部分のタングステン膜を、六フッ化イオウ
を含むガスでエッチバックして除去し、窒化チタン膜３
０６の表面を露出させる。
【００１２】次いで、図３（ｇ）に示すように、スパッ
タリング法により全面にアルミニウム合金膜を堆積し、
フォトリソグラフィー技術及びドライエッチング技術を
用いて、アルミニウム合金膜３０８を所望の配線パター
ンに加工して、Ａｌ配線を完成する。
【００１３】
【発明が解決しようとする課題】しかしながら、上述の
従来技術においては、熱ＣＶＤ法により形成した窒化チ
タン膜３０６は、柱状結晶の多結晶構造であるため、結
晶粒界が多く、バリア性が十分ではない。バリア性を向
上させるためには、窒化チタン膜の膜厚を増大すること
が有効であるが、窒化チタン膜３０６の膜厚を厚くする
ことは、基板表面に形成された拡散層の破壊を生じさせ
る虞があり、更にタングステンを埋め込むときのコンタ
クトホールのアスペクト比を増大させる結果となる。特
に、窒化チタン膜をＣＶＤ法で形成した場合には、膜の
ストレスが大きくなり、膜中にクラックが入ったり、剥
がれたりして、製品の歩留まりを低下する原因となる。
【００１４】本発明はかかる問題点に鑑みてなされたも
のであって、基板表面の拡散層の破壊及びコンタクトホ
ールのアスペクト比の悪化を生じることなく、バリア性
を向上させることができると共に、製品歩留の低下を防
止することができるバリアメタル層を有する半導体装置
及びその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明に係るバリアメタ
ル層を有する半導体装置は、半導体基板と、この半導体
基板上に形成されスルーホールを有する絶縁膜と、前記
絶縁膜の前記スルーホールの内面に形成され、表面が酸
化し又は表面に酸素が吸着した第１の窒化高融点金属
と、この第１の窒化高融点金属膜の上に形成され酸素を
取り込んだ第２の窒化高融点金属膜とを有することを特
徴とする。
【００１６】本発明に係る他のバリアメタル層を有する
半導体装置は、半導体基板と、この半導体基板上に形成
されトレンチを有する絶縁膜と、前記絶縁膜の前記トレ
ンチの内面に形成され、表面が酸化し又は表面に酸素が
吸着した第１の窒化高融点金属と、この第１の窒化高融
点金属膜の上に形成され酸素を取り込んだ第２の窒化高
融点金属膜とを有することを特徴とする。
【００１７】このバリアメタル層を有する半導体装置に
おいて、前記スルーホール又はトレンチ内に埋め込まれ
た金属領域を有し、コンタクトプラグ又は溝配線とする
ことができる。
【００１８】更に、前記絶縁膜及び前記トレンチ内に埋
め込まれた金属領域上に形成され表面が酸化し又は表面
に酸素が吸着した第３の窒化高融点金属膜と、この第３
の窒化高融点金属膜の上に形成され酸素を取り込んだ第
４の窒化高融点金属膜と、この第４の窒化高融点金属膜
上に形成され前記金属領域に整合する位置にスルーホー
ルを有する絶縁膜とを有するように構成することができ
る。
【００１９】一方、本発明に係るバリアメタル層を有す
る半導体装置の製造方法は、素子が形成された半導体基
板上に絶縁膜を形成する工程と、所定の領域の前記絶縁
膜を選択的に除去して下層の導電体層が露出するスルー
ホールを形成する工程と、金属膜を堆積する工程と、前
記金属膜の上に第１の窒化高融点金属膜を堆積する工程
と、前記第１の窒化高融点金属膜の表面を酸化し、又は
表面に酸素を吸着させる工程と、前記第１の窒化高融点
金属膜の上に第２の窒化高融点金属膜を堆積する工程と
を有することを特徴とする。
【００２０】前記金属膜は、例えば、高融点金属膜、高
融点金属合金膜、高融点金属シリサイド膜、高融点金属
窒化膜又は低抵抗金属膜である。
【００２１】本発明に係る他の半導体装置の製造方法
は、半導体基板上に絶縁膜を形成する工程と、所定の領
域の前記絶縁膜を選択的に除去してトレンチを形成する
工程と、第１の窒化高融点金属膜を堆積する工程と、前
記第１の窒化高融点金属膜の表面を酸化し、又は表面に
酸素を吸着する工程と、前記第１の窒化高融点金属膜の
上に第２の窒化高融点金属膜を堆積する工程とを有する
ことを特徴とする。
【００２２】この場合に、更に、前記第２の窒化高融点
金属膜の上に金属膜を形成する工程と、前記トレンチ内
にのみ前記第１及び第２の窒化高融点金属膜並びに金属
膜を残存させて前記絶縁膜上のこれらの膜を除去する工
程と、全面に表面が酸化し又は表面に酸素が吸着した第
３の窒化高融点金属膜を形成する工程と、この第３の窒
化高融点金属膜の上に酸素を第４の窒化高融点金属膜を
形成する工程と、この第４の窒化高融点金属膜上に前記
金属領域に整合する位置にスルーホールを有する絶縁膜
を形成する工程とを設けることができる。
【００２３】また、前記第１及び第２の窒化高融点金属
膜は例えば化学気相成長法によって形成される窒化チタ
ン膜である、更に、前記第１の窒化高融点金属膜の表面
を酸化し、又は表面に酸素を吸着する方法が、酸素プラ
ズマ照射であるように構成することができる。
【００２４】本発明においては、窒化チタン膜を成膜し
た後、その表面を酸化し、又は表面に酸素を吸着させ、
その後更に窒化チタン膜を成膜している。これにより、
酸化された窒化チタン膜の表面上に成長した窒化チタン
膜は酸素を取り込みながら成長するため、その結晶化が
抑制され、結晶粒界が極めて少なくなる。このように、
本発明によれば、酸素を取り込みながら窒化チタン膜が
成長するので、アモルファス的に成長し、結晶粒界が著
しく少なくなる。このため、結晶粒界を介する拡散によ
る原子の移動が抑制され、バリア性が向上する。このた
め、バリア膜の薄膜化が可能となる。
【００２５】
【発明の実施の形態】以下、本発明の実施例について、
添付の図面を参照して具体的に説明する。図１（ａ）乃
至（ｇ）は本発明の第１実施例に係る半導体装置の製造
方法を工程順に示す断面図である。
【００２６】先ず、図１（ａ）に示すように、素子が形
成されたシリコン基板１０１上に層間絶縁膜としてシリ
コン酸化膜１０２をＣＶＤ法により、例えば、約２．５
μmの厚さに形成する。
【００２７】その後、図１（ｂ）に示すように、フォト
レジスト膜１０３を塗布した後、露光と現像によるフォ
トリソグラフィにより、フォトレジスト膜１０３の所望
の位置に例えば直径約０．４μmの開口部を設ける。こ
のフォトレジスト膜１０３をマスクとして、例えば、ト
リフロロメタン（ＣＨＦ3）と一酸化炭素（ＣＯ）との
混合ガス等によるドライエッチングにより、シリコン酸
化膜１０２をシリコン基板１０１が露出するまでエッチ
ングし、コンタクトホール１０４を形成する。
【００２８】次に、図１（ｃ）に示すように、フォトレ
ジスト膜１０３を除去した後、ＣＶＤ法によりチタン
（Ｔｉ）膜１０５を成膜する。チタン膜１０５は、例え
ば、四塩化チタン（ＴｉＣｌ4）：５乃至２０ｓｃｃ
ｍ、アルゴン（Ａｒ）：１００乃至２０００ｓｃｃｍの
混合ガスを流し、チャンバー内圧力を１乃至２０ｔｏｒ
ｒとし、サセプターを加熱し、ウエハ温度が５００℃以
上となるように設定し、基板の対向電極に数百Ｗの高周
波パワーを印加して、プラズマを発生するＣＶＤ法によ
り、約１０ｎｍの厚さに形成する。
【００２９】続いて、図１（ｄ）に示すように、第１の
窒化チタン膜（ＴｉＮ）１０６をＣＶＤ法により５ｎｍ
の厚さに形成する。第１の窒化チタン膜１０６は、例え
ば、四塩化チタンを３０乃至５０ｓｃｃｍ、アンモニア
（ＮＨ3）を４０乃至７０ｓｃｃｍ、窒素（Ｎ2）を３０
乃至５０ｓｃｃｍ流す混合ガス中で、チャンバー内圧力
を１５乃至３０ｔｏｒｒとし、サセプターを加熱して、
ウエハ温度が６００℃となるように設定することにより
形成できる。なお、第１の窒化チタン膜は、高温で成膜
した方が、段差被覆性よく成膜できる。
【００３０】次に、図１（ｅ）に示すように、上記工程
により成膜した第１の窒化チタン膜１０６の表面を酸化
して、窒化チタン膜１０６の上に酸化膜１０７を形成す
る。酸化方法は、例えば、酸素プラズマ照射を使用す
る。酸素プラズマの条件は、例えば、サセプター温度を
８０℃、高周波パワーを５００Ｗと設定し、酸素５０ｓ
ｃｃｍをチャンバー内に流し、圧力を０．６ｔｏｒｒと
したものであり、このようにして発生した酸素プラズマ
を２分間照射して、第１の窒化チタン膜１０６の表面を
酸化する。なお、この酸化膜１０７は、窒化チタン膜中
に酸素原子が多く侵入した膜であり、この酸化膜１０７
の代わりに、窒化チタン膜１０６の表面に酸素原子を吸
着させるだけでもよい。
【００３１】次に、図１（ｆ）に示すように、酸化膜１
０７の上に、再び窒化チタン膜１０８を約１５ｎｍの厚
さに形成する。条件は前述の第１の窒化チタン膜１０６
の場合と同様とすればよい。このように、酸化膜１０７
の上に更に窒化チタン膜１０８を形成することにより、
この第２の窒化チタン膜１０８は、窒化チタン膜１０６
の表面上の酸化膜１０７中の酸素を巻き込ながら成長す
るため、バリア膜の上層として酸素を多く含んだ窒化チ
タン膜１０８が形成される。このように窒化チタン膜１
０８が酸化膜１０７の酸素を取り込みながら成長するた
め、窒化チタン膜１０８の成膜後に、酸化膜１０７は消
失する。
【００３２】なお、窒化チタン膜自体は導電性である
が、酸素を取り込むことにより、この酸素量が多くなり
すぎると、膜の比抵抗が高くなって、配線抵抗及びコン
タクト抵抗が高くなってしまう。このため、酸化の程度
又は酸素吸着の程度は、このように窒化チタン膜１０８
の形成後の取り込み酸素量が多くなりすぎて、膜の比抵
抗が不必要に高くなりすぎないようにする必要があり、
結晶化の抑制のためには、酸素は僅かに含まれるのみで
足りる。
【００３３】次に、図１（ｇ）に示すように、ＣＶＤ法
により、タングステン膜を成膜する。タングステン膜の
成膜方法は、核生成工程と埋め込み工程との２段階で行
われる。即ち、半導体基板を４５０℃まで加熱した後、
モノシラン１０ｓｃｃｍ、六フッ化タングステン２０ｓ
ｃｃｍ、アルゴン８００ｓｃｃｍ及び水素１０００ｓｃ
ｃｍの混合ガスを導入し、圧力調整バルブにより、チャ
ンバー内を３０torrとし、約１０秒間成膜を行なう。こ
のような基板表面の核生成工程を行なった後、連続的
に、六フッ化タングステン９５ｓｃｃｍ、アルゴン６０
０ｓｃｃｍ、及び水素１０００ｓｃｃｍの混合ガスを導
入し、圧力調整バルブにより、チャンバー内を９０torr
とし、約５０秒間成膜を行ない、コンタクトホール１０
４内を埋め込むようにして全面にタングステン膜を形成
する。これらの条件で成膜した場合には、タングステン
膜がシリコン酸化膜１０２上で約５０００Åの厚さで成
長する。
【００３４】その後、コンタクトホール１０４内に埋め
込まれたタングステン膜はそのまま残存させるようにし
て、シリコン酸化膜１０２上のタングステン膜を六フッ
化イオウを含むガスで選択的にエッチングして第２の窒
化チタン膜１０８を露出させる。これにより、タングス
テンプラグ１０９が形成される。その後、スパッタリン
グ法によりアルミニウム合金膜１１０を全面に堆積し、
フォトリソグラフィー技術及びドライエッチング技術に
より、アルミニウム合金膜１１０を所望のパターンに加
工して、Ａｌ配線を完成する。
【００３５】なお、窒化チタン膜１０６の表面を酸化す
る方法として、上記実施例では酸素プラズマ処理を使用
したが、窒化チタン表面が酸化する方法であれば種々の
方法を採用することができる。また、窒化チタン膜の表
面を酸化させる代わりに、窒化チタン膜の表面上に酸素
を吸着させてもよく、この酸素の吸着方法も任意であ
る。
【００３６】上述の如く構成された本発明の実施例に係
る半導体装置の製造方法によれば、窒化チタン膜１０６
を成膜した後、その表面を酸化し、得られた酸化膜１０
７の上に、再び窒化チタン膜１０８を成膜する。このよ
うに、窒化チタン膜１０８の形成工程においては、酸化
された表面上に窒化チタンが成長し、この場合に、窒化
チタンは酸素を取り込みながら成長するため、窒化チタ
ン膜の結晶化が抑制される。このため、窒化チタン膜は
アモルファス的に成長し、結晶粒界が著しく少なくな
り、結晶粒界を原子が移動してバリア性が低下すること
が防止される。これにより、バリア性が向上し、バリア
膜の薄膜化が可能になる。従って、コンタクトホール上
のＡｌ配線用等のバリアメタルを工程数を増やすことな
く容易に薄膜化できる。
【００３７】図２（ａ）乃至（ｊ）は本発明の第２実施
例に係る半導体装置に製造方法を工程順に示す断面図で
ある。本実施例は、本発明を銅配線のバリア膜に適用し
た場合のものである。
【００３８】銅は、半導体装置で広く使用されているシ
リコン酸化膜中に、極めて拡散しやすいという問題点が
あり、シリコン酸化膜上に銅膜を直接成膜することはで
きない。このため、銅膜とシリコン酸化膜との間に銅の
拡散を防止するバリア膜を形成する必要がある。
【００３９】先ず、図２（ａ）に示すように、シリコン
基板２０１上に、層間絶縁膜としてシリコン酸化膜２０
２をＣＶＤ法等により０．５乃至２．０μｍの厚さに形
成する。
【００４０】次いで、図２（ｂ）に示すように、このシ
リコン酸化膜２０２の表面に、リソグラフィー技術及び
ドライエッチング技術により、トレンチ２０３を形成す
る。トレンチ２０３の深さは、４０００乃至１２００Å
であり、トレンチ２０３の底から基板２０１までは、４
０００乃至８０００Åである。
【００４１】続いて、図２（ｃ）に示すように、第１の
窒化チタン膜（ＴｉＮ）２０４を例えば５ｎｍの厚さに
形成する。この窒化チタン膜２０４は、四塩化チタンを
３０乃至５０ｓｃｃｍ、アンモニア（ＮＨ3）を４０乃
至７０ｓｃｃｍ、窒素（Ｎ2）を３０乃至５０ｓｃｃｍ
流し、チャンバー内圧力を１５乃至３０torrとし、サセ
プターを加熱してウエハ温度を６００℃とした条件下で
成膜することにより形成できる。
【００４２】次に、図２（ｄ）に示すように、第１の窒
化チタン膜２０４の表面を酸化して、酸化膜２０５を形
成する。この酸化方法は、例えば、酸素プラズマ照射を
使用することができる。酸素プラズマの条件は、サセプ
ター温度を８０℃、高周波パワーを５００Ｗ、酸素を５
０ｓｃｃｍ、圧力を０．６torrとしてプラズマを発生
し、このプラズマを２分間照射することにより、第１の
窒化チタン膜２０４の表面を酸化する。
【００４３】次に、図２（ｅ）に示すように、第２の窒
化チタン膜２０６を例えば１５ｎｍの厚さに形成する。
成膜条件は第１の窒化チタン膜２０４の場合と同様であ
る。これにより、第２の窒化チタン膜２０６は第１の窒
化チタン膜２０４上の酸化膜２０５の表面の酸素を巻き
込みながら成長するため、酸素を多く含んだ窒化チタン
膜２０６が形成される。
【００４４】続いて、図２（ｆ）に示すように、トレン
チ部分及びバリアメタル部分が全て覆われるまで、銅膜
２０７を成膜する。銅膜２０７の成膜方法としては、Ｃ
ＶＤ法、ＰＶＤ法及び電気メッキ法等がある。また、成
膜後には、銅のリフローも行なう。
【００４５】次に、図２（ｇ）に示すように、シリコン
酸化膜２０２上の銅膜２０７及びバリアメタルを除去
し、トレンチ２０３内にのみ銅膜２０７と第１のバリア
メタル層（第１の窒化チタン膜２０４及び第２の窒化チ
タン膜２０６を残存させる。なお、シリコン酸化膜２０
２上のバリアメタルの除去は、通常、ＣＭＰ(chemical-
mechanical polishing)法により行うことができるが、
半導体基板を高温に加熱し、塩素プラズマによるエッチ
バック法においても、同様に処理できる。
【００４６】その後、第２のバリアメタル層を形成す
る。この第２のバリアメタル層は、先ず、第３の窒化チ
タン膜（ＴｉＮ）２０８を例えば５ｎｍの厚さに全面に
形成する。成膜条件は第１及び第２の窒化チタン膜２０
４，２０６の成膜条件と同様である。続いて、この第３
の窒化チタン膜２０８の表面を酸化する。この酸化方法
は、例えば、酸素プラズマ照射を使用すればよい。酸素
プラズマの条件は、サセプター温度を８０℃、高周波パ
ワーを５００Ｗ、酸素ガス流量を５０ｓｃｃｍ、圧力を
０．６torrとし、この酸素プラズマを２分間照射するこ
とにより、窒化チタン膜２０８の表面を酸化する。
【００４７】次に、図２（ｈ）に示すように、窒化チタ
ン膜２０９を例えば１５０ｎｍの厚さに形成する。この
窒化チタン膜２０９の成膜条件は前述と同様である。こ
れにより、窒化チタン膜２０８の表面の酸化層の酸素を
巻き込みながら窒化チタン膜２０９が成長する。このた
め、酸素を多く含んだ窒化チタン膜２０９が形成され
る。
【００４８】次に、図２（ｉ）に示すように、第２のバ
リアメタル層上に、層間絶縁膜としてシリコン酸化膜２
１０をＣＶＤ法等により０．５乃至２．０μmの厚さに
形成する。そして、このシリコン酸化膜２１０にフォト
リソグラフィー技術及びドライエッチング技術により、
銅ダマシン電極（銅膜２０７）の上面まで達するビアホ
ール２１１を形成する。このビアホールの形成後は、種
々の方法で、電極及び配線を形成する。
【００４９】上述の如く構成された本実施例方法におい
ても、窒化チタン膜を成膜した後、その表面を酸化し、
更にその上に、窒化チタン膜を成膜している。従って、
酸化された窒化チタン膜の表面上に成長した窒化チタン
膜は酸素を取り込みながら成長するため、その結晶化を
抑えることができ、結晶粒界が少ない。その結果、銅の
拡散を抑制でき、バリア膜の薄膜化も可能になる。
【００５０】
【発明の効果】以上説明したように、本発明によれば、
第１の窒化高融点金属膜を成膜した後、その表面を酸化
し又は表面に酸素を吸着させ、更にその上に、第２の窒
化高融点金属膜を成膜しているので、第２の窒化高融点
金属膜は酸素を取り込みながら成長する。このため、こ
の第２の窒化高融点金属膜の結晶化を抑制することがで
き、窒化高融点金属膜はアモルファス的に成長するた
め、結晶粒界が著しく少ないものとなる。その結果、窒
化高融点金属膜のバリア性が向上し、バリア膜の薄膜化
が可能になる。従って、本発明によれば、コンタクトホ
ール上のＡｌ配線用のバリアメタルを工程数を増やすこ
となく容易に薄膜化できる。また、本発明を銅膜のバリ
アメタル層形成に適用した場合には、薄いバリアメタル
層（窒化チタン膜）で銅の拡散を抑制できるので、従来
のように窒化チタン膜を厚く形成してバリアメタル層と
した場合のように、クラックが入ったり、膜が剥がれた
りすることがないという効果を奏する。
【図面の簡単な説明】
【図１】（ａ）乃至（ｇ）は本発明の第１実施例に係る
半導体装置の製造方法を示す断面図である。
【図２】（ａ）乃至（ｊ）は本発明の第２実施例に係る
半導体装置の製造方法を示す断面図である。
【図３】（ａ）乃至（ｇ）は従来の半導体装置の製造方
法を示す断面図である。
【符号の説明】
１０１, ２０１, ３０１：シリコン基板 １０２, ２０２, ２１０, ３０２：シリコン酸化膜 １０３, ３０３：フォトレジスト膜 １０４, ３０４：コンタクトホール １０５, ３０５：チタン膜 １０６, ２０４, ３０６：第１の窒化チタン膜 １０７, ２０５：酸化膜 １０８, ２０６：第２の窒化チタン膜 １０９：タングステンプラグ １１０, ３０８：アルミニウム合金膜 ２０３：トレンチ ２０７：銅膜 ２０８：第３の窒化チタン膜 ２０７：第４の窒化チタン膜 ２１１：ビアホール ３０７：タングステン膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA01 BB14 BB39 DD08 DD16 DD43 DD45 DD65 DD78 DD79 DD81 EE02 FF18 FF19 FF22 FF30 HH04 5F033 HH09 JJ18 JJ19 JJ33 KK01 KK11 KK33 LL03 MM01 MM08 MM12 MM13 NN06 NN07 PP02 PP03 PP09 PP12 PP15 PP33 QQ08 QQ09 QQ11 QQ31 QQ37 QQ48 QQ53 QQ63 QQ69 QQ73 QQ75 QQ89 RR04 SS11 XX28

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、この半導体基板上に形成
    されスルーホールを有する絶縁膜と、前記絶縁膜の前記
    スルーホールの内面に形成され、表面が酸化し又は表面
    に酸素が吸着した第１の窒化高融点金属と、この第１の
    窒化高融点金属膜の上に形成され酸素を取り込んだ第２
    の窒化高融点金属膜とを有することを特徴とするバリア
    メタル層を有する半導体装置。
  2. 【請求項２】 前記スルーホール内に埋め込まれた金属
    領域を有することを特徴とする請求項１に記載のバリア
    メタル層を有する半導体装置。
  3. 【請求項３】 半導体基板と、この半導体基板上に形成
    されトレンチを有する絶縁膜と、前記絶縁膜の前記トレ
    ンチの内面に形成され、表面が酸化し又は表面に酸素が
    吸着した第１の窒化高融点金属と、この第１の窒化高融
    点金属膜の上に形成され酸素を取り込んだ第２の窒化高
    融点金属膜とを有することを特徴とするバリアメタル層
    を有する半導体装置。
  4. 【請求項４】 前記トレンチ内に埋め込まれた金属領域
    を有することを特徴とする請求項３に記載のバリアメタ
    ル層を有する半導体装置。
  5. 【請求項５】 前記絶縁膜及び前記トレンチ内に埋め込
    まれた金属領域上に形成され表面が酸化し又は表面に酸
    素が吸着した第３の窒化高融点金属膜と、この第３の窒
    化高融点金属膜の上に形成され酸素を取り込んだ第４の
    窒化高融点金属膜と、この第４の窒化高融点金属膜上に
    形成され前記金属領域に整合する位置にスルーホールを
    有する絶縁膜とを有することを特徴とする請求項３又は
    ４に記載のバリアメタル層を有する半導体装置。
  6. 【請求項６】 素子が形成された半導体基板上に絶縁膜
    を形成する工程と、所定の領域の前記絶縁膜を選択的に
    除去して下層の導電体層が露出するスルーホールを形成
    する工程と、金属膜を堆積する工程と、前記金属膜の上
    に第１の窒化高融点金属膜を堆積する工程と、前記第１
    の窒化高融点金属膜の表面を酸化し、又は表面に酸素を
    吸着させる工程と、前記第１の窒化高融点金属膜の上に
    第２の窒化高融点金属膜を堆積する工程とを有すること
    を特徴とするバリアメタル層を有する半導体装置の製造
    方法。
  7. 【請求項７】 前記金属膜は、高融点金属膜、高融点金
    属合金膜、高融点金属シリサイド膜、高融点金属窒化膜
    又は低抵抗金属膜であることを特徴とする請求項６に記
    載のバリアメタル層を有する半導体装置の製造方法。
  8. 【請求項８】 半導体基板上に絶縁膜を形成する工程
    と、所定の領域の前記絶縁膜を選択的に除去してトレン
    チを形成する工程と、第１の窒化高融点金属膜を堆積す
    る工程と、前記第１の窒化高融点金属膜の表面を酸化
    し、又は表面に酸素を吸着する工程と、前記第１の窒化
    高融点金属膜の上に第２の窒化高融点金属膜を堆積する
    工程とを有することを特徴とするバリアメタル層を有す
    る半導体装置の製造方法。
  9. 【請求項９】 前記第２の窒化高融点金属膜の上に金属
    膜を形成する工程と、前記トレンチ内にのみ前記第１及
    び第２の窒化高融点金属膜並びに金属膜を残存させて前
    記絶縁膜上のこれらの膜を除去する工程と、全面に表面
    が酸化し又は表面に酸素が吸着した第３の窒化高融点金
    属膜を形成する工程と、この第３の窒化高融点金属膜の
    上に酸素を第４の窒化高融点金属膜を形成する工程と、
    この第４の窒化高融点金属膜上に前記金属領域に整合す
    る位置にスルーホールを有する絶縁膜を形成する工程と
    を有することを特徴とする請求項８に記載のバリアメタ
    ル層を有する半導体装置の製造方法。
  10. 【請求項１０】 前記第１及び第２の窒化高融点金属膜
    が化学気相成長法によって形成される窒化チタン膜であ
    ることを特徴とする請求項６乃至９のいずれか１項に記
    載のバリアメタル層を有する半導体装置の製造方法。
  11. 【請求項１１】 前記第１の窒化高融点金属膜の表面を
    酸化し、又は表面に酸素を吸着する方法が、酸素プラズ
    マ照射であることを特徴とする請求項６乃至１０のいず
    れか１項に記載のバリアメタル層を有する半導体装置の
    製造方法。
JP11112213A 1999-04-20 1999-04-20 バリアメタル層を有する半導体装置及びその製造方法 Pending JP2000306997A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11112213A JP2000306997A (ja) 1999-04-20 1999-04-20 バリアメタル層を有する半導体装置及びその製造方法
US09/551,783 US6475907B1 (en) 1999-04-20 2000-04-18 Semiconductor device having a barrier metal layer and method for manufacturing the same
KR1020000020803A KR20010014778A (ko) 1999-04-20 2000-04-19 배리어 금속층을 구비하는 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11112213A JP2000306997A (ja) 1999-04-20 1999-04-20 バリアメタル層を有する半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000306997A true JP2000306997A (ja) 2000-11-02

Family

ID=14581097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11112213A Pending JP2000306997A (ja) 1999-04-20 1999-04-20 バリアメタル層を有する半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US6475907B1 (ja)
JP (1) JP2000306997A (ja)
KR (1) KR20010014778A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020053939A (ko) * 2000-12-26 2002-07-06 박종섭 반도체 소자의 베리어막 형성방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253109B2 (en) * 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
JP2002009149A (ja) * 2000-06-20 2002-01-11 Toshiba Corp 半導体装置およびその製造方法
US6579788B1 (en) * 2000-09-18 2003-06-17 Advanced Micro Devices, Inc. Method of forming conductive interconnections on an integrated circuit device
US6688584B2 (en) * 2001-05-16 2004-02-10 Micron Technology, Inc. Compound structure for reduced contact resistance
US6670267B2 (en) * 2001-06-13 2003-12-30 Mosel Vitelic Inc. Formation of tungstein-based interconnect using thin physically vapor deposited titanium nitride layer
JP2003092271A (ja) * 2001-07-13 2003-03-28 Seiko Epson Corp 半導体装置及びその製造方法
TWI397972B (zh) * 2005-08-26 2013-06-01 Hitachi Ltd Semiconductor device manufacturing method
ES2686629T3 (es) 2007-12-24 2018-10-18 Lg Electronics Inc. Codificación de canal usando un código (32,11) de bloque y un código (20,O) de bloque con longitud variable O
WO2009082146A2 (en) 2007-12-24 2009-07-02 Lg Electronics Inc. Channel coding method of variable length information using block code
KR100970645B1 (ko) 2007-12-24 2010-07-15 엘지전자 주식회사 블록 코드를 이용한 다양한 길이를 가진 정보의 채널 코딩방법
US7964502B2 (en) * 2008-11-25 2011-06-21 Freescale Semiconductor, Inc. Multilayered through via
US8883637B2 (en) * 2011-06-30 2014-11-11 Novellus Systems, Inc. Systems and methods for controlling etch selectivity of various materials
US9847296B2 (en) * 2014-02-14 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer and structure method
CN110137153B (zh) * 2018-02-09 2021-03-30 联华电子股份有限公司 半导体装置及其形成方法
US11404310B2 (en) * 2018-05-01 2022-08-02 Hutchinson Technology Incorporated Gold plating on metal layer for backside connection access

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129227A (ja) * 1991-11-01 1993-05-25 Seiko Epson Corp 半導体装置の製造方法
EP0545602A1 (en) * 1991-11-26 1993-06-09 STMicroelectronics, Inc. Method for forming barrier metal layers
JP3128961B2 (ja) 1992-06-22 2001-01-29 松下電器産業株式会社 半導体装置及びその製造方法
JPH06140403A (ja) 1992-10-28 1994-05-20 Sanyo Electric Co Ltd 半導体装置の製造方法
DE4338111A1 (de) * 1993-11-08 1995-05-11 Henkel Kgaa Verfahren zur Herstellung von Fettsäureniedrigalkylestern
JPH08130302A (ja) * 1994-10-31 1996-05-21 Toshiba Corp 半導体装置及びその製造方法
JPH08181212A (ja) 1994-12-26 1996-07-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5972178A (en) * 1995-06-07 1999-10-26 Applied Materials, Inc. Continuous process for forming improved titanium nitride barrier layers
JP3374322B2 (ja) * 1996-10-01 2003-02-04 東京エレクトロン株式会社 チタン膜及びチタンナイトライド膜の連続成膜方法
KR19990003495A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 베리어 금속층 형성방법
US6096645A (en) * 1997-07-24 2000-08-01 Mosel Vitelic, Inc. Method of making IC devices having stable CVD titanium nitride films
JP3277855B2 (ja) 1997-08-27 2002-04-22 ヤマハ株式会社 半導体装置の配線形成方法
JP2828101B2 (ja) 1998-01-19 1998-11-25 カシオ計算機株式会社 ウインドウ表示制御装置
JP3436132B2 (ja) * 1998-05-13 2003-08-11 セイコーエプソン株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020053939A (ko) * 2000-12-26 2002-07-06 박종섭 반도체 소자의 베리어막 형성방법

Also Published As

Publication number Publication date
KR20010014778A (ko) 2001-02-26
US6475907B1 (en) 2002-11-05

Similar Documents

Publication Publication Date Title
US5763953A (en) Semiconductor device and method of manufacturing the same
JP2978748B2 (ja) 半導体装置の製造方法
JPH06140372A (ja) 半導体装置の製造方法
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
JP2701751B2 (ja) 半導体装置の製造方法
US6569756B1 (en) Method for manufacturing a semiconductor device
JP3027946B2 (ja) 半導体装置およびその製造方法
JPH0922907A (ja) 埋め込み導電層の形成方法
JPH1032248A (ja) タングステン膜形成法
JPH07115073A (ja) 半導体装置の製造方法
JPH05347269A (ja) 半導体装置の製造方法
JP3246046B2 (ja) 高融点金属膜の堆積方法
JP3102555B2 (ja) 半導体装置の製造方法
JP3072544B2 (ja) 半導体装置の配線方法
JPH10209280A (ja) 半導体装置の製造方法
JP2001053023A (ja) 半導体装置の製造方法及び製造装置
JP3399798B2 (ja) 半導体装置の製造方法
JP2004289009A (ja) 半導体装置の製造方法
JPH053170A (ja) ブランケツトタングステンプラグ形成法
JPH1022379A (ja) 半導体装置の製造方法
JPH0529316A (ja) 半導体装置の製造方法
JPH1154507A (ja) 半導体装置の製造方法
JP3868043B2 (ja) タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法
JPH04324636A (ja) 半導体装置およびその製造方法
JPH0629404A (ja) 半導体装置の製造方法