JPH06140403A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06140403A
JPH06140403A JP29019392A JP29019392A JPH06140403A JP H06140403 A JPH06140403 A JP H06140403A JP 29019392 A JP29019392 A JP 29019392A JP 29019392 A JP29019392 A JP 29019392A JP H06140403 A JPH06140403 A JP H06140403A
Authority
JP
Japan
Prior art keywords
film
titanium nitride
forming
titanium
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29019392A
Other languages
English (en)
Inventor
Yasuhiko Yamashita
保彦 山下
Yasunori Inoue
恭典 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP29019392A priority Critical patent/JPH06140403A/ja
Publication of JPH06140403A publication Critical patent/JPH06140403A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 積層構造でありながらエレクトロマイグレ−
ション耐性に優れた配線構造を得ること。 【構成】 TiN膜13を酸素でスタッフした後にTi
N膜を所定深さだけエッチング除去することにより、ま
ず、TiN膜の表面に形成されたTiON層を除去し、
その後、Al合金を形成する。これにより、残ったTi
N膜は、TiON層の部分には及ばないが酸素でスタッ
フされ、しかも、Al合金はTiN膜の(111)配向
を引き継いで(111)方位に成長する。また、TiN
膜16を酸素でスタッフするとTiN膜16の表面にT
iON層が形成されるが、その上にTiN膜17を再度
形成し、その後Al合金18を形成する。これにより、
Al合金はTiN膜の配向を引き継いで成長する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
であって、特に積層配線の形成技術に関する。
【0002】
【従来の技術】図4は従来例における半導体装置の製造
プロセスを示す断面図である。
【0003】まず、シリコン(Si)基板1上に、通常
のプレ−ナ技術によってトランジスタ2を形成する。3
は選択酸化法によって形成された素子分離領域である。
前記トランジスタ2及びSi基板1の上面に層間絶縁膜
としてのBPSG膜4をCVD法により堆積した後、レ
ジストパタ−ンを用いてドライエッチングによりコンタ
クトホ−ル5を形成する(A)。
【0004】次に、マグネトロンスパッタ法を用いて、
チタン(Ti)薄膜6、窒化チタン(TiN)薄膜7、
アルミニウム(Al)合金8を順次積層し、積層配線を
形成する。
【0005】前記Ti膜6はSi基板1に対し、良好な
電気的接続関係を得るために用いられ、TiN膜7はS
i基板1とAl合金8との拡散反応を抑制するためのバ
リア(障壁)として用いられている。
【0006】斯かる半導体装置にあっては、スパッタ法
で形成したTiN膜7は柱状結晶構造を示すため、膜中
の粒界やマイクロクラックを拡散経路としてAl合金8
のAlとSi基板1のSiとが相互拡散し、結果、Si
基板1に形成してあるPN接合を破壊し、リ−ク電流を
増大させる危惧がある。
【0007】そこで、真空中でTi膜、TiN膜を形成
した後に、一旦Si基板を大気中の酸素に触れさせるこ
とが提案されている(J.Appl.Phys.,Vol.65,No.6,15 Ma
rch1989参照)。このようにTiN膜を大気中の酸素に
触れさせると、TiN膜中の粒界がスタッフされ(結合
が強められ)、特に、TiN膜の表面に酸素添加窒化チ
タン(TiON)層が形成される。粒界が酸素でスタッ
フされると、AlとSiとの相互拡散を抑制することが
でき、接合リークを低減させることができる。
【0008】
【発明が解決しようとする課題】従来例のような積層構
造(Al合金/TiON/TiN膜/Ti膜構造)の配
線は、コンタクト抵抗が安定していること、PN接合の
リ−ク電流が低いこと等の理由により採用されてきた。
【0009】一方、半導体装置の信頼性を左右する重要
な要素として、配線のエレクトロマイグレ−ション耐性
があるが、これに関しては、前記積層構造のものは、A
l合金単層構造のものに比べて劣っている。
【0010】これは、積層構造のAl合金は単層構造の
ものに比べて結晶の粒径が小さくなることやTiON層
がTiN膜とAl合金膜との間を分断するためAl合金
膜の(111)方位の配向性が変化してしまうことに起
因する(Thin Solid Films75(1981)253-259参照)。
【0011】このうち、結晶の粒径については、Alの
スパッタ温度を調整することにより改善できるが、配向
性については改善が困難なのが現状である。
【0012】本発明は、半導体装置の製造方法に関し、
斯かる問題点を解消するものである。
【0013】
【課題を解決するための手段】本発明における半導体装
置の製造方法は、半導体基板上の絶縁膜にコンタクトホ
−ルを形成する工程と、少なくともこのコンタクトホ−
ル内にチタン膜を形成する工程と、このチタン膜上に窒
化チタン膜を形成する工程と、この窒化チタン膜に酸素
を添加する工程と、前記窒化チタン膜を所定深さだけエ
ッチング除去した後にアルミニウム合金膜を形成する工
程とを行うものである。
【0014】また、本発明における半導体装置の製造方
法は、半導体基板上の絶縁膜にコンタクトホ−ルを形成
する工程と、少なくともこのコンタクトホ−ル内にチタ
ン膜を形成する工程と、このチタン膜上に窒化チタン膜
を形成する工程と、この窒化チタン膜を酸素雰囲気中で
アニ−ル処理する工程と、この窒化チタン膜の上に更に
窒化チタン膜を形成する工程と、この窒化チタン膜の上
にアルミニウム合金膜を形成する工程とを行うものであ
る。
【0015】また、本発明における半導体装置の製造方
法は、半導体基板上の絶縁膜にコンタクトホ−ルを形成
する工程と、少なくともこのコンタクトホ−ル内にチタ
ン膜を形成する工程と、このチタン膜上に窒化チタン膜
を形成する工程と、この窒化チタン膜の形成時に酸素ガ
スを添加する工程と、この窒化チタン膜の上に更に窒化
チタン膜を形成する工程と、この窒化チタン膜の上にア
ルミニウム合金膜を形成する工程とを行うものである。
【0016】
【作用】即ち、窒化チタン膜を酸素でスタッフした後に
窒化チタン膜を所定深さだけエッチング除去することに
より、まず、窒化チタン膜の表面に形成されたTiON
層を除去し、その後、Al合金を形成する。これによ
り、残った窒化チタン膜は、TiON層の部分には及ば
ないが酸素でスタッフされ、しかも、Al合金はTiN
膜の(111)配向を引き継いで(111)方位に成長
する。
【0017】また、窒化チタン膜を酸素でスタッフする
と窒化チタン膜の表面にTiON層が形成されるが、そ
の上に更に窒化チタン膜を再度形成し、その後、Al合
金を形成する。これにより、Al合金はTiN膜の(1
11)配向を引き継いで(111)方位に成長する。
【0018】しかも、請求項2や3の発明にあっては、
窒化チタン膜を酸素でスタッフする場合、単に大気に放
出するのではなく、窒化チタン膜を酸素雰囲気中でアニ
−ル処理したり、窒化チタン膜の形成時に酸素ガスを添
加したりするので、バリヤ性のより高いものとなる。
【0019】
【実施例】本発明の実施例を各図面に基づいて説明す
る。図1は第1実施例における半導体装置の製造プロセ
スを示す断面図である。
【0020】まず、p形のシリコン(Si)基板1に選
択酸化法(LOCOS)法によりフィ−ルド酸化膜3を
形成し、Si基板1にリン(P)をイオン注入してN形
の拡散層9を形成する。更に、CVD法により層間絶縁
膜としてのシリコン酸化膜10を600nm堆積した
後、通常のリソグラフィ技術、エッチング技術により前
記拡散層9に通じるコンタクトホ−ル11を形成する
(A)。
【0021】次に、前記コンタクトホ−ル11内及び酸
化膜10上に、マグネトロンスパッタ法を用い、真空中
でチタン(Ti)膜12を50nm、窒化チタン(Ti
N)膜13を120nm堆積させる。その後、基板1を
一度大気中に放出して前記TiN膜13を大気中の酸素
でスタッフする(この時、図示しないがTiN膜13の
表面にはTiON膜が形成される)(B)。
【0022】そして、スパッタエッチ法により前記Ti
N膜13の表面を深さ20nmだけエッチング除去する
(C)。
【0023】最後に、再びマグネトロンスパッタ法によ
り、前記TiN膜13上にAl合金膜14(例えばAl
−Si(1%)−Cu(0.5%))を形成する。これ
により、TiN膜13の(111)配向を引き継いでA
l合金膜14が(111)方位で成長する。
【0024】その後は、通常のリソグラフィ技術、エッ
チング技術によりAl合金膜14を配線として加工す
る。
【0025】尚、本実施例では、TiN膜13を酸素で
スタッフする手段として、一度基板を大気に放出した
が、次の第2、第3実施例のように、TiN膜13の形
成時に酸素ガスを添加したり、基板を希釈酸素雰囲気中
でアニ−ル処理してもよい。
【0026】図2は本発明の第2実施例における半導体
装置の製造プロセスを示す断面図である。
【0027】まず、第1実施例と同様にP形Si基板1
上にトランジスタ2、フィ−ルド酸化膜3、シリコン酸
化膜10、コンタクトホ−ル11を形成する(A)。
【0028】次に、前記コンタクトホ−ル11内及び酸
化膜10上に、マグネトロンスパッタ法を用い、真空中
でチタン(Ti)膜15を50nm、窒化チタン(Ti
N)膜16を50nm堆積させ、その後、基板ユニット
を希釈酸素雰囲気中でアニ−ル処理することにより、T
iN膜16を酸素でスタッフする(この時、図示しない
が第1実施例と同様TiN膜16の表面にTiON膜が
形成される)(B)。
【0029】最後に、再びマグネトロンスパッタ法によ
り、真空中で、TiN膜17及びAl合金膜18(例え
ばAl−Si(1%)−Cu(0.5%))を連続して
形成する。これにより、TiN膜17の(111)配向
を引き継いでAl合金膜18が(111)方位で成長す
る。
【0030】下表は本発明の実施例と従来例の夫々の構
造におけるAl合金薄膜の配向性をX線回折法で調べた
結果を示している。表中は従来例を示し、はAl
合金(AlSiCu)単層構造、はAlSiCu//TiN/Ti積層構造
である。また、は本実施例を示し、は第1実施例
(AlSiCu/スパッタエッチ//TiN/Ti積層構造)、は第2実施
例(AlSiCu/TiN//TiN/Ti積層構造)である。
【0031】下表から明らかな通り、本発明の実施例
の構造は、従来例の構造に比べて、Al合金薄膜
の(111)配向性が優れていることが分かる。
【0032】尚、下表において、X線回折法ではAl
(311)方位も示していたが、このデ−タはTiN
(222)のデ−タと重なって検出することになるので
誤差が大きく、判断の対象から除外した。
【0033】
【表1】
【0034】また、図3は前記〜の構造の半導体回
路に所定電流を流したときに、回路が故障するまでの時
間(平均故障時間、即ち、この時間が長いほどエレクト
ロマイグレ−ション耐性が良好であるといえる)を測定
したものである。
【0035】図から明らかな通り、本発明の実施例
の構造によれば、従来例の構造に比べて、エレクト
ロマイグレ−ション耐性が数倍〜数十倍も良好であるこ
とが分かる。
【0036】
【発明の効果】本発明の半導体装置の製造方法にあって
は、Al合金膜が窒化チタン膜の配向を引き継いで成長
するので、積層構造でありながら、エレクトロマイグレ
−ション耐性に優れた配線を得ることができる。
【0037】しかも、請求項2や3の発明にあっては、
窒化チタン膜を酸素でスタッフする場合、単に大気に放
出するのではなく、窒化チタン膜を酸素雰囲気中でアニ
−ル処理したり、窒化チタン膜の形成時に酸素ガスを添
加したりするので、バリヤ性のより高いものとなり、A
lとSiの相互拡散をより良好に防止することができ
る。
【図面の簡単な説明】
【図1】本発明の第1実施例における半導体装置の製造
プロセスを示す断面図である。
【図2】本発明の第2実施例における半導体装置の製造
プロセスを示す断面図である。
【図3】本発明の実施例と従来例との装置の平均故障時
間を比較した特性図である。
【図4】従来例における半導体装置の製造プロセスを示
す断面図である。
【符号の説明】
1 半導体基板 11 コンタクトホ−ル 12,15 チタン膜 13,16,17 窒化チタン膜 14,18 アルミニウム合金膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上の絶縁膜にコンタクトホ−
    ルを形成する工程と、少なくともこのコンタクトホ−ル
    内にチタン膜を形成する工程と、このチタン膜上に窒化
    チタン膜を形成する工程と、この窒化チタン膜に酸素を
    添加する工程と、前記窒化チタン膜を所定深さだけエッ
    チング除去した後にアルミニウム合金膜を形成する工程
    とを行うことを特徴とした半導体装置の製造方法。
  2. 【請求項2】 半導体基板上の絶縁膜にコンタクトホ−
    ルを形成する工程と、少なくともこのコンタクトホ−ル
    内にチタン膜を形成する工程と、このチタン膜上に窒化
    チタン膜を形成する工程と、この窒化チタン膜を酸素雰
    囲気中でアニ−ル処理する工程と、この窒化チタン膜の
    上に更に窒化チタン膜を形成する工程と、この窒化チタ
    ン膜の上にアルミニウム合金膜を形成する工程とを行う
    ことを特徴とした半導体装置の製造方法。
  3. 【請求項3】 半導体基板上の絶縁膜にコンタクトホ−
    ルを形成する工程と、少なくともこのコンタクトホ−ル
    内にチタン膜を形成する工程と、このチタン膜上に窒化
    チタン膜を形成する工程と、この窒化チタン膜の形成時
    に酸素ガスを添加する工程と、この窒化チタン膜の上に
    更に窒化チタン膜を形成する工程と、この窒化チタン膜
    の上にアルミニウム合金膜を形成する工程とを行うこと
    を特徴とした半導体装置の製造方法。
JP29019392A 1992-10-28 1992-10-28 半導体装置の製造方法 Pending JPH06140403A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29019392A JPH06140403A (ja) 1992-10-28 1992-10-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29019392A JPH06140403A (ja) 1992-10-28 1992-10-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06140403A true JPH06140403A (ja) 1994-05-20

Family

ID=17752961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29019392A Pending JPH06140403A (ja) 1992-10-28 1992-10-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06140403A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475907B1 (en) 1999-04-20 2002-11-05 Nec Corporation Semiconductor device having a barrier metal layer and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475907B1 (en) 1999-04-20 2002-11-05 Nec Corporation Semiconductor device having a barrier metal layer and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP3128811B2 (ja) 半導体装置の製造方法
JPH05190493A (ja) 選択的に(111) 結晶配向を有するTiN バリヤー層の形成方法
EP0843895B1 (en) Method of manufacturing a metal interconnect structure for an integrated circuit with improved electromigration reliability
JPS63301548A (ja) 半導体装置の製造方法
JPH08191054A (ja) 半導体装置及びその製造方法
JPH0936228A (ja) 配線形成方法
JP2789332B2 (ja) 金属配線の構造及びその形成方法
JP2587335B2 (ja) 金属薄膜の平坦化形成方法
JP3252397B2 (ja) 配線形成方法
JP3194793B2 (ja) 半導体装置の製造方法
JPH07130854A (ja) 配線構造体及びその形成方法
JPH06140403A (ja) 半導体装置の製造方法
JPH07153716A (ja) 半導体装置およびその製造方法
JP3277909B2 (ja) 半導体装置及びその製造方法
JP3361971B2 (ja) 窒化金属変換方法および半導体装置の製造方法
JPH05166753A (ja) サブミクロンコンタクト用バリア金属プロセス
JPH053254A (ja) 積層配線形成方法
JP3337758B2 (ja) 半導体装置の製造方法
JP3045850B2 (ja) Al−Si系合金配線の製造方法
JPH03214735A (ja) 半導体装置の製造方法
JP3189399B2 (ja) 半導体装置の製造方法
JPH05251384A (ja) 半導体装置及びその製造方法
JPH05308057A (ja) 半導体装置の製造方法
JPH05175346A (ja) 配線およびその形成方法
JPH04359430A (ja) 半導体装置及びその製造方法