JPH05166753A - サブミクロンコンタクト用バリア金属プロセス - Google Patents

サブミクロンコンタクト用バリア金属プロセス

Info

Publication number
JPH05166753A
JPH05166753A JP12045092A JP12045092A JPH05166753A JP H05166753 A JPH05166753 A JP H05166753A JP 12045092 A JP12045092 A JP 12045092A JP 12045092 A JP12045092 A JP 12045092A JP H05166753 A JPH05166753 A JP H05166753A
Authority
JP
Japan
Prior art keywords
layer
refractory metal
forming
metal nitride
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12045092A
Other languages
English (en)
Inventor
Fusen Chen
チェン フーセン
Fu-Tai Liou
リョウ フ−タイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH05166753A publication Critical patent/JPH05166753A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer

Abstract

(57)【要約】 （修正有） 【目的】集積回路でメタライズ層とその下にある活性装
置との間の相互拡散を防止するためのバリア層の製造方
法、さらにピンホールの発生を防ぐためコンタクト底部
においてバリア層のステップ被覆率を向上させる製造技
術を提供する。 【構成】基板１０内の選択された領域に酸化物絶縁層１
２を形成する。さらにトランジスタ１４を形成する。そ
れは導電性構成体のソース／ドレイン領域２２を有して
いる。集積回路上の全表面にＢＰＳＧまたはＰＳＧから
なる絶縁層２４を形成した後、フォトレジスト層を塗布
し、パターンを形成現像する。次に絶縁層をプラズマエ
ッチングしてコンタクト開口２７を形成し、ソース／ド
レイン領域の一部を露出させる。レジスト層を除去後絶
縁層及びコンタクト開口内にＴｉなどの第一耐熱性金属
層２８を、その上に金属窒化物層３０を形成する。付加
的にさらに第二耐熱性金属３２を形成する。これら三層
の窒素中熱処理により被覆率が向上する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、半導体集積回路
及びその製造方法に関するものであって、更に詳細に
は、集積回路においてサブミクロンコンタクト用のバリ
アを製造する技術及びその構成体に関するものである。
【０００２】
【従来の技術】半導体集積回路におけるアルミニウムメ
タリゼーション層は、歴史的に、相互接続システムにお
いてコンタクトを形成するのに満足のいくものであっ
た。アルミニウムとその下側に存在するアクティブ即ち
活性な装置との間にはバリア層が必要とされることはな
かった。この活性装置の接合におけるシリコンとアルミ
ニウムとの相互拡散は、リーク電流を発生するのに十分
顕著なものではなかった。なぜならば、接合深さが比較
的深かったからである。
【０００３】しかしながら、サブミクロン特徴寸法を達
成するために半導体集積回路を継続して小型化する傾向
と共に、バリア金属層は不可欠なものとなっている。サ
ブミクロンの範囲においては、シリコンとアルミニウム
との相互拡散が許容できないスパイキング条件及びリー
ク電流を発生させる場合がある。高い信頼性を実現する
ために、サブミクロンメタルラインにおけるストレスに
より誘発されるボイド発生のみならずシリコンとアルミ
ニウムとの間の相互拡散を防止するために、接合におい
てバリアメタル（金属）層を形成することが必要となる
場合がある。バリア金属層は、浅い接合を介して下側に
存在するシリコン基板内へのアルミニウムのスパイキン
グを回避することが可能である。バリア層は、更に、活
性装置との良好なオーミックコンタクト即ち低抵抗コン
タクトを維持するものでなければならない。
【０００４】更に、ウエハの表面上でより高い集積度を
可能とするためには、装置の活性領域に対して種々の表
面層を介してエッチング形成されるコンタクト孔が他の
装置に近接して設けられるものでなければならない。垂
直な側壁を有するコンタクト孔はより大きな集積度を可
能とする。しかしながら、垂直な側壁を介してのステッ
プカバレッジ即ち段差被覆は、ある種のバリア物質の場
合には制限条件となる。バリア層が十分に厚いものでな
い場合には、ピンホールが発生し、スパイキングが発生
することを可能とする。
【０００５】適宜のステップカバレッジを維持すると共
にメタリゼーション層とその下側に存在する活性装置と
の間の相互拡散を防止するバリア金属層を設けるため
に、多層バリアとそれに続くアニーリングステップが本
発明により提案されている。コンタクト開口の側壁は垂
直状態を維持し、集積度を増加させることを可能とし、
且つバリア層のステップカバレッジは、メタリゼーショ
ン層を付着形成する前に、熱処理を使用することによ
り、向上されている。
【０００６】
【発明が解決しようとする課題】シリコンとアルミニウ
ムの間で発生するようなメタリゼーション層と活性装置
との間の相互拡散を防止するためのバリア層を製造する
方法を提供することが所望されている。更に、ピンホー
ルを防止するためにコンタクトの底部においてバリア層
の適宜のステップカバレッジを与えるための製造技術が
所望されている。
【０００７】
【課題を解決するための手段】本発明によれば、集積回
路上に導電性構成体を形成した後に、該集積回路上に絶
縁層を形成する。次いで、該絶縁層をエッチングしてコ
ンタクト開口を形成し且つ該導電性構成体の選択した領
域を露出する。該絶縁層上及びコンタクト開口内に、該
導電性構成体の露出した選択領域を被覆して第一耐火性
金属層を形成する。耐火性金属窒化物層を該第一耐火性
金属層上に形成し、且つオプションとして、第二耐火性
金属層を該耐火性金属窒化物層上に形成する。該第一耐
火性金属層と、該耐火性金属窒化物層と、且つ形成され
ている場合には、該第二耐火性金属層とを窒素雰囲気中
においてアニールする。
【０００８】
【実施例】以下に説明する処理ステップ及び構成体は、
集積回路を製造するための完全な処理の流れを構成する
ものではない。本発明は、当該技術分野において現在使
用されている集積回路製造技術に関連して実施すること
が可能なものであり、従って、本発明を理解するのに必
要と思われる処理ステップについてのみ説明を行なう。
製造過程中における集積回路の一部の断面を示した添付
の図面は縮尺通りに描いたものではなく、本発明の重要
な特徴を示すように変形して描いてある。
【０００９】図１を参照すると、基板１０内に集積回路
を形成すべき状態が示されている。基板１０の選択した
領域を酸化して酸化物絶縁層１２を形成する。当該技術
分野において公知の方法によりトランジスタ１４を形成
する。トランジスタ１４は、ゲート酸化膜１８上に配設
したゲート電極１６と、酸化物スペーサ２０と、ソース
／ドレイン領域２２とを有している。ソース／ドレイン
領域２２は、Ｎ＋型又はＰ＋型の何れかとすることが可
能である。
【００１０】このチップの全表面上に絶縁層２４を付着
形成する。好適には、この絶縁層２４は、ホウケイ酸−
リン酸−ガラス（ＢＰＳＧ）又はリン酸ガラス（ＰＳ
Ｇ）である。通常、加熱プロセスを使用して、該ＢＰＳ
Ｇ又はＰＳＧを十分に軟化させて、フロー即ち流動を起
こさせてウエハの表面を滑らかな状態とさせる。次い
で、フォトレジスト層２６を集積回路の表面上にスピン
オンさせ、パターン形成すると共に現像する。この段階
迄の装置の製造過程においては公知の技術を使用するこ
とが可能である。
【００１１】次に、図２を参照すると、非等方性プラズ
マエッチングを使用して絶縁層２４をエッチングし、コ
ンタクト開口２７を形成して、ソース／ドレイン領域２
２の一部を露出させる。注意すべきことであるが、絶縁
層２４を介して異なった活性区域へのコンタクトを同時
的に形成することも可能である。例えばチタン等のよう
な耐火性金属層２８を絶縁層２４上に付着形成する。金
属層２８は、約２００乃至６００Åの間の深さに付着形
成させることが望ましい。
【００１２】次いで、例えば窒化チタン等のような耐火
性金属窒化物層３０を金属層２８上に付着形成する。こ
の金属窒化物層３０は、約３００乃至１０００Åの間の
深さに付着形成することが望ましい。好適には、別の耐
火性金属層３２を金属窒化物層３０の上に付着形成す
る。この上側の金属層３２は、約２００乃至８００Åの
間の深さに付着形成することが望ましい。
【００１３】層２８，３０，３２は、単一チャンバ又は
マルチチャンバスパッタリング装置の１つの経路を介し
て付着形成させることが可能である。例えば、バリアン
社により製造販売されているモデルＭ２０００等のよう
なマルチチャンバ処理装置においては、付着チャンバ
（室）からウエハを除去することを必要とすることなし
に、異なった組成の層を逐次的に付着形成させることが
可能である。このプロセスは、金属層の表面上にネーテ
ィブな酸化物が形成される可能性を取除いている。尚、
このようなネーティブな酸化物が形成される場合には、
良好な電気的連続性を確保するために、次の付着ステッ
プの直前に、このネーティブな酸化物を剥離することが
必要である。従って、異なった組成の複数個の層を相継
いで付着形成するプロセスを比較的容易に実施すること
が可能である。
【００１４】次いで、金属層２８と、金属窒化物層３０
と、又付着形成されている場合には金属層３２とを迅速
熱アニール（ＲＴＡ）又は炉リフロー（再流動）により
窒素雰囲気中においてアニールし、ウエハを一様に加熱
する。尚、ＲＴＡプロセスは、好適には、６５０乃至７
５０℃の間で行なうことが望ましい。次いで、ウエハの
表面全体にアルミニウム層３６を一様に付着形成させ
る。
【００１５】コンタクト開口の底部において、チタン耐
火性金属層２８が、ＲＴＡプロセスの期間中に、その下
側に存在するドープされているソース／ドレイン領域２
２と反応して、チタンジシリサイド領域３４を形成す
る。このチタンの底部層は、Ｎ＋又はＰ＋の何れかの領
域に対して低抵抗の良好なオーミックコンタクトを形成
する。金属層２８の残部は、ＲＴＡプロセス期間中に使
用される窒素と反応して窒化チタンを形成する。
【００１６】耐火性金属窒化物層３０は、ソース／ドレ
イン領域２２とアルミニウム層３６との間の相互拡散に
対するバリアとして作用する。層３０は、更に、チタン
ジシリサイド領域３４を形成する金属層２８とソース／
ドレイン領域２２との間のチタン／シリコン反応を遅滞
化させる。耐火性金属層３２は、更に、ＲＴＡプロセス
期間中に使用される窒素と反応して窒化チタンを形成す
る。
【００１７】付着形成された場合には、上部の耐火性金
属層３２は、耐火性金属窒化物層３０よりも一層良好な
ステップカバレッジを与える。更に、ＲＴＡプロセス期
間中に、チタン金属層２８及び３２の両方が、夫々、部
分的に且つ全体的に窒化チタンへ変換されるので、コン
タクト開口の底部における全体的な窒化チタンの厚さが
増加する。
【００１８】ＲＴＡプロセスは、例えばチタン等のよう
な種々の異なった金属と窒化チタン層との間のストレス
即ち応力を減少させる。ＲＴＡプロセスは、更に、中間
の金属層３２が窒化チタンとして付着形成される間に、
チタン層を窒化チタンへ変換する。複合窒化チタンの増
加された厚さは、より高い品質の相互拡散バリアを与え
る。窒化チタンは、グレインバウンダリ即ち粒子境界を
充填する酸素又は窒素をピックアップする傾向がある。
ピンホールは形成されることがなく、且つソース／ドレ
イン領域２２を介してアルミニウム層３６から基板１０
へのアルミニウムスパイキングが防止される。
【００１９】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術範囲を逸脱する
ことなしに、種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明の一実施例に基づく方法の一段階にお
ける状態を示した概略断面図。
【図２】 本発明の一実施例に基づく方法の一段階にお
ける状態を示した概略断面図。
【符号の説明】
１０ 基板 １２ 絶縁層 １４ トランジスタ ２２ ソース／ドレイン領域 ２４ 絶縁層 ２７ コンタクト開口 ２８ 耐火性金属層 ３０ 耐火性金属窒化物層 ３２ 耐火性金属層 ３４ チタンジシリサイド領域 ３６ アルミニウム層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フ−タイ リョウ アメリカ合衆国， テキサス 75018， カーロルトン， ランスダウン ドライブ 2027

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 集積回路のコンタクトにバリア層を製造
    する方法において、集積回路上に導電性構成体を形成
    し、前記集積回路上に絶縁層を形成し、前記絶縁層をエ
    ッチングしてコンタクト開口を形成すると共に前記導電
    性構成体の選択した領域を露出し、前記絶縁層上及び前
    記コンタクト開口内及び前記導電性構成体の露出された
    選択領域を被覆して第一耐火性金属層を形成し、前記第
    一耐火性金属層上に耐火性金属窒化物層を形成し、前記
    第一耐火性金属層及び耐火性金属窒化物層をアニールし
    て前記コンタクト開口の底部に前記第一耐火性金属層が
    耐火性金属シリサイドを形成する、上記各ステップを有
    することを特徴とする方法。
  2. 【請求項２】 請求項１において、前記絶縁層がＢＰＳ
    Ｇであることを特徴とする方法。
  3. 【請求項３】 請求項１において、前記第一耐火性金属
    層及び前記耐火性金属窒化物層が単一チャンバスパッタ
    リング装置からの１つの経路を介して形成されることを
    特徴とする方法。
  4. 【請求項４】 請求項１において、前記第一耐火性金属
    層及び前記耐火性金属窒化物層がマルチチャンバスパッ
    タリング装置からの１つの経路を介して形成されること
    を特徴とする方法。
  5. 【請求項５】 請求項１において、前記第一耐火性金属
    層がチタンであることを特徴とする方法。
  6. 【請求項６】 請求項１において、前記耐火性金属窒化
    物層が窒化チタンであることを特徴とする方法。
  7. 【請求項７】 請求項１において、前記導電性構成体が
    トランジスタのソース／ドレイン領域であることを特徴
    とする方法。
  8. 【請求項８】 請求項７において、前記ソース／ドレイ
    ン領域がＰ＋型であることを特徴とする方法。
  9. 【請求項９】 請求項７において、前記ソース／ドレイ
    ン領域がＮ＋型であることを特徴とする方法。
  10. 【請求項１０】 請求項１において、更に、前記アニー
    リングステップの前で前記耐火性金属窒化物層の上に第
    二耐火性金属層を形成するステップを有することを特徴
    とする方法。
  11. 【請求項１１】 請求項１０において、前記第一耐火性
    金属層、前記耐火性金属窒化物層及び前記第二耐火性金
    属層が単一チャンバスパッタリング装置からの１つの経
    路を介して形成されることを特徴とする方法。
  12. 【請求項１２】 請求項１０において、前記第一耐火性
    金属層、前記耐火性金属窒化物層及び前記第二耐火性金
    属層がマルチチャンバスパッタリング装置からの１つの
    経路を介して形成されることを特徴とする方法。
  13. 【請求項１３】 集積回路のコンタクトにバリア層を製
    造する方法において、集積回路上に導電性構成体を形成
    し、前記集積回路上に絶縁層を形成し、前記絶縁層上に
    フォトレジスト層を形成し、前記フォトレジスト層をパ
    ターン形成すると共に現像し、前記絶縁層をエッチング
    してコンタクト開口を形成し且つ前記導電性構成体の選
    択した領域を露出し、前記フォトレジスト層を除去し、
    前記絶縁層上及び前記コンタクト開口内及び前記導電性
    構成体の露出された選択領域を被覆して第一耐火性金属
    層を形成し、前記第一耐火性金属層上に耐火性金属窒化
    物層を形成し、前記第一耐火性金属層及び前記耐火性金
    属窒化物層をアニールしその場合に前記コンタクト開口
    の底部において前記第一耐火性金属層が耐火性金属シリ
    サイド層を形成する、上記各ステップを有することを特
    徴とする方法。
  14. 【請求項１４】 請求項１３において、更に、前記アニ
    ーリングステップの前において前記バリア層上に第二耐
    火性金属層を形成するステップを有することを特徴とす
    る方法。
  15. 【請求項１５】 請求項１３において、前記導電性構成
    体がトランジスタのソース／ドレイン領域であることを
    特徴とする方法。
  16. 【請求項１６】 半導体集積回路の一部を構成する構成
    体において、基板が設けられており、絶縁層が前記基板
    上に配設されると共にそれを介して開口が設けられてお
    り、前記開口の底部にシリサイド層が設けられており、
    第一チタン層が前記絶縁層上で且つ前記開口内に配設さ
    れており、耐火性金属窒化物層が前記第一チタン層上に
    配設されており、前記第一チタン層及び前記耐火性金属
    窒化物層が窒素雰囲気中において、アニールされている
    ことを特徴とする構成体。
  17. 【請求項１７】 請求項１６において、更に、第二チタ
    ン金属層が前記耐火性金属窒化物層上に配設されてお
    り、前記第一及び第二チタン層及び前記耐火性金属窒化
    物層が窒素雰囲気中においてアニールされていることを
    特徴とする構成体。
  18. 【請求項１８】 請求項１６において、前記導電性構成
    体がトランジスタのソース／ドレイン領域であることを
    特徴とする構成体。
  19. 【請求項１９】 集積回路のコンタクトにバリア層を製
    造する方法において、集積回路上に導電性構成体を形成
    し、前記集積回路上に絶縁層を形成し、前記絶縁層をエ
    ッチングしてコンタクト開口を形成すると共に前記導電
    性構成体の選択した領域を露出し、前記絶縁層上及び前
    記コンタクト開口内及び前記導電性構成体の露出した選
    択領域を被覆して第一耐火性金属層を形成し、前記第一
    耐火性金属層上に耐火性金属窒化物層を形成し、前記耐
    火性金属窒化物層上に第二耐火性金属層を形成し、前記
    第一耐火性金属層と前記耐火性金属窒化物層と前記第二
    耐火性金属層とをアニールしその際に前記第一耐火性金
    属層が前記コンタクト開口の底部において耐火性金属シ
    リサイドを形成する、上記各ステップを有することを特
    徴とする方法。
  20. 【請求項２０】 請求項１９において、前記第一及び第
    二耐火性金属層及び前記耐火性金属窒化物層が窒素雰囲
    気中においてアニールされることを特徴とする方法。
JP12045092A 1991-05-14 1992-05-13 サブミクロンコンタクト用バリア金属プロセス Pending JPH05166753A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US69974191A 1991-05-14 1991-05-14
US699741 1991-05-14

Publications (1)

Publication Number Publication Date
JPH05166753A true JPH05166753A (ja) 1993-07-02

Family

ID=24810701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12045092A Pending JPH05166753A (ja) 1991-05-14 1992-05-13 サブミクロンコンタクト用バリア金属プロセス

Country Status (2)

Country Link
EP (1) EP0514103A1 (ja)
JP (1) JPH05166753A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257177A (ja) * 2000-02-01 2001-09-21 Applied Materials Inc 金属窒化物／金属スタックの処理
KR100496716B1 (ko) * 1997-08-29 2005-09-30 세이코 엡슨 가부시키가이샤 반도체장치및그제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5356836A (en) * 1993-08-19 1994-10-18 Industrial Technology Research Institute Aluminum plug process
KR0148325B1 (ko) * 1995-03-04 1998-12-01 김주용 반도체 소자의 금속 배선 형성방법
KR100249828B1 (ko) * 1997-09-18 2000-04-01 정선종 확산방지막 형성방법
US6399479B1 (en) * 1999-08-30 2002-06-04 Applied Materials, Inc. Processes to improve electroplating fill

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0209654B1 (en) * 1985-05-13 1994-12-14 Kabushiki Kaisha Toshiba Semiconductor device having wiring electrodes
US4926237A (en) * 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496716B1 (ko) * 1997-08-29 2005-09-30 세이코 엡슨 가부시키가이샤 반도체장치및그제조방법
JP2001257177A (ja) * 2000-02-01 2001-09-21 Applied Materials Inc 金属窒化物／金属スタックの処理

Also Published As

Publication number Publication date
EP0514103A1 (en) 1992-11-19

Similar Documents

Publication Publication Date Title
US4392150A (en) MOS Integrated circuit having refractory metal or metal silicide interconnect layer
EP0517368B1 (en) Local interconnect for integrated circuits
US5838051A (en) Tungsten policide contacts for semiconductor devices
JPH04335525A (ja) 集積回路用局所的相互接続体
JPH02262371A (ja) 半導体装置及びその製造方法
US4708904A (en) Semiconductor device and a method of manufacturing the same
US5911114A (en) Method of simultaneous formation of salicide and local interconnects in an integrated circuit structure
JPH0817925A (ja) 半導体装置とその製法
JPH05166753A (ja) サブミクロンコンタクト用バリア金属プロセス
US5698468A (en) Silicidation process with etch stop
JP3211374B2 (ja) 半導体装置及び半導体装置の製造方法
US6221745B1 (en) High selectivity mask oxide etching to suppress silicon pits
JPS5923468B2 (ja) 半導体装置の製造方法
KR100227622B1 (ko) 반도체 소자의 비트 라인 형성 방법
JP3360835B2 (ja) 配線形成方法
JP2747217B2 (ja) 半導体装置の製造方法
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
KR0121870B1 (ko) 반도체 장치의 금속 콘택부 구조 및 형성방법
JPH08172125A (ja) 半導体装置、及び接続構造形成方法
JPH10106973A (ja) 半導体装置およびその製造方法
JPH09293781A (ja) 半導体装置の製造方法
JPS6068656A (ja) 半導体装置の製造方法
JP3039359B2 (ja) 半導体装置の製造方法
JPS62190849A (ja) 半導体装置の製造方法
JPH04286324A (ja) 低抵抗コンタクト製造方法