JPH04335525A - 集積回路用局所的相互接続体 - Google Patents

集積回路用局所的相互接続体

Info

Publication number
JPH04335525A
JPH04335525A JP4015379A JP1537992A JPH04335525A JP H04335525 A JPH04335525 A JP H04335525A JP 4015379 A JP4015379 A JP 4015379A JP 1537992 A JP1537992 A JP 1537992A JP H04335525 A JPH04335525 A JP H04335525A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
layer
underlying
conductive structure
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4015379A
Other languages
English (en)
Inventor
Che-Chia Wei
チェ−シア　ウエイ
Fu-Tai Liou
フ−タイ　リョウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH04335525A publication Critical patent/JPH04335525A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、半導体集積回路
に関するものであって、更に詳細には、この様な装置上
に導電性相互接続体を形成する技術に関するものである
。
【０００２】
【従来の技術】サブミクロンの集積回路構成において改
善した集積度を達成するために局所的相互接続体が使用
されている。局所的相互接続体はレイアウト設計におい
て密接して離隔された要素を接続するために使用される
エキストラなレベルの相互接続体である。局所的相互接
続体は、典型的に、フィールド酸化膜領域を横断する場
合があるが、その他の相互接続層の何れの部分もクロス
オーバー即ち交差することはない。
【０００３】局所的相互接続体を実現するために多数の
技術が使用されている。これらの技術は、典型的に、装
置製造プロセスの流れの残部に対して使用されるものを
超えた新たな処理技術を導入している。これらの技術は
、例えば、局所的相互接続体用に窒化チタン乃至は耐火
性金属を使用することを包含している。シリコン上に耐
火性金属を選択的に付着させることが局所的相互接続体
のために提案されている。この様な技術を使用して製造
される導電用要素の品質はまちまちであり、ある技術で
はかなり良好な導体が得られる。しかしながら、この様
な技術は、典型的に、通常のプロセスフロー即ち処理の
流れに対して付加的な処理上の複雑性を導入する。この
付加的な複雑性は装置の歩留りを低下させ且つコストを
増加させる傾向がある。
【０００４】レイアウトでの面積の節約のために集積回
路設計において局所的相互接続体を使用することが望ま
しい。更に、付加的な処理上の複雑性を導入することの
ない局所的相互接続体の製造技術を提供することが望ま
しい。
【０００５】
【発明が解決しようとする課題】本発明の目的とすると
ころは、半導体集積回路装置用の局所的相互接続体を製
造する方法を提供し且つこの様な方法により製造される
構成体を提供することである。本発明の更に別の目的と
するところは、比較的良好に理解された処理技術を使用
してこの様な構成体及び方法を提供することである。更
に、本発明の別の目的とするところは、信頼性があり、
抵抗値が低い導電用要素を提供するその様な構成体及び
方法を提供することである。
【０００６】
【課題を解決するための手段】本発明によれば、局所的
相互接続体は多結晶シリコン層により画定される。下側
に存在する導電用領域への開口が、局所的相互接続体導
体を画定した後に、絶縁層を貫通して形成される。次い
で、装置上に薄いエキストラな多結晶シリコン層を付着
形成し、且つエッチバックして多結晶シリコン側壁要素
を形成する。これらの側壁は、多結晶シリコン局所的相
互接続体導体を下側に存在する導電性領域へ接続させる
。次いで、通常のシリサイド化技術を使用して露出した
下側に存在する導電性領域、多結晶シリコン側壁要素、
及び多結晶シリコン局所的相互接続体導体の上に耐火性
金属シリサイドを形成する。その結果、局所的相互接続
体導体により接続されている特徴部の間に完全なシリサ
イド化した接続部が得られる。
【０００７】
【実施例】尚、以下に説明する処理ステップ及び構成体
は、集積回路を製造するための完全なプロセスフロー即
ち処理の流れを構成するものではない。本発明は、現在
使用されている集積回路製造技術に関連して実施するこ
とが可能なものであり、従って、本発明の理解のために
必要と思われる一般的に実施されている処理ステップに
ついてのみ本明細書において説明する。又、製造過程中
における集積回路の一部の断面を示した図面は寸法通り
に描かれておらず、本発明の重要な特徴をよりよく示す
ために必要に応じ拡縮してある。
【０００８】図１を参照すると、半導体基板１０内に集
積回路装置を形成すべき状態を示してある。フィールド
酸化膜領域１２は、集積回路装置のアクティブ即ち活性
領域を分離するために使用されている。アクティブ装置
、例えば電界効果トランジスタなどがこの様なアクティ
ブ領域内に形成される。トランジスタ１４は薄いゲート
酸化膜１６及び多結晶シリコンゲート電極１８を有して
いる。ゲート電極１８は、当該技術において公知の如く
、ドープした多結晶シリコン、耐火性金属シリサイド、
多結晶シリコン及び耐火性金属シリサイドのそれぞれの
層の結合などから構成することが可能である。トランジ
スタ１４は、軽度にドープしたドレイン領域２０及びソ
ース／ドレイン領域２２，２４を有している。軽度にド
ープしたドレイン領域２０は、当該技術において公知の
如く、側壁酸化物スペーサ２６を使用して画定される。
【０００９】多結晶シリコン信号ライン２８がフィール
ド酸化膜領域１２の上に設けられている。ゲート電極１
８及び信号ライン２８は、好適には、両方とも第一レベ
ルの多結晶シリコン相互接続体層から形成され、従って
側壁酸化物領域３０は信号ライン２８の両側に形成され
ている。ゲート電極１８及び信号ライン２８は同時的に
形成されるので、それらは両方とも同一の物質から構成
されており、好適には、上述した如く、シリサイド化し
た多結晶シリコンから構成される。
【００１０】この段階までの装置の製造は当該技術にお
いて公知の従来の処理ステップを使用している。局所的
相互接続体を形成するための好適な技術を説明するため
に、局所的相互接続体導体がソース／ドレイン領域２４
と信号ライン２８との間に形成される必要性があるもの
と仮定する。この様な局所的相互接続体を形成する最初
のステップは、集積回路装置上に酸化物絶縁層３２を付
着形成することである。酸化物層３２は、例えば、約１
０００Åの厚さに付着形成される。次いで、この絶縁層
３２の上に、好適には、約２０００Åの厚さに多結晶シ
リコン層３４を付着形成させる。
【００１１】図２を参照すると、多結晶シリコン層３４
をパターン形成し且つエッチングして局所的相互接続体
導体３６が形成されている。酸化物層３２はこのステッ
プに対するエッチストップとして使用される。次いで、
酸化物層３２をパターン形成し且つエッチングして開口
３８及び４０を画定する。このエッチストップは、部分
的に自己整合型であり、多結晶シリコン導体３６はその
直下に存在している酸化物領域に対してのマスクとして
作用する。開口３８，４０の他の側部は、該開口を形成
するために使用されるホトリソグラフィによってのみ画
定される。この部分的な自己整合は、導体３６が開口３
８，４０の各々の端部まで延在することを確保し、その
ことは後の処理ステップに対して必要なものである。導
体３６は、典型的に、実際には、上から見た場合に、開
口３８の内部へ延在している。この部分的自己整合は、
更に、アライメント公差がある程度緩和することが可能
であることを意味している。
【００１２】図３を参照すると、装置の表面上に多結晶
シリコンの薄い層が付着形成され、次いで非等方的にエ
ッチバックされている。当該技術において公知の如く、
マスクなしの非等方的エッチバックにより、垂直な表面
にそって側壁が形成される。図２の構成に対してこの処
理ステップを適用することにより、開口３８，４０の垂
直側部に沿って多結晶シリコンからなる側壁領域４２，
４４，４６，４８が形成される。これらの側壁領域４２
，４４，４６，４８は、薄い多結晶シリコン層の元の付
着厚さとほぼ等しい厚さを有しており、その薄い多結晶
シリコン層は、好適には、エッチバックの前に数百Åの
厚さに付着形成される。
【００１３】理解される如く、側壁領域４４及び４６が
形成されることにより、導体３６と下側に存在するソー
ス／ドレイン２４及び信号ライン２８領域との間で多結
晶シリコン接続体が形成される。側壁領域４２及び４８
は必要なものではないが、側壁領域４４及び４６を形成
するプロセスの付属物として形成される。側壁領域４２
及び４８は特に必要なものではないが、それらはその他
の導電性構成体に接続するものではないので何ら有害な
ものではない。
【００１４】所望により、側壁領域４２及び４８を形成
することのない別の技術を使用することが可能である。 この本発明の変形実施例においては、開口３８，４０の
形成は、上述した非等方性エッチングを使用して行なわ
れる。次いで、等方性エッチングを実施して、比較的薄
い酸化物の層をエッチング除去する。この等方性エッチ
ングは、導体３６の下側にアンダーカットをエッチング
させる。一方、非等方性エッチングを使用して開口３８
，４０を画定し、次いで等方性エッチングにより該アン
ダーカットを形成することが可能である。薄い多結晶シ
リコン層を付着形成すると、そのアンダーカット領域が
充填される。次いで、この薄い多結晶シリコン層を等方
的にエッチングして側壁領域４２及び４８を完全に除去
する。前述した如く、所望により、等方性エッチングに
続いて非等方性エッチングを行なうことも可能である。 多結晶シリコン領域がアンダーカット内に残存し且つ導
体３６から下側に存在する導電性領域２４又は２８へ延
在する。このアンダーカット領域はオーバーハング即ち
突出する導体３６によりエッチバックから保護されてい
る。
【００１５】側壁領域４２−４８を形成した後に、耐火
性金属層５０を本装置の全表面上に付着形成する。この
層５０は、例えばチタンとすることが可能であり、又、
当該技術において公知の如く、多結晶シリコンと合金化
された場合に高度に導電性のシリサイドを形成する別の
金属とすることも可能である。耐火性金属層５０は、典
型的に、２００乃至５００Åの厚さに付着形成される。
【００１６】図４を参照すると、装置全体を十分な温度
に加熱して、耐火性金属層５０を下側に存在するシリコ
ンと反応させて耐火性金属シリサイドを形成する。この
様な耐火性金属シリサイドは、導体３６、多結晶シリコ
ン側壁領域４２−４８、及びソースドレイン領域２４及
び信号ライン２８の露出された表面上に形成される。こ
のシリサイド化は、窒素雰囲気中において行なわれ、且
つこの加熱ステップが終了した後に窒化チタン及び残存
するチタンが剥離される。所望により、第二の熱サイク
ルを実施してそのシリサイドをアニールすることが可能
である。このことは、安定で且つ低固有抵抗の導体を与
える。
【００１７】シリサイド層５２を形成する厚さは、熱サ
イクルの温度及び期間の両方に依存する。典型的なアニ
ールサイクルは、側壁領域４２乃至４８におけるシリコ
ンを、シリサイド化プロセス期間中に完全に消費させる
。従って、多結晶シリコン接続が導体３６と導電性領域
２４及び２８の各々との間になされるものとして示され
ているが、耐火性金属シリサイドのみがこの様な接続を
形成するのが典型的である。シリサイド層は局所的相互
接続体に対する主要な電流導通を与えるので、このこと
は何ら問題を提起するものではない。
【００１８】当業者により理解される如く、側壁領域４
２，４６により形成される接続用ブリッジ即ち架橋部は
、ソース／ドレイン領域２４と信号ライン２８との間に
完全な接続を形成することを可能としている。何ら特異
なプロセスステップを必要とするものではなく、導入さ
れる付加的なステップは薄い多結晶シリコン層を付着形
成し且つ非等方的にエッチングするためのもののみであ
る。これらのステップを実施する技術は当業者に公知の
ものである。シリサイドは局所的相互接続体の主要な電
流担持部分として使用されるので、その下側に存在する
多結晶シリコン層は、側壁領域４２−４８を形成するた
めにエッチバックされる層として、未ドープの状態で付
着形成させることが可能である。このことは、ドープし
た多結晶シリコン相互接続ラインと下側に存在する導電
性領域（その一つが、ＣＭＯＳ集積回路において設けら
れるようなドープしたＰ型であり且つ他方のものがドー
プしたＮ型である）との間の接続により発生される場合
のある問題を回避している。
【００１９】上述した本発明プロセス即ち方法の変形例
は本発明の技術的範囲を逸脱することなしに種々のもの
が可能である。例えば、局所的相互接続層を画定するた
めに多結晶シリコン層３４の代わりにポリサイド化層を
付着形成させることが可能である。チタン以外のその他
の耐火性金属を使用することが可能であり、回路設計者
が特定の製造プロセスに最も適合性のある物質を選択す
ることが可能である。従来公知の如く、小さな多結晶シ
リコン領域は、薄い多結晶シリコン層が非等方的にエッ
チバックされる場合に全ての垂直側壁に沿って形成され
る。この様な低いレベルの特徴部の側部に沿って形成さ
れるものは、しばしば、「ポリスティック（ｐｏｌｙ　
　ｓｔｉｃｋ）」と呼ばれる。この様なポリスティック
が不所望の導電経路を与えることを防止するためにこの
様なポリスティックを除去することが必要な場合がある
。 その場合には、図３に示した如き所望の側壁領域を形成
した後に、コンタクト開口をホトレジストでマスクする
ことが可能である。次いで、付加的なエッチングを行な
って、コンタクト領域内の接続部を損傷することなしに
、この様なポリスティックを除去することが可能である
。
【００２０】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形例が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】　　本発明の一実施例に基づいて局所的相互接
続体構成体を製造する一連のプロセスにおけるある段階
における状態を示した概略断面図。
【図２】　　本発明の一実施例に基づいて局所的相互接
続体構成体を製造する一連のプロセスにおけるある段階
における状態を示した概略断面図。
【図３】　　本発明の一実施例に基づいて局所的相互接
続体構成体を製造する一連のプロセスにおけるある段階
における状態を示した概略断面図。
【図４】　　本発明の一実施例に基づいて局所的相互接
続体構成体を製造する一連のプロセスにおけるある段階
における状態を示した概略断面図。
【符号の説明】
１０　　半導体基板 １２　　フィールド酸化膜 １４　　トランジスタ １８　　ゲート電極 ２８　　信号ライン ３４　　多結晶シリコン層 ３６　　局所的相互接続体導体

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】　　半導体集積回路用の導電性構成体を製
    造する方法において、絶縁層上に多結晶シリコンの第一
    層を付着形成し、前記多結晶シリコン層をパターニング
    して相互接続構成体を画定し、前記絶縁層を介して開口
    を形成して下側に存在する導電性構成体を露出させ、前
    記パターン形成した多結晶シリコンの第一層を下側に存
    在する導電性構成体へ接続する多結晶シリコン接続用構
    成体を形成し、前記パターン形成した多結晶シリコンの
    第一層及び前記接続用構成体の少なくとも一部を導電性
    シリサイドへ変換させ、その際に導電性シリサイド層が
    前記パターン形成した多結晶シリコンの第一層を下側に
    存在する導電性構成体へ接続する、上記各ステップを有
    することを特徴とする方法。
  2. 【請求項２】　　請求項１において、前記多結晶シリコ
    ン接続用構成体を形成するステップにおいて、前記集積
    回路上に多結晶シリコンの第二層を付着形成し、前記多
    結晶シリコンの第二層をエッチバックして前記パターン
    形成した多結晶シリコンの第一層を下側に存在する導電
    性構成体へ接続する側壁領域を形成することを特徴とす
    る方法。
  3. 【請求項３】　　請求項２において、前記エッチバック
    が非等方性エッチを有することを特徴とする方法。
  4. 【請求項４】　　請求項３において、前記エッチバック
    が、更に、前記非等方性エッチに続いて等方性エッチを
    有することを特徴とする方法。
  5. 【請求項５】　　請求項４において、前記等方性エッチ
    が前記パターン形成した多結晶シリコンの第一層の側部
    下側にアンダーカットを形成することを特徴とする方法
    。
  6. 【請求項６】　　請求項１において、露出された下側に
    存在する導電性構成体のうちの一つが基板内のアクティ
    ブ領域であることを特徴とする方法。
  7. 【請求項７】　　請求項１において、露出された下側に
    存在する導電性構成体のうちの一つが導電性多結晶シリ
    コン構成体であることを特徴とする方法。
  8. 【請求項８】　　請求項１において、前記変換ステップ
    において、前記集積回路上に耐火性金属層を形成し、前
    記集積回路を加熱して前記耐火性金属層を下側に存在す
    るシリコンと反応させ、反応しなかった耐火性金属を除
    去する、上記各ステップを有することを特徴とする方法
    。
  9. 【請求項９】　　請求項８において、前記耐火性金属が
    チタンを有することを特徴とする方法。
  10. 【請求項１０】　　請求項１において、前記パターン形
    成した多結晶シリコンの第一層が下側に存在する多結晶
    シリコン構成体をクロスオーバーすることがないことを
    特徴とする方法。
  11. 【請求項１１】　　半導体集積回路用の導電性構成体に
    おいて、第一及び第二の下側に存在する導電性構成体に
    達する貫通して設けられた開口を有する絶縁層が設けら
    れており、前記絶縁層の一部の上側にパターン形成され
    た多結晶シリコンからなる第一層が設けられており、前
    記パターン形成された多結晶シリコンからなる第一層へ
    接続されており且つ前記第一及び第二の下側に存在する
    導電性構成体へそれぞれ延在している第一及び第二接続
    用多結晶シリコン領域が設けられており、前記パターン
    形成された多結晶シリコンからなる第一層及び前記第一
    及び第二の接続用多結晶シリコン領域の少なくとも一部
    が耐火性金属シリサイドを形成する耐火性金属を有して
    おり、その際に耐火性金属シリサイド導体が前記第一の
    下側に存在する導電性構成体から前記第二の下側に存在
    する導電性構成体へ延在していることを特徴とする導電
    性構成体。
  12. 【請求項１２】　　請求項１１において、前記第一の下
    側に存在する導電性構成体が基板内のアクティブ領域を
    有することを特徴とする導電性構成体。
  13. 【請求項１３】　　請求項１２において、前記第二の下
    側に存在する導電性構成体が前記絶縁層の下側に存在す
    る第二のパターン形成した多結晶シリコン構成体を有す
    ることを特徴とする導電性構成体。
  14. 【請求項１４】　　請求項１１において、前記第一の下
    側に存在する導電性構成体が前記絶縁層の下側に存在す
    る第二のパターン形成した多結晶シリコン構成体を有す
    ることを特徴とする導電性構成体。
  15. 【請求項１５】　　請求項１１において、前記耐火性金
    属がチタンを有することを特徴とする導電性構成体。
  16. 【請求項１６】　　請求項１１において、前記耐火性金
    属シリサイド導体は、更に、前記第一及び第二開口にお
    いて露出されている前記第一及び第二導電性構成体を被
    覆することを特徴とする導電性構成体。
  17. 【請求項１７】　　請求項１１において、前記第一のパ
    ターン形成された多結晶シリコン層がその他の多結晶シ
    リコン構成体をクロスオーバーすることがないことを特
    徴とする導電性構成体。
JP4015379A 1991-01-31 1992-01-30 集積回路用局所的相互接続体 Pending JPH04335525A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/648,554 US5124280A (en) 1991-01-31 1991-01-31 Local interconnect for integrated circuits
US648554 1996-05-15

Publications (1)

Publication Number Publication Date
JPH04335525A true JPH04335525A (ja) 1992-11-24

Family

ID=24601268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4015379A Pending JPH04335525A (ja) 1991-01-31 1992-01-30 集積回路用局所的相互接続体

Country Status (5)

Country Link
US (2) US5124280A (ja)
EP (1) EP0497595B1 (ja)
JP (1) JPH04335525A (ja)
KR (1) KR920015465A (ja)
DE (1) DE69226098T2 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418179A (en) * 1988-05-31 1995-05-23 Yamaha Corporation Process of fabricating complementary inverter circuit having multi-level interconnection
JPH0758701B2 (ja) * 1989-06-08 1995-06-21 株式会社東芝 半導体装置の製造方法
JPH03141645A (ja) * 1989-07-10 1991-06-17 Texas Instr Inc <Ti> ポリサイドによる局所的相互接続方法とその方法により製造された半導体素子
US5266509A (en) * 1990-05-11 1993-11-30 North American Philips Corporation Fabrication method for a floating-gate field-effect transistor structure
JP2757927B2 (ja) * 1990-06-28 1998-05-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体基板上の隔置されたシリコン領域の相互接続方法
JPH04242938A (ja) * 1991-01-08 1992-08-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE69226987T2 (de) * 1991-05-03 1999-02-18 Sgs-Thomson Microelectronics, Inc., Carrollton, Tex. Lokalverbindungen für integrierte Schaltungen
US5227333A (en) * 1992-02-27 1993-07-13 International Business Machines Corporation Local interconnection having a germanium layer
US5175127A (en) * 1992-06-02 1992-12-29 Micron Technology, Inc. Self-aligned interlayer contact process using a plasma etch of photoresist
USRE40790E1 (en) 1992-06-23 2009-06-23 Micron Technology, Inc. Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device
US5229326A (en) * 1992-06-23 1993-07-20 Micron Technology, Inc. Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device
JPH06188385A (ja) * 1992-10-22 1994-07-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3067433B2 (ja) * 1992-12-04 2000-07-17 キヤノン株式会社 半導体装置の製造方法
TW230266B (ja) * 1993-01-26 1994-09-11 American Telephone & Telegraph
JP2591446B2 (ja) * 1993-10-18 1997-03-19 日本電気株式会社 半導体装置およびその製造方法
DE4339919C2 (de) * 1993-11-23 1999-03-04 Siemens Ag Herstellverfahren für eine aus Silizid bestehende Anschlußfläche für ein Siliziumgebiet
JPH07221174A (ja) * 1993-12-10 1995-08-18 Canon Inc 半導体装置及びその製造方法
US5521118A (en) * 1994-12-22 1996-05-28 International Business Machines Corporation Sidewall strap
JPH08181205A (ja) * 1994-12-26 1996-07-12 Mitsubishi Electric Corp 半導体装置の配線構造およびその製造方法
US5757077A (en) * 1995-02-03 1998-05-26 National Semiconductor Corporation Integrated circuits with borderless vias
US5656543A (en) * 1995-02-03 1997-08-12 National Semiconductor Corporation Fabrication of integrated circuits with borderless vias
US5858875A (en) * 1995-02-03 1999-01-12 National Semiconductor Corporation Integrated circuits with borderless vias
US5536683A (en) * 1995-06-15 1996-07-16 United Microelectronics Corporation Method for interconnecting semiconductor devices
KR100206878B1 (ko) * 1995-12-29 1999-07-01 구본준 반도체소자 제조방법
US5952720A (en) * 1996-05-06 1999-09-14 United Microelectronics Corp. Buried contact structure
US5869391A (en) 1996-08-20 1999-02-09 Micron Technology, Inc. Semiconductor method of making electrical connection between an electrically conductive line and a node location, and integrated circuitry
US5827762A (en) * 1997-05-02 1998-10-27 National Semiconductor Corporation Method for forming buried interconnect structue having stability at high temperatures
US6207543B1 (en) 1997-06-30 2001-03-27 Vlsi Technology, Inc. Metallization technique for gate electrodes and local interconnects
US6420273B1 (en) 1997-06-30 2002-07-16 Koninklijke Philips Electronics N.V. Self-aligned etch-stop layer formation for semiconductor devices
US6403458B2 (en) 1998-04-03 2002-06-11 Micron Technology, Inc. Method for fabricating local interconnect structure for integrated circuit devices, source structures
US6576544B1 (en) * 2001-09-28 2003-06-10 Lsi Logic Corporation Local interconnect
US6559043B1 (en) * 2002-01-11 2003-05-06 Taiwan Semiconductor Manufacturing Company Method for electrical interconnection employing salicide bridge
US7317217B2 (en) * 2004-09-17 2008-01-08 International Business Machines Corporation Semiconductor scheme for reduced circuit area in a simplified process
US7790611B2 (en) * 2007-05-17 2010-09-07 International Business Machines Corporation Method for FEOL and BEOL wiring
FR2976725B1 (fr) * 2011-06-15 2013-06-28 St Microelectronics Sa Dispositif semiconducteur bidirectionnel declenchable utilisable sur silicium sur isolant
FR2987172A1 (fr) 2012-02-17 2013-08-23 St Microelectronics Sa Dispositif semiconducteur bidirectionnel de protection contre les decharges electrostatiques, utilisable sur silicium sur isolant
US8809184B2 (en) 2012-05-07 2014-08-19 Globalfoundries Inc. Methods of forming contacts for semiconductor devices using a local interconnect processing scheme

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4476482A (en) * 1981-05-29 1984-10-09 Texas Instruments Incorporated Silicide contacts for CMOS devices
JPH0618213B2 (ja) * 1982-06-25 1994-03-09 松下電子工業株式会社 半導体装置の製造方法
JPS60134466A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体装置およびその製造方法
US4581815A (en) * 1984-03-01 1986-04-15 Advanced Micro Devices, Inc. Integrated circuit structure having intermediate metal silicide layer and method of making same
US4975756A (en) * 1985-05-01 1990-12-04 Texas Instruments Incorporated SRAM with local interconnect
JPS62204523A (ja) * 1986-03-04 1987-09-09 Nec Corp コンタクト電極の形成方法
WO1989011732A1 (en) * 1988-05-24 1989-11-30 Micron Technology, Inc. Tisi2 local interconnects
US5053349A (en) * 1988-06-16 1991-10-01 Kabushiki Kaisha Toshiba Method for interconnecting semiconductor devices
DE3828999C2 (de) * 1988-08-26 1996-01-18 Hella Kg Hueck & Co Scheibenwaschanlage für Kraftfahrzeuge, insbesondere Streuscheibenwaschanlage

Also Published As

Publication number Publication date
US5124280A (en) 1992-06-23
EP0497595A2 (en) 1992-08-05
EP0497595A3 (en) 1992-09-30
US5349229A (en) 1994-09-20
KR920015465A (ko) 1992-08-26
EP0497595B1 (en) 1998-07-08
DE69226098D1 (de) 1998-08-13
DE69226098T2 (de) 1998-10-29

Similar Documents

Publication Publication Date Title
JPH04335525A (ja) 集積回路用局所的相互接続体
EP0517368B1 (en) Local interconnect for integrated circuits
US5753546A (en) Method for fabricating metal oxide field effect transistors
US5838051A (en) Tungsten policide contacts for semiconductor devices
US5677237A (en) Process for removing seams in tungsten plugs
EP0507446B1 (en) Structure and method for self-aligned contact formation
US4933297A (en) Method for etching windows having different depths
JPH04233275A (ja) 集積回路の相互接続構造
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
JPH05283359A (ja) 改良型自己整合型コンタクトプロセス
JP3215320B2 (ja) 半導体装置の製造方法
KR0180287B1 (ko) 반도체장치의 배선구조 및 그의 제조방법
US6630718B1 (en) Transistor gate and local interconnect
US6093627A (en) Self-aligned contact process using silicon spacers
EP0423973B1 (en) Silicide gate level runners
US6136698A (en) Method of increasing contact area of a contact window
JPH05166753A (ja) サブミクロンコンタクト用バリア金属プロセス
JPH05226333A (ja) 半導体装置の製造方法
JPH07263554A (ja) 半導体装置及びその製造方法
JP3116432B2 (ja) 半導体装置の製造方法
JP3038873B2 (ja) 半導体装置の製造方法
JPH03109736A (ja) 半導体装置の製造方法
JP2828089B2 (ja) 半導体装置の製造方法
JP3239422B2 (ja) 接続構造の形成方法及び該接続構造の形成方法を用いた電子材料の形成方法
JPH10125915A (ja) 半導体装置及びその製造方法