JPH05283359A - 改良型自己整合型コンタクトプロセス - Google Patents

改良型自己整合型コンタクトプロセス

Info

Publication number
JPH05283359A
JPH05283359A JP4293603A JP29360392A JPH05283359A JP H05283359 A JPH05283359 A JP H05283359A JP 4293603 A JP4293603 A JP 4293603A JP 29360392 A JP29360392 A JP 29360392A JP H05283359 A JPH05283359 A JP H05283359A
Authority
JP
Japan
Prior art keywords
layer
barrier layer
insulating layer
gate electrode
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4293603A
Other languages
English (en)
Inventor
Che-Chia Wei
ウエイ チュ−シア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH05283359A publication Critical patent/JPH05283359A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 製造プロセスの複雑性を著しく増加させるこ
となしに、より平坦なトポグラフィ即ち地形的形状とな
る自己整合型コンタクトの製造方法を提供する。 【構成】 自己整合型コンタクトの製造方法は、導電層
１６の上表面上に形成した薄い絶縁層を利用する。該絶
縁層上にバリア層３４を付着形成し、且つ次いでゲート
電極を画定する。ゲート電極の垂直側壁に沿って側壁ス
ペーサを形成する。側壁スペーサの形成期間中に、バリ
ア層がゲート電極を保護する。次いで、第二絶縁層を付
着形成し且つ基板に対してビアを開口する。このビア内
に導電性物質を付着形成することによりコンタクトを形
成することが可能である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、半導体集積回路
に関するものであって、更に詳細には、集積回路におけ
る自己整合型コンタクトの形成技術に関するものであ
る。
【０００２】
【従来の技術】高集積度の集積回路を製造する場合に、
デバイス上の区域の利用を増加させることを可能とする
処理ステップの改良が懸念事項である。集積回路の製造
においてマスキング層がしばしば使用される。マスクを
使用する場合、マスクと装置との間の整合誤差を考慮に
入れることが重要である。典型的に、このことは、マス
クの寸法内に整合公差を組込むことにより行なわれる。
製造プロセス期間中に、これらの公差が加えられて、装
置上の使用可能な空間の量が減少される。
【０００３】自己整合型コンタクトは、区域を節約する
ために高集積度回路において広く使用されている。自己
整合型コンタクトを形成する一つのアプローチは、ゲー
ト内の導電層の上に厚い酸化物層を使用することであ
る。この厚い酸化物層の目的は、爾後の処理ステップ期
間中における導電層を保護するためである。
【０００４】典型的に、集積回路においてゲート及びビ
ア（貫通孔）を製造する場合に異方性エッチングが使用
される。物質を完全に除去することを確保するために層
を過剰エッチすることは一般的である。厚い酸化物は、
導電層がゲート及びビアを形成する期間中にエッチング
されることを防止する。このことは、導電層が基板内の
活性区域と接続し、コンポーネントを短絡させることを
防止する。
【０００５】しかしながら、このプロセスにおいて必要
とされる厚い酸化物は、装置のトポグラフィ即ち地形的
形状の厳しさを増加させる。当業者により理解される如
く、厳しいトポグラフィは、爾後の処理ステップを一層
困難なものとさせる。高さの高い特徴部は、後の相互接
続層に対しステップカバレッジ即ち段差被覆の問題を発
生する。
【０００６】
【発明が解決しようとする課題】従って、製造プロセス
の複雑性を著しく増加させることなしに、より平坦なト
ポグラフィ即ち地形的形状となる自己整合型コンタクト
の製造方法を提供することが所望されている。
【０００７】従って、本発明の目的とするところは、高
さが減少されており且つ半導体基板の上表面とほぼ平坦
状の自己整合型コンタクトを製造する方法を提供するこ
とである。本発明の別の目的とするところは、標準的な
処理の流れと適合性を有し且つ典型的な集積回路の製造
に与える付加的な複雑性が最小であるその様な方法及び
その結果製造される構成体を提供することである。
【０００８】
【課題を解決するための手段】本発明によれば、自己整
合型コンタクトを製造する方法が、導電層の上表面上に
形成した薄い絶縁層を利用する。この絶縁層上にバリア
層を付着形成し、且つ次いでゲート電極を画定する。ゲ
ート電極の垂直側壁に沿って側壁スペーサを形成する。
側壁スペーサの形成期間中に、バリア層がゲート電極を
保護する。次いで、第二絶縁層を付着形成し、且つ基板
に対してビア即ち貫通孔を開口させる。該ビア内に導電
性物質を付着形成することによりコンタクトを形成する
ことが可能である。
【０００９】
【実施例】以下に説明する処理ステップ及び構成体は、
集積回路を製造する完全な処理の流れを構成するもので
はない。本発明は、当該技術分野において現在使用され
ている集積回路製造技術と関連して実施することが可能
なものであり、本発明を理解するのに必要な限度で本発
明の重要な処理ステップについて主に説明する。尚、製
造期間中の集積回路の一部を示した添付の図面は縮尺通
りに描いたものではなく、本発明の重要な特徴をよりよ
く示すために適宜拡縮して示してある。
【００１０】図１及び２は自己整合型コンタクトを形成
するために使用される従来のプロセスを示している。図
１を参照すると、基板１０上に自己整合型コンタクトを
形成する。フィールド酸化物１２の分離領域を基板１０
上及び内に形成し、且つ次いで基板１０の露出区域上に
ゲート酸化物の薄い層１４を成長させる。該装置上に導
電層１６を付着形成し、次いで絶縁層１８を形成する。
典型的に、導電層１６は多結晶シリコンから形成し、且
つ約４０００Åの厚さである。絶縁層１８は酸化物から
形成し、且つ約３５００Åの厚さである。以下により詳
細に説明する如く、初期的には、絶縁層１８は、爾後の
処理ステップ期間中に導電層１６を保護するために厚い
ものでなければならない。次いで、マスキング層（不図
示）を該装置上に付着形成すると共にパターン形成す
る。異方性エッチングを実施してゲート電極２０，２２
を画定する。
【００１１】図２を参照すると、軽度にドープしたドレ
イン領域２３を基板１０内に形成する。該装置上に酸化
物層を付着形成し、且つ該層を異方性エッチングするこ
とによりゲート電極２０，２２の垂直側壁に沿って側壁
スペーサ２６を形成する。ソース及びドレイン領域２４
を基板１０内に形成する。次いで、酸化物からなる適合
層２８を該装置上に付着形成し、且つ該装置を異方性エ
ッチングしてビア３０を開口させる。
【００１２】当業者にとって明らかな如く、物質を完全
に除去することを確保するために層を過剰エッチングす
ることは一般的である。側壁スペーサ２６及びビア３０
を形成する期間中の過剰エッチングの結果として、絶縁
層１８の初期的な厚さが減少する。典型的に、側壁スペ
ーサ２６を形成した後に、絶縁層１８は約１０００乃至
２０００Åの厚さである。ビアを開口した後に、該ビア
内の絶縁層の一部をエッチング除去し、約５００Åの厚
さの層の部分が残存される。側壁スペーサ２６及びビア
３０を形成する期間中に、絶縁層１８は導電層１６が露
出されることを保護するので、ゲート電極２０，２２の
保護を保証するためにある最小の厚さが必要である。
【００１３】しかしながら、ゲート電極２０，２２が完
成し、且つビアが開口されると、本装置のトポグラフィ
即ち地形的形状は爾後の処理ステップにとって問題とな
る。後に本装置上に付着形成される物質はゲート電極２
０，２２及びビア３０の形状及び高さのためにある区域
を適切に被覆しない場合がある。
【００１４】図３は、本発明に基づくゲート電極２０，
２２の形成を示している。フィールド酸化物１２の分離
領域が基板１０上及び内に形成されており、且つゲート
酸化物の薄い層１４が基板１０の露出区域上に成長され
ている。本装置上に導電層１６を付着形成し、次いで絶
縁層３２を形成する。図１及び２に関して説明した如
く、導電層１６は多結晶シリコンから形成することが可
能であり、且つ約４０００Åの厚さである。薄い絶縁層
３２は酸化物から形成することが可能であり、且つ約５
００乃至１０００Åの厚さを有している。次いで、本装
置上にバリア層３４を付着形成する。このバリア層は、
絶縁層３２における物質に対して高いエッチング選択性
を有する任意の物質から形成することが可能である。こ
の実施例においては、バリア層３４は窒化チタンから形
成することが可能であり、それは酸化物に対して高いエ
ッチング選択性を有している。このバリア層の厚さは約
３００乃至５００Åとすることが可能である。次いで、
マスキング層（不図示）を本装置上に付着形成し且つパ
ターン形成する。異方性エッチングを行なってゲート電
極２０，２２を画定する。
【００１５】図４を参照すると、基板１０内に軽度にド
ープしたドレイン領域３６を形成する。次いで、酸化物
からなる適合層３８を本装置上に付着形成する。
【００１６】図５は、側壁スペーサ４０を形成し、ソー
ス及びドレイン領域４２を形成した後の本装置を示して
いる。バリア層３４は、側壁スペーサ４０を形成するた
めに実施される異方性エッチング期間中に、絶縁層３２
及び導電層１６を保護する。図６乃至８は、自己整合型
コンタクトを完成するために使用することが可能な幾つ
かの別の方法を示している。図６において、本装置上に
適合性絶縁層４４を付着形成する。本装置上にマスキン
グ層（不図示）を付着形成し且つパターン形成して、且
つ異方性エッチングを実施してビア４６を開口させる。
バリア層３４が、絶縁層３２及び導電層１６がこのエッ
チング期間中に損傷されることから保護する。次いで、
バリア層３４の一部を除去し、その場合には、典型的
に、ウェットエッチングを実施することにより行なう。
ビア４６に最も近接したバリア層３４の区域を酸化さ
せ、その際に残存するバリア層３４の端部を被覆するこ
とが可能である。当業者にとって明らかな如く、残存す
るバリア層３４を導電性物質から形成する場合には、こ
のことは特に好ましいことである。ビア４６内に導電性
物質を付着形成させることによりコンタクトを形成する
ことが可能である。
【００１７】図７は、バリア層３４の一部を除去する別
の例を示している。バリア層３４が導電性でない物質か
ら形成される場合には、それを、ゲート電極２０，２２
の上に残存させることが可能である。バリア層３４が導
電性物質から形成される場合には、それを酸化させてゲ
ート電極２０，２２の上に残存させることが可能であ
る。次いで、酸化物からなる適合性絶縁層４４を本装置
上に付着形成する。本装置上にマスキング層（不図示）
を付着形成すると共にパターン形成し、且つ異方性エッ
チングを実施してビア４６を開口させる。バリア層３４
は、絶縁層３２及び導電層１６がこのエッチング期間中
に損傷されることから保護する。これにより、ビア４６
内に導電性物質を付着形成することによりコンタクトを
形成することが可能である。
【００１８】図８を参照すると、ビア４６を開口させる
前に、ゲート電極２０，２２からバリア層３４を完全に
除去する。典型的に、このことは、等方性エッチングを
実施することにより行なわれる。次いで、適合性絶縁層
４４を本装置上に付着形成する。ビア４６を開口させ、
且つビア４６内に導電性物質を付着形成することにより
コンタクトを形成することが可能である。
【００１９】図９は、これらの処理ステップが完了し、
且つビア４６内に導電性物質４８を付着形成することに
より導電性コンタクトが形成された後の自己整合型コン
タクトを示している。導電性物質４８は、例えば、シリ
サイド化した多結晶シリコンから形成することが可能で
ある。当業者にとって明らかな如く、この導電性物質４
８は、図６及び７に関連して説明したプロセスに関連し
て使用することが可能である。
【００２０】本発明によれば、絶縁層１８の厚さを、バ
リア層３４を使用することにより、約３５００Åから約
１０００Åへ減少させることを可能としている。ゲート
電極２０，２２の絶対的な高さは、約６０００Åから約
４０００Åへ減少させることが可能である。この様な高
さにおける減少は、トポグラフィを改善し、且つ装置の
その後の処理をより簡単なものとし且つより効果的なも
のとしている。
【００２１】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 自己整合型コンタクトを製造する従来方法を
示した概略断面図。
【図２】 自己整合型コンタクトを製造する従来方法を
示した概略断面図。
【図３】 本発明に基づいて自己整合型コンタクトを製
造する好適な方法の１段階における状態を示した概略断
面図。
【図４】 本発明に基づいて自己整合型コンタクトを製
造する好適な方法の１段階における状態を示した概略断
面図。
【図５】 本発明に基づいて自己整合型コンタクトを製
造する好適な方法の１段階における状態を示した概略断
面図。
【図６】 本発明に基づいて自己整合型コンタクトを製
造する好適な方法の１段階における状態を示した概略断
面図。
【図７】 本発明に基づいて自己整合型コンタクトを製
造する好適な方法の１段階における状態を示した概略断
面図。
【図８】 本発明に基づいて自己整合型コンタクトを製
造する好適な方法の１段階における状態を示した概略断
面図。
【図９】 本発明に基づいて自己整合型コンタクトを製
造する好適な方法の１段階における状態を示した概略断
面図。
【符号の説明】
１０ 基板 １２ フィールド酸化物 １４ ゲート酸化物 １６ 導電層 １８ 絶縁層 ２０，２２ ゲート電極 ２３ 軽度にドープしたドレイン領域 ２４ ソース／ドレイン領域 ２６ 側壁スペーサ ２８ 適合層 ３０ ビア ３２ 絶縁層 ３４ バリア層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784

Claims (47)

    【特許請求の範囲】
  1. 【請求項１】 自己整合型コンタクトの製造方法におい
    て、第一絶縁層とその上表面上にバリア層とを具備する
    ゲート電極を形成し、前記ゲート電極に沿って側壁スペ
    ーサを形成し、その場合に前記側壁スペーサの形成期間
    中に前記バリア層が前記ゲート電極を保護し、装置上に
    第二絶縁層を付着形成し、前記第二絶縁層を介してビア
    を開口する、上記各ステップを有することを特徴とする
    方法。
  2. 【請求項２】 請求項１において、前記ビアを形成した
    後に、前記バリア層の一部を絶縁層へ変換することを特
    徴とする方法。
  3. 【請求項３】 請求項２において、前記バリア層の一部
    を絶縁層へ変換するステップが、前記バリア層の一部を
    酸化することを特徴とする方法。
  4. 【請求項４】 請求項１において、前記側壁スペーサを
    形成した後に前記バリア層を除去することを特徴とする
    方法。
  5. 【請求項５】 請求項４において、前記側壁スペーサを
    形成した後に前記バリア層を除去するステップが、前記
    バリア層を等方的にエッチングすることを特徴とする方
    法。
  6. 【請求項６】 請求項１において、前記ビアを開口した
    後に前記バリア層の一部を除去し、その場合に前記ビア
    を形成する期間中に前記バリア層が前記ゲート電極を保
    護することを特徴とする方法。
  7. 【請求項７】 請求項６において、前記ビアを開口した
    後に前記バリア層の一部を除去するステップが前記層を
    等方的にエッチングすることを特徴とする方法。
  8. 【請求項８】 請求項７において、残存するバリア層の
    一部を絶縁区域へ変換させることを特徴とする方法。
  9. 【請求項９】 請求項８において、残存するバリア層の
    一部を絶縁区域へ変換するステップが、前記バリア層の
    一部を酸化することを特徴とする方法。
  10. 【請求項１０】 請求項１において、前記ゲート電極を
    形成するステップが、半導体基板の一部の上に第三絶縁
    層を形成し、装置上に導電層を付着形成し、前記導電層
    上に第一絶縁層を付着形成し、前記第一絶縁層上にバリ
    ア層を付着形成し、前記バリア層、第一絶縁層及び導電
    層の一部を除去してゲート電極を画定する、上記各ステ
    ップを有することを特徴とする方法。
  11. 【請求項１１】 請求項１０において、前記第三絶縁層
    を形成するステップが、半導体基板の一部の上に熱酸化
    物を成長させることを特徴とする方法。
  12. 【請求項１２】 請求項１０において、前記導電層が多
    結晶シリコンを有することを特徴とする方法。
  13. 【請求項１３】 請求項１０において、前記第一絶縁層
    が酸化物を有することを特徴とする方法。
  14. 【請求項１４】 請求項１０において、前記バリア層が
    窒化チタンを有することを特徴とする方法。
  15. 【請求項１５】 請求項１０において、前記バリア層、
    第一絶縁層、導電層の一部を除去するステップが、装置
    上にマスキング層を付着形成すると共にパターン形成
    し、装置を異方性エッチングし、前記マスキング層を除
    去する、上記各ステップを有することを特徴とする方
    法。
  16. 【請求項１６】 請求項１において、前記側壁スペーサ
    を形成するステップが、装置上に適合性絶縁層を付着形
    成し、前記適合性絶縁層を異方性エッチングする、上記
    各ステップを有することを特徴とする方法。
  17. 【請求項１７】 請求項１６において、前記適合性絶縁
    層が酸化物を有することを特徴とする方法。
  18. 【請求項１８】 請求項１において、前記第二絶縁層が
    酸化物を有することを特徴とする方法。
  19. 【請求項１９】 請求項１において、前記ビアを開口す
    るステップが、装置上にマスキング層を付着形成すると
    共にパターン形成し、半導体基板の一部を露出させるた
    めに装置を異方性エッチングし、前記マスキング層を除
    去する、上記各ステップを有することを特徴とする方
    法。
  20. 【請求項２０】 請求項１において、前記ビアを開口し
    た後に導電性コンタクトを形成することを特徴とする方
    法。
  21. 【請求項２１】 請求項２０において、前記導電性コン
    タクトを前記ゲート電極と第二の密接して隣接するゲー
    ト電極との間に形成し、その場合に前記コンタクトがこ
    れら二つのゲート電極に関して自己整合されることを特
    徴とする方法。
  22. 【請求項２２】 自己整合型コンタクトの製造方法にお
    いて、半導体基板の一部の上に第一絶縁層を形成し、本
    装置上に導電層を付着形成し、前記導電層上に第二絶縁
    層を付着形成し、前記第二絶縁層上にバリア層を付着形
    成し、前記バリア層、第二絶縁層及び導電層の一部を除
    去してゲート電極を画定し、本装置上に第三絶縁層を付
    着形成し、前記第三絶縁層から側壁スペーサを形成し、
    その場合に前記バリア層が前記側壁スペーサの形成期間
    中に前記ゲート電極を保護し、本装置上に第四絶縁層を
    付着形成し、前記第四絶縁層を介してビアを開口する、
    上記各ステップを有することを特徴とする方法。
  23. 【請求項２３】 請求項２２において、前記第一絶縁層
    を形成するステップが、半導体基板の一部の上に熱酸化
    物を成長させることを特徴とする方法。
  24. 【請求項２４】 請求項２２において、前記導電層が多
    結晶シリコンを有することを特徴とする方法。
  25. 【請求項２５】 請求項２２において、前記第二絶縁層
    が酸化物を有することを特徴とする方法。
  26. 【請求項２６】 請求項２２において、前記バリア層が
    窒化チタンを有することを特徴とする方法。
  27. 【請求項２７】 請求項２２において、前記バリア層、
    第二絶縁層及び導電層の一部を除去するステップが、本
    装置上にマスキング層を付着形成すると共にパターン形
    成し、本装置を異方性エッチングし、前記マスキング層
    を除去する、上記各ステップを有することを特徴とする
    方法。
  28. 【請求項２８】 請求項２２において、前記第三絶縁層
    が酸化物を有することを特徴とする方法。
  29. 【請求項２９】 請求項２２において、前記側壁スペー
    サを形成するステップが前記第三絶縁層を異方性エッチ
    ングすることを特徴とする方法。
  30. 【請求項３０】 請求項２２において、前記第四絶縁層
    が酸化物を有することを特徴とする方法。
  31. 【請求項３１】 請求項２２において、前記ビアを開口
    するステップが、本装置上にマスキング層を付着形成す
    ると共にパターン形成し、半導体基板の一部を露出させ
    るために本装置を異方性エッチングし、前記マスキング
    層を除去する、上記各ステップを有することを特徴とす
    る方法。
  32. 【請求項３２】 請求項２２において、前記側壁スペー
    サを形成した後に前記バリア層を除去することを特徴と
    する方法。
  33. 【請求項３３】 請求項３２において、前記バリア層を
    除去するステップが前記層を等方性エッチングすること
    を特徴とする方法。
  34. 【請求項３４】 請求項２２において、前記ビアを開口
    した後に前記バリア層の一部を除去し、その場合に前記
    ビアの形成期間中に前記バリア層が前記ゲート電極を保
    護することを特徴とする方法。
  35. 【請求項３５】 請求項３４において、前記ビアを開口
    した後に前記バリア層の一部を除去するステップが前記
    層を等方性エッチングすることを特徴とする方法。
  36. 【請求項３６】 請求項３５において、残存するバリア
    層の一部を絶縁性区域へ変換することを特徴とする方
    法。
  37. 【請求項３７】 請求項３６において、前記バリア層の
    一部を絶縁性区域へ変換するステップが、前記バリア層
    の一部を酸化することを特徴とする方法。
  38. 【請求項３８】 請求項２２において、前記ビアを開口
    した後に導電性コンタクトを形成することを特徴とする
    方法。
  39. 【請求項３９】 請求項３８において、前記導電性コン
    タクトを前記ゲート電極と第二の密接して隣接したゲー
    ト電極との間に形成し、その場合に、前記コンタクトが
    前記二つのゲート電極に関して自己整合されることを特
    徴とする方法。
  40. 【請求項４０】 集積回路用の構成体において、半導体
    基板、ゲート電極、前記ゲート電極の上表面上に設けた
    第一絶縁層、前記第一絶縁層の上表面上に設けたバリア
    層、前記ゲート電極の垂直側壁に沿って設けた側壁スペ
    ーサ、前記ゲート電極の一部の上に位置決めした第二絶
    縁層、を有することを特徴とする構成体。
  41. 【請求項４１】 請求項４０において、前記バリア層が
    前記第一絶縁層の一部のみを被覆することを特徴とする
    構成体。
  42. 【請求項４２】 請求項４１において、前記バリア層が
    前記第二絶縁層により完全に被覆されていることを特徴
    とする構成体。
  43. 【請求項４３】 請求項４１において、前記バリア層の
    一部が導体であり、且つその一部が絶縁体であることを
    特徴とする構成体。
  44. 【請求項４４】 請求項４０において、前記バリア層が
    前記ゲート電極の上表面を完全に被覆することを特徴と
    する構成体。
  45. 【請求項４５】 請求項４４において、前記バリア層が
    絶縁体であることを特徴とする構成体。
  46. 【請求項４６】 請求項４４において、前記バリア層の
    一部が第二絶縁層により被覆されていることを特徴とす
    る構成体。
  47. 【請求項４７】 請求項４４において、前記絶縁層によ
    り被覆されている前記バリア層の部分が導体であり、且
    つ前記第二絶縁層により被覆されていない前記バリア層
    の部分が絶縁体であることを特徴とする構成体。
JP4293603A 1991-10-31 1992-11-02 改良型自己整合型コンタクトプロセス Pending JPH05283359A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US78601991A 1991-10-31 1991-10-31
US786,019 1991-10-31

Publications (1)

Publication Number Publication Date
JPH05283359A true JPH05283359A (ja) 1993-10-29

Family

ID=25137358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4293603A Pending JPH05283359A (ja) 1991-10-31 1992-11-02 改良型自己整合型コンタクトプロセス

Country Status (4)

Country Link
US (2) US5369303A (ja)
EP (1) EP0540276B1 (ja)
JP (1) JPH05283359A (ja)
DE (1) DE69222390T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236713A (ja) * 1994-12-22 1996-09-13 Lg Semicon Co Ltd 半導体素子の製造方法
US6078073A (en) * 1996-06-19 2000-06-20 Kabushiki Kaisha Toshiba Semiconductor apparatus formed by SAC (self-aligned contact) method and manufacturing method therefor

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880022A (en) * 1991-12-30 1999-03-09 Lucent Technologies Inc. Self-aligned contact window
JP2925416B2 (ja) * 1992-11-09 1999-07-28 株式会社東芝 半導体集積回路装置の製造方法
US5679982A (en) * 1993-02-24 1997-10-21 Intel Corporation Barrier against metal diffusion
KR970010685B1 (ko) * 1993-10-30 1997-06-30 삼성전자 주식회사 누설전류가 감소된 박막 트랜지스터 및 그 제조방법
US5654570A (en) * 1995-04-19 1997-08-05 International Business Machines Corporation CMOS gate stack
US5960318A (en) * 1995-10-27 1999-09-28 Siemens Aktiengesellschaft Borderless contact etch process with sidewall spacer and selective isotropic etch process
US5773341A (en) 1996-01-18 1998-06-30 Micron Technology, Inc. Method of making capacitor and conductive line constructions
US5861340A (en) * 1996-02-15 1999-01-19 Intel Corporation Method of forming a polycide film
US5808362A (en) * 1996-02-29 1998-09-15 Motorola, Inc. Interconnect structure and method of forming
TW409361B (en) * 1999-05-13 2000-10-21 Mosel Vitelic Inc Self-aligned contact process
US6461743B1 (en) 2000-08-17 2002-10-08 Louisiana-Pacific Corp. Smooth-sided integral composite engineered panels and methods for producing same
US6940134B2 (en) * 2002-07-02 2005-09-06 International Business Machines Corporation Semiconductor with contact contacting diffusion adjacent gate electrode
US20060058854A1 (en) * 2004-09-14 2006-03-16 Scimed Life Systems, Inc. Method for stimulating neural tissue in response to a sensed physiological event
US7642152B2 (en) * 2005-09-07 2010-01-05 United Microelectronics Corp. Method of fabricating spacers and cleaning method of post-etching and semiconductor device
DE102009047891B4 (de) * 2009-09-30 2012-02-23 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Herstellung eines Transistors mit verbesserten Füllbedingungen in einem Austauschgateverfahren durch Eckenverrundung vor dem vollständigen Entfernen eines Platzhaltermaterials
KR102167625B1 (ko) * 2013-10-24 2020-10-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9548366B1 (en) * 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4743564A (en) * 1984-12-28 1988-05-10 Kabushiki Kaisha Toshiba Method for manufacturing a complementary MOS type semiconductor device
US4826781A (en) * 1986-03-04 1989-05-02 Seiko Epson Corporation Semiconductor device and method of preparation
US4855798A (en) * 1986-12-19 1989-08-08 Texas Instruments Incorporated Semiconductor and process of fabrication thereof
KR920007787B1 (ko) * 1987-06-09 1992-09-17 세이꼬 엡슨 가부시끼가이샤 반도체 장치 및 그 제조방법
US4786609A (en) * 1987-10-05 1988-11-22 North American Philips Corporation, Signetics Division Method of fabricating field-effect transistor utilizing improved gate sidewall spacers
US4922311A (en) * 1987-12-04 1990-05-01 American Telephone And Telegraph Company Folded extended window field effect transistor
JPH0783066B2 (ja) * 1989-08-11 1995-09-06 株式会社東芝 半導体装置の製造方法
US5043790A (en) * 1990-04-05 1991-08-27 Ramtron Corporation Sealed self aligned contacts using two nitrides process

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236713A (ja) * 1994-12-22 1996-09-13 Lg Semicon Co Ltd 半導体素子の製造方法
US6078073A (en) * 1996-06-19 2000-06-20 Kabushiki Kaisha Toshiba Semiconductor apparatus formed by SAC (self-aligned contact) method and manufacturing method therefor
US6483138B1 (en) 1996-06-19 2002-11-19 Kabushiki Kaisha Toshiba Semiconductor apparatus formed by SAC (self-aligned contact)

Also Published As

Publication number Publication date
DE69222390T2 (de) 1998-03-19
US5500382A (en) 1996-03-19
EP0540276A2 (en) 1993-05-05
US5369303A (en) 1994-11-29
EP0540276B1 (en) 1997-09-24
EP0540276A3 (ja) 1994-02-23
DE69222390D1 (de) 1997-10-30

Similar Documents

Publication Publication Date Title
JPH05283359A (ja) 改良型自己整合型コンタクトプロセス
US6232647B1 (en) Air gap with borderless contact
JP3219909B2 (ja) 半導体装置の製造方法
JPH04335525A (ja) 集積回路用局所的相互接続体
JPH0645457A (ja) 集積回路においてコンタクトビアを製造する方法
JPH04211134A (ja) 集積回路及びその製造方法
JP3453163B2 (ja) 集積回路においてコンタクト構成体を製造する方法
JP3442596B2 (ja) 半導体装置の製造方法
US5989987A (en) Method of forming a self-aligned contact in semiconductor fabrications
US5753565A (en) Method of reducing overetch during the formation of a semiconductor device
KR0180287B1 (ko) 반도체장치의 배선구조 및 그의 제조방법
EP0526244B1 (en) Method of forming a polysilicon buried contact
US5589418A (en) Method of forming a polysilicon buried contact
US6194257B1 (en) Fabrication method of gate electrode having dual gate insulating film
JP2900729B2 (ja) 半導体装置の製造方法
US6759320B2 (en) Method of reducing overetch during the formation of a semiconductor device
US5817570A (en) Semiconductor structure for an MOS transistor and method for fabricating the semiconductor structure
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
JP3007994B2 (ja) Ｍｏｓ半導体装置の製造方法
JPH03142826A (ja) 半導体装置の製造方法
JPH07263554A (ja) 半導体装置及びその製造方法
JPH11354787A (ja) 半導体装置の製造方法
JPS6149439A (ja) 半導体装置の製造方法
JP2001291846A (ja) 半導体記憶装置及びその製造方法
JPH1117165A (ja) 半導体装置の積層ゲート構造