JP2925416B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2925416B2 JP2925416B2 JP4322305A JP32230592A JP2925416B2 JP 2925416 B2 JP2925416 B2 JP 2925416B2 JP 4322305 A JP4322305 A JP 4322305A JP 32230592 A JP32230592 A JP 32230592A JP 2925416 B2 JP2925416 B2 JP 2925416B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- polycrystalline silicon
- conductive film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 79
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 238000000034 method Methods 0.000 title claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 90
- 238000005530 etching Methods 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 44
- 239000012535 impurity Substances 0.000 claims description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000005468 ion implantation Methods 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000010953 base metal Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
装置に係り、特にゲ−ト上に形成された微細化された配
線構造を有する半導体集積回路装置の製造方法に関す
る。
化は著しく、高度な微細化技術が必要になっている。と
くにメモリなどに多用されるMOS型構造の半導体集積
回路装置は、1つのウエルに複数のゲ−ト電極が併置さ
れておりその間は、微細化によって益々狭くなってきて
いる。そのために、半導体基板内の活性領域に接続され
外部の半導体基板上を介して他の領域に接続する配線
は、ゲ−ト電極間にコンタクト孔を設ける、いわゆる、
ゲ−トセルフアラインコンタクト(ゲ−トSAC)を利
用している。従来、このゲ−トセルフアラインコンタク
トを形成する場合は下地の半導体基板とコンタクトをと
る配線が、MOSトランジスタのゲ−ト電極とショ−ト
しないようにゲ−ト電極の上部及び側部を半導体基板上
に形成されている層間絶縁膜よりもエッチング速度の遅
い絶縁膜で覆い、コンタクトを開孔してもゲ−ト電極と
配線の間には、十分な厚さの絶縁膜が残るようにしてい
た。
バ−エッチング時間を長くしていくとゲ−ト電極の上部
及び側部の絶縁膜は減少していくので、プロセスマ−ジ
ンはあまり無い。これを改善し、絶縁膜がより確実に残
る方法として、ゲ−ト電極を絶縁膜で覆った後、全面に
絶縁膜と多結晶シリコン膜を堆積し、その上に平坦化の
ための絶縁膜を堆積してメルトした後、多結晶シリコン
膜上の絶縁膜を多結晶シリコンと選択比のとれるエッチ
ング方法で除去し、続いてこの多結晶シリコン膜を除去
する方法がある。こうすることで、ゲ−ト電極を覆って
いる絶縁膜が、エッチングされること無く、半導体基板
とのコンタクトを形成する部分の層間絶縁膜厚をゲ−ト
電極を覆っている絶縁膜よりかなり薄くすることができ
るので、ある程度オ−バ−エッチングしてもゲ−ト電極
の周囲には十分な厚さの絶縁膜を残すことができる。
メモリなどに用いる半導体集積回路装置の製造工程断面
図を示したものである。例えば、LOCOS法などでN
型シリコン半導体基板1に素子分離領域16を形成した
後、Pウエル領域21を形成する。次いで、例えば、熱
酸化などによるSiO2 のゲ−ト酸化膜2を半導体基板
1全面に形成する。ゲ−ト酸化膜2の上に多結晶シリコ
ンなどのゲ−ト電極3が1対形成される。ゲ−ト電極の
多結晶の上にMoやWなどの高融点金属のシリサイド膜
を堆積させてゲ−ト電極の低抵抗化を図ることも行われ
ている。この従来例ではゲ−ト電極3は、図17に示す
ように多結晶シリコン膜31の上にWSi2 膜32が形
成されている。ゲ−ト電極3の多結晶シリコンには、B
又はPを高濃度に拡散し抵抗を下げる。このゲ−ト電極
3は、SiO2 などの絶縁膜4によって被覆されてい
る。次ぎに、例えば、イオン注入によってN型不純物を
半導体基板1のウエル領域21に注入してゲ−ト電極3
が形成されている半導体基板1の領域の両脇にN型ソ−
ス/ドレイン領域22を形成する。
絶縁膜4を被覆するように、例えばSi3 N4 のような
絶縁膜23が半導体基板1表面を被覆し、さらに、この
上に多結晶シリコン膜24を堆積させる。次にこの多結
晶シリコン膜24の上に膜厚のBPSG(Boron Phosph
arus Silicate Glass)膜8を形成する。次ぎに、BPS
G膜8の表面は、メルトされて平坦化される。そして、
平行に形成されているゲ−ト間の所定の領域を除いてフ
ォトレジスト9を施し、BPSG膜8が露出している部
分をRIEなどの異方性エッチングによって開口しコン
タクト孔25を形成する。このコンタクト孔25は、ゲ
−ト電極3の上にもかかるように比較的広く開口する。
このエッチング速度は、多結晶シリコン24より表面が
平坦化されたBPSGからなる絶縁膜8の方が20倍程
度速いので、BPSG膜8にコンタクト孔25を形成し
たときにBPSG膜8がほぼ完全に開口されても、BP
SG膜8の下の多結晶シリコン膜24は、殆どエッチン
グされずに残る(図17)。
コン膜24は、エッチング除去し、絶縁膜23を露出さ
せる。次ぎに、ゲ−ト電極3、その上の絶縁膜4及び絶
縁膜23を被覆する多結晶シリコン24を大体800〜
850℃程度の高温で加熱酸化処理して、多結晶シリコ
ン膜24をシリコン酸化物に変えてBPSG膜8の一部
にする(図18)。次ぎに、RIEなどの異方性エッチ
ングなどにより、コンタクト孔25内の絶縁膜23及び
ゲ−ト酸化膜2をエッチング除去し、半導体基板1の表
面を露出させると共に、絶縁膜23からコンタクト孔2
5内においてゲ−ト電極の絶縁側壁26を形成する。そ
の時、ゲ−ト電極3を被覆する絶縁膜4は、エッチング
により少し削られている。次いで、半導体基板1のソ−
ス/ドレイン領域22に接続される配線10がコンタク
ト孔25及び平坦化されたBPSG膜8の上に形成する
(図19)。配線10は、例えば、多結晶シリコン膜か
らなり、その上にWSi2 のような高融点金属のシリサ
イド膜を形成して複合膜にすることもできる。多結晶シ
リコン膜には、イオン注入などにより、B又はPを高濃
度に拡散しその抵抗を低くしている。
S型半導体装置においては、ゲ−ト電極を構成する多結
晶シリコン膜やゲ−トSACに形成された配線の多結晶
シリコン膜にはBやPなどの不純物を高濃度に拡散して
その抵抗を下げているが、この配線の多結晶シリコン膜
に不純物を拡散するには、イオン注入法を用いている。
この配線がゲ−ト電極4上に配置している場合には、イ
オンが配線を通してその下のゲ−ト電極に入り過剰な不
純物が不必要に増加したり、あるいは、ゲ−ト電極に入
る不純物の導電型が元からゲ−ト電極に存在する不純物
の導電型と異なると実質的に不純物が減少したことにな
り、安定したゲ−ト特性が得られなくなる。また、前述
の第1の従来方法では、ゲ−ト電極を覆う絶縁膜とその
上に堆積された層間絶縁膜とのエッチング選択比が十分
取れないために、コンタクト開孔時のオ−バ−エッチン
グ時間が長くなると、ゲ−ト電極を覆う絶縁膜が薄くな
り、最悪の場合無くなってしまうので、コンタクトをと
る配線とゲ−ト電極とがショ−トしてしまう。このショ
−トを防止するために、前述の第2の従来方法では、多
結晶シリコン膜を用いるためにオ−バ−エッチングに対
するマ−ジンは、向上するが、多結晶シリコン膜が導電
性のために、何らかの方法で絶縁膜であるシリコン酸化
膜に変化させる必要がある。
孔の開孔時にこの多結晶シリコン膜でエッチングがスト
ップしてしまい、下地の半導体基板とコンタクトが取れ
なかったり、コンタクトが取れてもこの多結晶シリコン
膜を通して他のコンタクトと短絡してしまう恐れがあ
る。さらに、多結晶シリコン膜を酸化するには、通常高
温の酸化性雰囲気中である時間熱処理を行う必要がある
が、素子の微細化によりプロセスの低温化が進むと、こ
の多結晶シリコン膜を完全に酸化するのは難しくなり、
ゲ−トセルフアラインコンタクトを形成するのが困難に
なる。本発明は、このような事情によって成されたもの
であり、安定したゲ−ト電極を提供すると共に、ゲ−ト
電極を覆う絶縁膜をコンタクトの開孔時に減少されるこ
と無くゲ−トSACを形成する方法を提供する。
に設けられる多結晶又はアモルファスシリコン膜を有す
る配線のゲ−ト電極の上に配置される部分は、この配線
の他の部分より厚くしまた、少なくとも多結晶又はアモ
ルファスシリコン膜を有するゲ−ト電極を備えた半導体
基板にゲ−トSACを形成する際に前記ゲ−ト電極上に
形成した絶縁膜の上に多結晶又はアモルファスシリコン
膜を形成することを特徴としている。
方法は、半導体基板上にゲ−ト酸化膜を形成する工程
と、前記ゲ−ト酸化膜上に第1の導電膜を形成する工程
と、前記第1の導電膜上に第1の絶縁膜を形成する工程
と、前記第1の絶縁膜上に多結晶シリコン膜又はアモル
ファスシリコン膜からなる第2の導電膜を形成する工程
と、前記第2の導電膜、前記第1の絶縁膜及び前記第1
の導電膜をエッチングして前記第1の絶縁膜及び前記第
2の導電膜に被覆された第1の導電膜のゲ−ト電極を形
成する工程と、前記前記第2の導電膜を被覆するように
前記半導体基板上に前記第2の導電膜よりエッチング速
度の速い第2の絶縁膜を、前記第1の導電膜、前記第1
の絶縁膜及び前記第2の導電膜を合わせた厚さより厚く
形成する工程と、前記第2の絶縁膜の表面を前記第2の
導電膜が露出するまで除去してその表面を平坦化する工
程と、前記第2の絶縁膜の除去されなかった部分の所定
の領域を、前記第2の導電膜をマスクとしてエッチング
し、自己整合的にコンタクト孔を形成して前記半導体基
板表面を露出させる工程と、前記第2の導電膜上、前記
第2の絶縁膜上及び前記コンタクト孔内に前記半導体基
板に接する多結晶シリコン膜又はアモルファスシリコン
膜からなる配線を形成する工程と、前記配線を構成する
多結晶シリコン膜又はアモルファスシリコン膜に不純物
をイオン注入する工程とを備えていることを特徴として
いる。
2の導電膜からなる積層体の側面に絶縁側壁を形成する
ようにしても良い。また前記第2の絶縁膜の除去されな
かった部分の所定の領域を、前記第2の導電膜をマスク
としてエッチングし、自己整合的にコンタクト孔を形成
して前記半導体基板表面を露出させる工程において、前
記第2の絶縁膜を前記コンタクト孔の側面に残して絶縁
側壁を形成するようにしても良い。
厚くすることによって配線に注入される不純物のゲ−ト
電極へのド−プが防止される。また、前記多結晶または
アモルファスシリコン膜は、ゲ−トSACを形成される
ときにゲ−ト電極上の絶縁膜がオ−バ−エッチングされ
るのを防止するストッパとして用いられる。
する。まず、図1を参照して第1の実施例を説明する。
図は、本発明に係るSRAMメモリのPウエル内に形成
された素子の断面図である。半導体装置の高集積化に伴
って、例えば、この様なメモリに用いるMOSトランジ
スタのゲ−ト間は短くなる一方であり、半導体基板の内
部回路と半導体基板上に形成されている配線とを電気接
続するために形成されるゲ−ト間の絶縁膜のコンタクト
孔は、この実施例のようにゲ−トSACを用いるのが一
般的になっている。N型シリコン半導体基板1には、例
えば、LOCOS法による素子分離領域16が形成され
ており、その領域内には、Pウエル21が形成されてい
る。Pウエル内には、MOSトランジスタのN型のソ−
ス/ドレイン領域22が形成されている。半導体基板1
表面には、ゲ−ト酸化膜2が後述するコンタクト孔25
内のコンタクト部を除いて形成されている。ゲ−ト酸化
膜2の上には、多結晶シリコンのゲ−ト電極3を形成す
る。この多結晶シリコン中にはB又はPなどの不純物が
イオン注入されていてその抵抗を低くしている。その不
純物濃度は、特性によって調整されており、ゲ−ト電極
が形成されたときに拡散される。
2 などの絶縁膜4を形成する。この上にさらに500〜
3000オングストロ−ム厚程度の多結晶シリコン膜5
が形成されている。このゲ−ト電極3、絶縁膜4及び多
結晶シリコン膜5の積層体が形成されている部分及びコ
ンタクト孔25以外は、エッチバックして平坦化されて
いるBPSG膜8が形成されている。その厚さは、この
積層体とほぼ同じである。この積層体は、その表面をS
iO2 などの絶縁膜7で被覆されている。そして、この
BPSG膜8のコンタクト孔25が2つのゲ−ト電極間
に形成されている。コンタクト孔25の内側面には絶縁
側壁26が形成されている。このソ−ス/ドレイン領域
22に接続するように多結晶シリコンからなる配線10
をゲ−ト電極3上の多結晶シリコン膜5、BPSG膜8
及びコンタクト孔25内に形成する。配線10の多結晶
シリコンにはPをイオン注入などでド−プしてその抵抗
を小さくする。この配線10や絶縁膜8を被覆するよう
にBPSG膜などからなる層間絶縁膜12を形成する。
形成して多結晶シリコン膜10を露出させ、このコンタ
クト孔と層間絶縁膜12上に金属配線14を形成して多
結晶シリコン膜10と電気接続させる。金属配線14
は、SiやCuを含むアルミ合金からなり、バリアメタ
ルとして一般にTi/TiNなどの積層下地金属配線膜
13を金属配線14と配線10との間に形成する。この
金属配線14を被覆するようにPSG(Phospho-silica
te Glass) などからなる絶縁保護(パッシベ−ション)
膜15を形成する。この様にゲ−ト電極3の上に形成さ
れている絶縁膜4の上の多結晶シリコン膜5は、その表
面が一部製造工程中のエッチング処理によって薄くなっ
ているが、500〜3000オングストロ−ム程度の厚
さがある。そして、多結晶シリコン膜5とその上の多結
晶シリコンの配線10は、同じ材料で出来ているので、
実質的に、この配線10は、ゲ−ト電極上において50
0〜3000オングストロ−ム程度膜厚になっている事
になる。したがって、配線10の多結晶シリコン膜に不
純物をド−プする場合でもその不純物がゲ−ト電極3に
まで到達しないので、不純物の混入によるMOSトラン
ジスタのしきい値電圧が変化するなどトランジスタ特性
を変えることはない。また、ゲ−ト電極3の不純物と配
線10の不純物の導電型が同じであっても互いに異なっ
ていても相互に影響を受けることはない。そのために配
線10の不純物の導電型は、ゲ−ト電極3にド−プされ
ている不純物の導電型を考慮すること無く、任意に決定
できる。
の半導体集積回路装置の製造方法を説明する。これら図
は、半導体装置の製造工程断面図である。例えば、1〜
10Ωcmの抵抗率のN型シリコン半導体基板1に素子
分離領域16を形成した後、フォトリソグラフィとイオ
ン注入法を用いて、例えば、1×1015〜1×1017c
m-3程度の不純物濃度のPウェル領域21を形成する。
この素子分離領域はLOCOS法により形成してもよい
し、半導体基板1にトレンチを形成しその中に絶縁物を
埋め込む素子分離法により形成しても良い。またPウェ
ルの形成は、素子分離領域の形成前に行っても良い。続
いて、例えば、50〜200Aの厚さのゲート酸化膜2
を形成し、フォトリソグラフィとイオン注入法を用いて
MOSトランジスタのしきい値電圧を合わせるのに必要
なチャネルイオンを注入した後、ゲート電極となる多結
晶シリコン膜3を例えば1000〜4000オングスト
ロ−ム程度堆積する。続いて、この多結晶シリコン膜3
中にフォトリソグラフィとイオン注入法またはリン雰囲
気中でのアニール処理により1×1019から5×1021
cm-3程度の濃度になるように不純物をドーピングす
る。
ン膜であるが、上にモリブデンやタングステンやチタン
などの高融点金属のシリサイド膜を堆積させて低抵抗化
をはかっても良い。引き続き酸素や窒素を含む絶縁膜4
を例えば500〜3000オングストロ−ム程度堆積
し、続いて、多結晶シリコン膜5を例えば500〜30
00オングストロ−ム程度堆積する。これらの膜の堆積
は、常圧やLPなどのCVD法を用いても良いし、スパ
ッタリング法を用いても良い(図2)。次に多結晶シリ
コン膜5の上にフォトレジスト6を形成し、これをパタ
−ニングする。そして、フォトリソグラフィと異方性エ
ッチングを用いて、多結晶シリコン膜5、次に絶縁膜
4、最後に多結晶シリコン膜3をエッチングしてゲート
電極を形成する(図3)。その後、フォトレジスト6を
剥離し、必要により、例えば、800〜900℃の酸素
雰囲気中で10〜60分程度熱処理を行って、ゲ−ト電
極3、絶縁膜4及び多結晶シリコン膜5表面を絶縁膜7
で被覆する。続いて、MOSトランジスタのソース/ド
レイン領域の形成のために、フォトリソグラフィとイオ
ン注入法を用いて、例えば、Asを30〜80KeVの
加速電圧、ド−ズ量1×1016cm-2程度でイオン注入
する。
前後に絶縁膜を、例えば、500〜2000オングスト
ロ−ム程度堆積し、全面をRIEなどの異方性エッチン
グによりエッチングし、ゲート電極の側部にこの絶縁膜
からなる側壁を形成しても良い。続いて、不純物活性化
のためのアニールを、例えば、800〜900℃で10
〜30分程度窒素雰囲気中で行ってソ−ス/ドレイン領
域22を半導体基板1表面領域に形成後、絶縁膜8を3
000〜12000オングストロ−ム程度堆積する。こ
のときは、ステップカバッレジの良いLPCVD法を用
いると良い。このときの絶縁膜は、シリコン酸化膜や窒
化膜でも良いし、BやPなどの不純物を1×1020〜5
×1021cm-3程度含むシリコン酸化膜でも良いし、そ
れらを組み合わせた多層膜でも良い(図4)。
ング速度が速く、多結晶シリコン膜5に対してはエッチ
ング速度が遅いエッチング方法を用いて、多結晶シリコ
ン膜5が露出するまで絶縁膜8をエッチバックする。こ
のエッチバックは、RIE(Reactive Ion Etching)と呼
ばれるプラズマガスを用いた方法でも良いし、ポリッシ
ュと呼ばれる研磨剤を用いた機械的科学的研磨方法によ
りエッチングしても良い。いずれにしても多結晶シリコ
ン膜5をエッチングストッパとしてエッチングし、平坦
化を行う(図5)。例えば、RIEを用いてエッチング
を行う場合、多結晶シリコンに対するエッチング速度は
遅く、多結晶シリコンに対するエッチング速度を1とし
た場合に、BPSG、Si3 N4 、CVDSiO2 など
は、大体10〜20の速度でエッチングされる。
ゲート電極間にコンタクト孔をパターニングしてフォト
レジスト9を形成する。このとき、ゲートSACである
から当然コンタクト孔はゲート電極3上にかかる形とな
る。次に、多結晶シリコン膜5に対してはエッチング速
度が遅いエッチング法により、コンタクト孔25を開孔
する。このとき多結晶シリコン膜5は殆どエッチングさ
れていないためゲート電極3の側部には絶縁膜8により
側壁26が自動的に形成される。この自動的に形成され
る側壁26により、ゲート電極3とコンタクト開孔後に
堆積する多結晶シリコン膜が電気的に絶縁される。ここ
の電気的絶縁は、ゲートSACを実現する上で重要であ
るが、特に絶縁のために側壁を形成する工程を設けなく
ても、コンタクト開孔時に自動的に設けられるので工程
数の削減にもつながる(図6)。次に、フォトレジスト
9を剥離した後、多結晶シリコン膜10を堆積する。続
いて、フォトリソグラフィとイオン注入法を用いて多結
晶シリコン膜10に、例えば、Pを30〜60KeV、
ド−ズ量1×1015〜1×1016cm-2程度でイオン注
入する。フォトレジスト9を剥離させた後、モリブデン
やタングステンやチタンなどの高融点金属のシリサイド
膜を堆積させて低抵抗化をはかることもできる(図
7)。
ングを用いて、フォトレジスト11を形成して堆積した
多結晶シリコン膜10をパターニングする。このときエ
ッチングストッパーとして用いた多結晶シリコン膜5
は、多結晶シリコン膜10の下にある部分以外は除去さ
れる。従来は、高温の酸素雰囲気中で酸化することによ
り、多結晶シリコン膜5を絶縁膜であるシリコン酸化膜
に酸化していたが、本発明ではそのようにストッパー層
を除去するような工程は必要なく、熱処理時間も短くな
るためにMOSトランジスタを作成するために有利であ
る。特に、多結晶シリコンのエッチングストッパ5を除
去する必要がないことが半導体装置の製造を有利にして
いる。フォトレジスト11を剥離してから、例えば、8
00〜900℃で10〜30分程度酸素或いは窒素雰囲
気中で熱処理を行う(図8)。その後、層間絶縁膜12
を半導体基板1上に堆積し、配線となる多結晶シリコン
膜10を被覆する。この層間絶縁膜12は、シリコン酸
化膜や窒化膜でも良いし、BやPなどの不純物を1×1
020〜1×1021cm-3程度含むシリコン酸化膜でも良
く、また、これらを組合わせた多層膜でもよい(図
9)。
チングを用いて、層間絶縁膜12にコンタクトを開孔
し、例えば、TiやTiNなどの下地金属配線膜13及
びその上のAl−Si−Cu合金などからなる金属配線
14を層間絶縁膜12上及びコンタクト内の配線10の
上にスパッタリングにより堆積刷る。これをフォトリソ
グラフィと異方性エッチングでパタ−ニングし、300
〜500℃程度の水素を含む不活性ガス雰囲気中で、例
えば、10〜60分程度の熱処理を行い、その後燐珪酸
ガラスやシリコン窒化膜やこれらの多層膜などからなる
絶縁保護(パッシベ−ッション)膜15を堆積させる。
以上、NMOS集積回路に用いた例を説明したが、不純
物の導電型を逆にしてPMOS集積回路に適用する事
も、両者を有するCMOS集積回路や他のMOSトラン
ジスタを有するすべての集積回路に適用可能である。
実施例について説明する。前の実施例は、1素子領域内
に形成された2つのMOSトランジスタのゲ−ト電極間
のゲ−トSACに形成された配線構造に係るものである
が、ここでは、CMOS構造の集積回路に形成されたゲ
−トSAC内の配線構造に関する。半導体装置の微細化
に伴い半導体集積回路が形成される半導体基板内の素子
が形成されるウエル領域も当然狭くなり、そのウエル内
の素子とコンタクトを介して電気接続する配線も非常に
小さな領域に形成しなくてはならないので、ゲ−トSA
Cを利用することは必要である。半導体基板には、例え
ば、抵抗率が1〜10Ωcm程度のN型シリコン半導体
基板1を用い、この半導体基板1に、例えば、埋込み構
造の素子分離領域16を形成してからフォトリソグラフ
ィとイオン注入法を用いてPウエル領域21を形成す
る。そして、半導体基板1上には、熱酸化などにより5
0〜200オングストロ−ム厚程度のゲ−ト酸化膜2を
形成する。次に、2000オングストロ−ム厚程度の多
結晶シリコン膜31をゲ−ト酸化膜2上に堆積する。こ
の多結晶シリコン膜31には、Pなどの不純物をイオン
注入し拡散する。多結晶シリコンに代えてアモルファス
シリコンを用いることができる。多結晶シリコン膜31
の上に次は、1000オングストロ−ム厚程度のWSi
2 膜32を堆積させ、その上に2000オングストロ−
ム厚程度のSiO2 の絶縁膜4を形成し、さらにその上
に1000オングストロ−ム厚程度の多結晶シリコン膜
5を堆積させる(図10)。
ファスシリコンを用いることができる。これらの膜の形
成には、CVDやスパッタリングなどを利用する。次
に、これらの積層膜をフォトリソグラフィと異方性エッ
チングによりパタ−ニングしてPウエル21上及び半導
体基板1上に多結晶シリコン膜31及びWSi2 膜32
から構成されるゲ−ト電極3及びその上のSiO2 膜4
とストッパとなる多結晶シリコン膜5を形成する。続い
て、半導体基板1表面に形成されているゲ−ト電極3、
絶縁膜4及び多結晶シリコン膜5の積層体を被覆するよ
うに窒化シリコン(Si3 N4 )膜を形成する。そし
て、この窒化シリコン膜をRIEなどの異方性エッチン
グによりエッチング処理を行ってこの積層体に窒化シリ
コンからなる絶縁側壁26を施す(図11)。次いで、
MOSトランジスタのソ−ス/ドレイン領域を形成す
る。Pウエル21には、Asなどをイオン注入してN型
ソ−ス/ドレイン領域22を形成し、半導体基板1に
は、Bをイオン注入してP型ソ−ス/ドレイン領域22
1を形成する。続いて、これら積層体を含めて半導体基
板表面をSiO2 絶縁膜7で被覆し、その上にBPSG
膜8を膜厚に形成する(図12)。
エッチング速度が速く、多結晶シリコン膜5に対しては
エッチング速度の遅いRIEなどのエッチング方法によ
り、多結晶シリコン膜5が露出するまでBPSG膜8を
エッチバックし、BPSG膜8の表面を平坦化する。こ
の時、多結晶シリコン膜5は、エッチングストッパとし
て利用される(図13)。次ぎに、平坦化されたBPS
G膜8上にパタ−ニングされたフォトレジスト9を形成
し、RIEなどの異方性エッチングを用いてコンタクト
孔25を形成する。このコンタクト孔25は、Pウエル
21のゲ−ト電極に近接したゲ−トSACであり、この
ゲ−ト電極上にかかる形となる。やはり多結晶シリコン
膜5は、殆どエッチングされないので、前記絶縁側壁2
6は、コンタクト孔25内の絶縁側壁26として残る
(図14)。
されたBPSG膜8及びコンタクト孔25内等に堆積さ
せて、ソ−ス/ドレイン領域22と多結晶シリコン膜1
01を接続する。この多結晶シリコン膜101には、P
など不純物をイオン注入してその抵抗値を調整する。そ
して、多結晶シリコン101の上にWSi2 膜102を
堆積し、この多結晶シリコン膜101とWSi2 膜10
2とで配線10を形成する(図15)。次ぎに、配線1
0を被覆するようにCVDSiO2 の層間絶縁膜12を
半導体基板1上に形成し、ここにもコンタクト孔を設け
る。そして、例えば、TiNの下地金属配線膜13とそ
の上にAl−Si−Cu合金の金属配線14を形成し、
これらと金属配線10とを電気的に接続する。そして、
金属配線14をPSGなどのパッシベ−ション膜15で
保護する(図16)。
シリコン膜5は、ゲ−ト電極3の上に配置される多結晶
シリコン膜101を含む配線10のゲ−ト電極上の部分
の厚さを大きくすると共に、コンタクト孔を形成する際
のエッチングに対するエッチングストッパとして大きな
効果を有する。
ト電極に拡散される不純物濃度を正確に調整することが
できると共に、狭いゲ−ト電極間にコンタクトを形成す
るゲ−トSACが従来に比較して少ない工程で、しか
も、ゲ−トSAC形成のための熱工程をとくに必要とし
ない。また、絶縁膜を介してゲ−ト電極上に形成される
配線はその下地の絶縁膜が平坦化されているので、フォ
トリソグラフィやエッチングに対するプロセスマ−ジン
が広がる。
図。
図。
図。
図。
図。
図。
Claims (3)
- 【請求項1】 半導体基板上にゲ−ト酸化膜を形成する
工程と、 前記ゲ−ト酸化膜上に第1の導電膜を形成する工程と、 前記第1の導電膜上に第1の絶縁膜を形成する工程と、 前記第1の絶縁膜上に多結晶シリコン膜又はアモルファ
スシリコン膜からなる第2の導電膜を形成する工程と、 前記第2の導電膜、前記第1の絶縁膜及び前記第1の導
電膜をエッチングして、前記第1の絶縁膜及び前記第2
の導電膜に被覆された第1の導電膜のゲ−ト電極を形成
する工程と、 前記前記第2の導電膜を被覆するように前記半導体基板
上に前記第2の導電膜よりエッチング速度の速い第2の
絶縁膜を、前記第1の導電膜、前記第1の絶縁膜及び前
記第2の導電膜を合わせた厚さより厚く形成する工程
と、 前記第2の絶縁膜の表面を前記第2の導電膜が露出する
まで除去してその表面を平坦化する工程と、 前記第2の絶縁膜の除去されなかった部分の所定の領域
を、前記第2の導電膜をマスクとしてエッチングし、自
己整合的にコンタクト孔を形成して前記半導体基板表面
を露出させる工程と、 前記第2の導電膜上、前記第2の絶縁膜上及び前記コン
タクト孔内に前記半導体基板に接する多結晶シリコン膜
又はアモルファスシリコン膜からなる配線を形成する工
程と、 前記配線を構成する多結晶シリコン膜又はアモルファス
シリコン膜に不純物をイオン注入する工程とを備えてい
ることを特徴とする半導体集積回路装置の製造方法。 - 【請求項2】 前記ゲ−ト電極、前記第1の絶縁膜及び
第2の導電膜からなる積層体の側面に絶縁側壁を形成す
ることを特徴とする請求項1に記載の半導体集積回路装
置の製造方法。 - 【請求項3】 前記第2の絶縁膜の除去されなかった部
分の所定の領域を、前記第2の導電膜をマスクとしてエ
ッチングし、自己整合的にコンタクト孔を形成して前記
半導体基板表面を露出させる工程において、前記第2の
絶縁膜を前記コンタクト孔の側面に残して絶縁側壁を形
成することを特徴とする請求項1に記載の半導体集積回
路装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4322305A JP2925416B2 (ja) | 1992-11-09 | 1992-11-09 | 半導体集積回路装置の製造方法 |
KR1019930023390A KR0139772B1 (ko) | 1992-11-09 | 1993-11-05 | 반도체 집적회로 장치 및 그 제조방법 |
US08/149,619 US5397910A (en) | 1992-11-09 | 1993-11-09 | Semiconductor integrated circuit device with wiring microstructure formed on gates and method of manufacturing the same |
US08/318,225 US5518961A (en) | 1992-11-09 | 1994-10-05 | Semiconductor integrated circuit device with wiring microstructure formed on gates and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4322305A JP2925416B2 (ja) | 1992-11-09 | 1992-11-09 | 半導体集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06151736A JPH06151736A (ja) | 1994-05-31 |
JP2925416B2 true JP2925416B2 (ja) | 1999-07-28 |
Family
ID=18142149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4322305A Expired - Fee Related JP2925416B2 (ja) | 1992-11-09 | 1992-11-09 | 半導体集積回路装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US5397910A (ja) |
JP (1) | JP2925416B2 (ja) |
KR (1) | KR0139772B1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06283612A (ja) * | 1993-03-26 | 1994-10-07 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
JP3532325B2 (ja) * | 1995-07-21 | 2004-05-31 | 株式会社東芝 | 半導体記憶装置 |
US6281562B1 (en) | 1995-07-27 | 2001-08-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device which reduces the minimum distance requirements between active areas |
JP3093620B2 (ja) * | 1995-10-19 | 2000-10-03 | 日本電気株式会社 | 半導体装置の製造方法 |
US5960304A (en) * | 1996-05-20 | 1999-09-28 | Texas Instruments Incorporated | Method for forming a contact to a substrate |
US6207543B1 (en) * | 1997-06-30 | 2001-03-27 | Vlsi Technology, Inc. | Metallization technique for gate electrodes and local interconnects |
JP3384714B2 (ja) | 1997-07-16 | 2003-03-10 | 富士通株式会社 | 半導体装置およびその製造方法 |
JP2000200838A (ja) * | 1998-10-30 | 2000-07-18 | Seiko Epson Corp | 半導体記憶装置およびその製造方法 |
US6682999B1 (en) * | 1999-10-22 | 2004-01-27 | Agere Systems Inc. | Semiconductor device having multilevel interconnections and method of manufacture thereof |
JP4236778B2 (ja) * | 1999-11-01 | 2009-03-11 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3759367B2 (ja) * | 2000-02-29 | 2006-03-22 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
US6576507B1 (en) * | 2000-11-14 | 2003-06-10 | International Business Machines Corporation | Selectively removable filler layer for BiCMOS process |
US6426247B1 (en) * | 2001-01-17 | 2002-07-30 | International Business Machines Corporation | Low bitline capacitance structure and method of making same |
US6803315B2 (en) * | 2002-08-05 | 2004-10-12 | International Business Machines Corporation | Method for blocking implants from the gate of an electronic device via planarizing films |
JP2004273835A (ja) | 2003-03-10 | 2004-09-30 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR920007787B1 (ko) * | 1987-06-09 | 1992-09-17 | 세이꼬 엡슨 가부시끼가이샤 | 반도체 장치 및 그 제조방법 |
JPH0230124A (ja) * | 1988-07-20 | 1990-01-31 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH073825B2 (ja) * | 1988-11-17 | 1995-01-18 | 株式会社東芝 | 半導体集積回路およびその製造方法 |
JPH0783066B2 (ja) * | 1989-08-11 | 1995-09-06 | 株式会社東芝 | 半導体装置の製造方法 |
US5215933A (en) * | 1990-05-11 | 1993-06-01 | Kabushiki Kaisha Toshiba | Method of manufacturing nonvolatile semiconductor memory device |
US5037777A (en) * | 1990-07-02 | 1991-08-06 | Motorola Inc. | Method for forming a multi-layer semiconductor device using selective planarization |
US5270240A (en) * | 1991-07-10 | 1993-12-14 | Micron Semiconductor, Inc. | Four poly EPROM process and structure comprising a conductive source line structure and self-aligned polycrystalline silicon digit lines |
DE69222390T2 (de) * | 1991-10-31 | 1998-03-19 | Sgs Thomson Microelectronics | Herstellungsverfahren eines selbstjustierenden Kontakts |
US5200358A (en) * | 1991-11-15 | 1993-04-06 | At&T Bell Laboratories | Integrated circuit with planar dielectric layer |
-
1992
- 1992-11-09 JP JP4322305A patent/JP2925416B2/ja not_active Expired - Fee Related
-
1993
- 1993-11-05 KR KR1019930023390A patent/KR0139772B1/ko not_active IP Right Cessation
- 1993-11-09 US US08/149,619 patent/US5397910A/en not_active Expired - Lifetime
-
1994
- 1994-10-05 US US08/318,225 patent/US5518961A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5518961A (en) | 1996-05-21 |
JPH06151736A (ja) | 1994-05-31 |
KR0139772B1 (ko) | 1998-06-01 |
US5397910A (en) | 1995-03-14 |
KR940012647A (ko) | 1994-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3669919B2 (ja) | 半導体装置の製造方法 | |
JP2643870B2 (ja) | 半導体記憶装置の製造方法 | |
JP3239940B2 (ja) | 半導体装置及びその製造方法 | |
US20020068423A1 (en) | Contact forming method for semiconductor device | |
US6340833B1 (en) | Integrated circuit polysilicon resistor having a silicide extension to achieve 100 % metal shielding from hydrogen intrusion | |
JP3563530B2 (ja) | 半導体集積回路装置 | |
JP2925416B2 (ja) | 半導体集積回路装置の製造方法 | |
JP3232043B2 (ja) | 半導体装置の製造方法 | |
JP3022744B2 (ja) | 半導体装置及びその製造方法 | |
KR100319681B1 (ko) | 전계 효과 트랜지스터 및 그 제조 방법 | |
JP3545592B2 (ja) | 半導体装置の製造方法 | |
JP3367480B2 (ja) | 半導体集積回路装置の製造方法 | |
US5702957A (en) | Method of making buried metallization structure | |
JP4211014B2 (ja) | 半導体装置の製造方法 | |
JP3324648B2 (ja) | 半導体装置の製造方法 | |
JPH06333944A (ja) | 半導体装置 | |
JP2000228523A (ja) | 電界効果トランジスタおよびその製造方法 | |
JPH06163535A (ja) | 半導体装置およびその製造方法 | |
KR19980014188A (ko) | 플럭 이온주입을 이용한 반도체장치 및 그 제조방법 | |
JP2685034B2 (ja) | 半導体装置およびその製造方法 | |
JPH06204173A (ja) | 半導体装置の製造方法 | |
JPH05166946A (ja) | 半導体装置の製造方法 | |
JP3247498B2 (ja) | 半導体装置の製造方法 | |
JP3116889B2 (ja) | 半導体装置の製造方法 | |
JP3037100B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090507 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090507 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100507 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110507 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110507 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120507 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |