JP3384714B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3384714B2
JP3384714B2 JP19123997A JP19123997A JP3384714B2 JP 3384714 B2 JP3384714 B2 JP 3384714B2 JP 19123997 A JP19123997 A JP 19123997A JP 19123997 A JP19123997 A JP 19123997A JP 3384714 B2 JP3384714 B2 JP 3384714B2
Authority
JP
Japan
Prior art keywords
insulating film
forming
film
gate electrode
diffusion region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19123997A
Other languages
English (en)
Other versions
JPH1140805A (ja
Inventor
浩助 鈴木
勝行 唐川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19123997A priority Critical patent/JP3384714B2/ja
Priority to US09/045,118 priority patent/US6878594B2/en
Publication of JPH1140805A publication Critical patent/JPH1140805A/ja
Application granted granted Critical
Publication of JP3384714B2 publication Critical patent/JP3384714B2/ja
Priority to US10/793,862 priority patent/US7232720B2/en
Priority to US11/798,366 priority patent/US7422942B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般に半導体装置に
関し、特に微細化され高速動作する半導体装置およびそ
の製造方法に関する。微細化技術の発展に伴い、ＭＯＳ
トランジスタ等の電界効果半導体装置の動作速度は年々
向上している。一方、このような非常に微細化された電
界効果半導体装置では古典的なグラジュアルチャネル近
似からのずれが顕著になり、いわゆるショートチャネル
効果が現れやすくなる。ショートチャネル効果が現れる
と、ドレイン電流をゲート電圧で制御できなるなる等の
問題が生じる。
【０００２】このため、従来より、このような非常に微
細化された電界効果半導体装置では、拡散領域の厚さを
ゲート長に対応して可能な限り減少させることがなされ
ていた。一方、拡散領域の深さをこのように非常に浅く
した場合、拡散領域の抵抗が増大してしまう問題が生じ
るため、従来より、拡散領域の表面にＣｏＳｉ2 等の低
抵抗シリサイド層を自己整合的に形成することが提案さ
れている。例えば特開平７−１１５１９８を参照。
【０００３】一方、従来より、非常に微細化された半導
体装置を作る技術として、いわゆる自己整合コンタクト
構造が提案されている。例えば特開平８−２７４２７８
を参照。
【０００４】
【従来の技術】図２２（Ａ）〜図２４（Ｈ）は、従来の
自己整合コンタクト構造の形成工程を説明する図であ
る。図２２（Ａ）を参照するに、まずｐ型Ｓｉ基板１上
にゲート酸化膜２とフィールド酸化膜２Ａが形成され、
次に図２２（Ｂ）の工程で前記図２２（Ａ）の構造上に
さらにポリシリコン層３が堆積される。堆積されたポリ
シリコン層３はＰ+のイオン注入によりｎ+ 型にドープ
され、さらに図２２（Ｃ）の工程でパターニングされ、
ゲート電極３Ａが形成される。図２２（Ｃ）の工程で
は、さらにこのようにして形成されたゲート電極３Ａを
マスクにＡｓ+ のイオン注入を行い、ゲート電極３Ａの
両側に、浅いｎ+ 型の拡散領域１Ａ，１Ｂを自己整合的
に形成する。
【０００５】次に、図２３（Ｄ）の工程において、前記
図２２（Ｃ）の構造上にＳｉＯ2 膜をＣＶＤ法により一
様に堆積し、さらにこれを基板１の面に実質的に垂直に
作用する異方性エッチングによりエッチングすることに
より、前記ゲート電極３Ａの両側に側壁酸化膜３ａ，３
ｂを形成する。さらに、図示の実施例では前記ゲート電
極３Ａおよび側壁酸化膜３ａ，３ｂをマスクにＡｓ+ の
イオン注入を行うことにより、拡散領域１Ｃ，１Ｄをそ
れぞれ拡散領域１Ａ，１Ｂに部分的に重なるように形成
し、いわゆるＬＤＤ（lightly doped drain ）構造を形
成する。
【０００６】さらに、図２３（Ｅ）の工程において、前
記図２３（Ｄ）の構造上に一様にＳｉＮ膜４をＣＶＤ法
あるいはスパッタリングにより堆積し、さらに図２３
（Ｆ）の工程で前記ＳｉＮ膜４上にＳｉＯ2 あるいはＰ
ＳＧ，ＢＰＳＧ等よりなる層間絶縁膜５を堆積する。層
間絶縁膜５には、さらに前記拡散領域１Ｃに対応してコ
ンタクトホール５Ａが、また拡散領域１Ｄに対応してコ
ンタクトホール５Ｂが、異方性ドライエッチング法等に
より形成される。ただし、コンタクトホール５Ａ，５Ｂ
は対応する拡散領域１Ｃあるいは１Ｄよりも実質的に大
きく形成して差し支えなく、このため深いコンタクトホ
ールを形成する際に問題となる解像度の問題は生じな
い。
【０００７】コンタクトホール５Ａ，５Ｂを形成するド
ライエッチングは前記ＳｉＮ膜４において停止し、その
結果、図２３（Ｆ）の状態ではコンタクトホール５Ａ，
５Ｂの底にＳｉＮ膜４が露出する。そこで、図２４
（Ｇ）の工程において前記ＳｉＮ膜４の露出部分がエッ
チングにより選択的に除去され、さらに図２４（Ｈ）の
工程において、ゲート酸化膜２のうち前記コンタクトホ
ール５Ａ，５Ｂの底に露出している部分が前記Ｓｉ基板
１に対して選択的にエッチング除去され、前記拡散領域
１Ｃ，１Ｄを露出する微細な開口部１ｃ，１ｄがそれぞ
れ形成される。
【０００８】開口部１ｃ，１ｄはフィールド酸化膜２Ａ
および側壁酸化膜３ａあるいは３ｂにより画成されてお
り、マスク工程を使うことなく自己整合的に形成され
る。すなわち、開口部１ｃ，１ｄは半導体装置が非常に
微細化した場合でも、フォトリソグラフィの解像限界に
妨げられることなく、安定に、再現性良く形成できる。
また、先にも説明したように、コンタクトホール５Ａ，
５Ｂは開口部１ｃあるいは１ｄに対応して微細化する必
要がないため、コンタクトホール５Ａ，５Ｂを形成する
フォトリソグラフィは容易に実行することができる。
【０００９】
【発明が解決しようとする課題】このように、図２２
（Ａ）〜図２４（Ｈ）に示す従来の工程は微細化された
半導体装置の製造に非常に有効であるが、先にも説明し
たように、このような微細化された半導体装置では浅い
拡散領域１Ｃ，１Ｄの抵抗が高くなるため、高速動作を
要求される半導体装置では、拡散領域１Ｃ，１Ｄの表面
に低抵抗シリサイド層を形成するのが望ましい。このよ
うなシリサイド層の形成を行おうとすると、先に説明し
た図２３（Ｄ）の工程において、ゲート酸化膜２のうち
の拡散領域１Ｃ，１Ｄを覆っている部分をエッチングに
より除去し、露出された拡散領域１Ｃ，１Ｄの表面にＣ
ｏあるいはＴｉ等の金属層を堆積し、自己整合的にメタ
ルシリサイドを形成することが考えられる。堆積された
金属層はメタルシリサイドの形成の後、エッチング等に
より除去される。自己整合シリサイドの形成について
は、例えば特開平７−１１５１９８を参照。
【００１０】しかし、このような構造では、次の図２３
（Ｅ）の工程でＳｉＮ膜４を堆積した場合、ＳｉＮ膜４
は拡散領域１Ｃ，１Ｄ表面のシリサイド層に直接にコン
タクトするため、図２４（Ｇ）の工程においてコンタク
トホール５Ａあるいは５Ｂ底部のＳｉＮ膜４をエッチン
グにより除去した場合、エッチングが拡散領域１Ｃ，１
Ｄにまでおよび、これを損傷させる危険がある。
【００１１】このため、このようなシリサイドを拡散領
域に形成した構造の半導体装置において自己整合コンタ
クトを形成しようとすると、前記図２３（Ｅ）の工程に
おいてＳｉＮ膜４を堆積する前に、前記ゲート酸化膜２
に対応して別のＳｉＯ2 膜をさらに堆積しておく必要が
ある。かかるＳｉＯ2 膜はＳｉＮ膜４のエッチングスト
ッパとして作用し、ＳｉＮ膜４をエッチングにより除去
する際に拡散領域１Ｃあるいは１Ｄに損傷が及ぶのを防
止する。一方、このようにして形成されたＳｉＯ2 は、
拡散領域１Ｃあるいは１Ｄに実質的な損傷を与えること
なく、選択エッチングにより容易に除去することができ
る。
【００１２】このようなエッチングストッパとして作用
するＳｉＯ2 膜はＣＶＤ工程により形成するのが一般的
であるが、シリサイドを浅い拡散領域表面に形成した半
導体装置では、ＳｉＯ2 膜をＣＶＤ法で形成した場合、
堆積時の高い温度の影響により、シリサイドを構成する
金属元素が拡散領域１Ｃあるいは１Ｄを横切ってＳｉ基
板にまで到達し、拡散領域に短絡を生じてしまう恐れが
ある。このため、前記ＳｉＯ2 エッチングストッパ膜
は、従来より低温堆積が可能なプラズマＣＶＤ法を使
い、典型的には５００°Ｃ以下の低い基板温度で形成さ
れていた。
【００１３】しかし、このような低温で形成されたＳｉ
Ｏ2 膜は膜中にＨ2 Ｏを含むことが多く、しかも形成さ
れた後、図２３（Ｅ）に示す工程においてＳｉＮ膜４で
覆われるため、膜中のＨ2 Ｏが脱出するのは困難であ
る。このようにして蓄積されたＨ2 Ｏは膜中においてＯ
ＨとＨの形で存在するが、特にＯＨがゲート酸化膜２近
傍に拡散した場合、界面準位（電子捕獲準位）を形成し
やすい。
【００１４】図２５は、このようなＳｉＯ2 エッチング
ストッパを使った自己整合コンタクト構造を示す図であ
る。ただし、図２５中、先に説明した部分には対応する
参照符号を付し、説明を省略する。図２５を参照する
に、図示の構造は前記ゲート酸化膜２上に、前記側壁酸
化膜３ａ，３ｂで挟まれたゲート電極３Ａを覆うように
ＳｉＯ2 よりなるエッチングストッパ膜６が、プラズマ
ＣＶＤ法を使った低温堆積により形成され、前記ＳｉＮ
膜４はＳｉＯ2 膜６を覆うように形成されている。
【００１５】このような構造では、先にも説明したよう
に、低温堆積されたＳｉＯ2 膜６中に含まれるＨ2 Ｏの
脱出が、膜６上にＳｉＮ膜４が存在するために困難で、
膜６中に蓄積されたＯＨがゲート酸化膜２とＳｉ基板１
との界面に拡散し、電子捕獲準位を形成する。このよう
な電子捕獲準位はゲート電極直下のチャネル領域で発生
するホットエレクトロンをゲート酸化膜２中に捕獲する
作用をし、捕獲された電子により半導体装置のしきい値
電圧が変化してしまう等の問題が生じる。
【００１６】また、図２２（Ａ）〜図２４（Ｈ）に示す
自己整合コンタクト構造はＳＲＡＭ等のいわゆるローカ
ル配線構造を有する高速半導体メモリ装置にも使うこと
が考えられるが、このようなローカル配線構造を有する
半導体装置では、前記拡散領域表面にシリサイドを形成
した場合、シリサイドとローカル配線構造を形成する金
属層との反応が生じる。かかる問題を回避するために
も、ＳｉＯ2 エッチングストッパ膜６の堆積は低温で行
う必要があるが、かかる低温堆積したＳｉＯ2 膜６は、
上に説明した問題を引き起こす。
【００１７】そこで、本発明は上記の課題を解決した半
導体装置およびその製造方法を提供することを概括的課
題とする。本発明のより具体的な課題は、自己整合コン
タクト構造を有する半導体装置において、窒化膜エッチ
ングストッパの下層に形成される酸化膜エッチングスト
ッパが含有するＨ2 Ｏの量を、拡散領域表面に形成され
たシリサイド層からの前記拡散領域中への金属元素の拡
散を生じることなく、あるいは拡散領域表面に形成され
たシリサイド層と前記拡散領域にコンタクトするローカ
ル配線層との反応を生じることなく、最小化することに
ある。
【００１８】
【課題を解決するための手段】本発明は、上記の課題
を、基板上にゲート電極を形成する工程と、前記基板中
に前記ゲート電極に隣接して拡散領域を形成する工程
と、前記ゲート電極の側壁面上に側壁酸化膜を形成する
工程と、前記ゲート電極を覆う層間絶縁膜中に、前記側
壁酸化膜で画成され、前記拡散領域を露出する自己整合
開口部を形成する工程とを含む半導体装置の製造方法に
おいて、前記自己整合開口部を形成する工程は、前記側
壁酸化膜およびさらに前記拡散領域を覆うように、酸化
物よりなる第１の絶縁膜を形成する工程と、前記第１の
絶縁膜上に、前記第１の絶縁膜とは組成の異なった第２
の絶縁膜を堆積する工程と、前記第２の絶縁膜上に前記
層間絶縁膜を形成する工程と、前記層間絶縁膜中に、前
記拡散領域に対応して、コンタクトホールを前記第２の
絶縁膜をエッチングストッパとして使って形成する工程
と、前記コンタクトホールの底において、前記第２の絶
縁膜を、前記第１の絶縁膜をエッチングストッパとして
除去する工程と、前記コンタクトホールの底において、
前記第１の絶縁膜を、前記拡散領域に対して選択的に除
去する工程とよりなり、前記第１の絶縁膜を形成する工
程は、プラズマＣＶＤ法により、高周波出力を１００Ｗ
以下に設定して実行されることを特徴とする半導体装置
の製造方法により、解決する。 また本発明は、上記の課
題を、基板上にゲート電極を形成する工程と、前記基板
中に前記ゲート電極に隣接して拡散領域を形成する工程
と、前記ゲート電極の側壁面上に側壁酸化膜を形成する
工程と、前記ゲート電極を覆う層間絶縁膜中に、前記側
壁酸化膜で画成され、前記拡散領域を露出する自己整合
開口部を形成する工程とを含む半導体装置の製造方法に
おいて、前記自己整合開口部を形成する工程は、前記側
壁酸化膜およびさらに前記拡散領域を覆うように、酸化
物よりなる第１の絶縁膜を形成する工程と、前記第１の
絶縁膜上に、前記第１の絶縁膜とは組成の異なった第２
の絶縁膜を堆積する工程と、前記第２の絶縁膜上に前記
層間絶縁膜を形成する工程と、前記層間絶縁膜中に、前
記拡散領域に対応して、コンタクトホールを前記第２の
絶縁膜をエッチングストッパとして使って形成する工程
と、前記コンタクトホールの底において、前記第２の絶
縁膜を、前記第１の絶縁膜をエッチングストッパとして
除去する工程と、前記コンタクトホールの底において、
前記第１の絶縁膜を、前記拡散領域に対して選択的に除
去する工程とよりなり、前記第１の絶縁膜を形成する工
程は、ＣＶＤ法により、ＳｉＨ４とＮ２Ｏをソースとし
て、実行されることを特徴とする半導体装置の製造方法
により、解決する。 また、本発明は上記の課題を、基板
上にゲート電極を形成する工程と、前記基板中に前記ゲ
ート電極に隣接して拡散領域を形成する工程と、前記ゲ
ート電極の側壁面上に側壁酸化膜を形成する工程と、前
記ゲート電極を覆う層間絶縁膜中に、前記側壁酸化膜で
画成され、前記拡散領域を露出する自己整合開口部を形
成する工程とを含む半導体装置の製造方法において、前
記自己整合開口部を形成する工程は、前記側壁酸化膜お
よびさらに前記拡散領域を覆うように、シリケートガラ
スよりなる第１の絶縁膜を形成する工程と、前記第１の
絶縁膜上に、前記第１の絶縁膜とは組成の異なった第２
の絶縁膜を堆積する工程と、前記第２の絶縁膜上に前記
層間絶縁膜を形成する工程と、前記層間絶縁膜中に、前
記拡散領域に対応して、コンタクトホールを前記第２の
絶縁膜をエッチングストッパとして使って形成する工程
と、前記コンタクトホールの底において、前記第２の絶
縁膜を、前記第１の絶縁膜をエッチングストッパとして
除去する工程と、前記コンタクトホールの底において、
前記第１の絶縁膜を、前記拡散領域に対して選択的に除
去する工程とよりなり、前記第１の絶縁膜を形成する工
程は、Ｐを含むシリケートガラスを堆積することにより
実行されることを特徴とする半導体装置の製造方法によ
り、解決する。 また、本発明は上記の課題を、基板と、
前記基板上に形成されたゲート電極と、前記基板中に前
記ゲート電極に隣接して形成された拡散領域と、前記ゲ
ート電極の側壁面上に形成された側壁酸化膜と、前記側
壁酸化膜で画成され、前記拡散領域を露出する自己整合
開口部とを含む半導体装置において、さらに前記ゲート
電極上に、前記側壁酸化膜を部分的に覆うように形成さ
れた第１の絶縁膜と、前記第１の絶縁膜上に形成され
た、組成の異なる第２の絶縁膜と、前記２の絶縁膜上に
堆積された層間絶縁膜と、前記層間絶縁膜中に、前記第
１および第２の絶縁膜を横切って、前記自己整合開口部
を露出するように形成されたコンタクトホールとを含
み、前記第１の絶縁膜には、ゲート電極下のゲート絶縁
膜中に界面準位を実質的に形成しない程度のＨ２Ｏが含
まれることを特徴とする半導体装置により、解決する。
また、本発明は上記の課題を、基板と、前記基板上に形
成されたゲート電極と、前記基板中に前記ゲート電極に
隣接して形成された拡散領域と、前記ゲート電極の側壁
面上に形成された側壁酸化膜と、前記側壁酸化膜で画成
され、前記拡散領域を露出する自己整合開口部とを含む
半導体装置において、さらに前記ゲート電極上に、前記
側壁酸化膜を部分的に覆うように形成された第１の絶縁
膜と、前記第１の絶縁膜上に形成された、組成の異なる
第２の絶縁膜と、前記第２の絶縁膜上に堆積された層間
絶縁膜と、前記層間絶縁膜中に、前記第１および第２の
絶縁膜を横切って、前記自己整合開口部を露出するよう
に形成されたコンタクトホールとを含み、前記第１の絶
縁膜は、６ｗｔ％以下の濃度のＰを含むＰＳＧよりなる
ことを特徴とする半導体装置により、解決する。 また、
本発明は、上記の課題を、基板と、前記基板上に形成さ
れたゲート電極と、前記基板中に前記ゲート電極に隣接
して形成された拡散領域と、前記ゲート電極の側壁面上
に形成された側壁酸化膜と、前記側壁酸化膜で画成さ
れ、前記拡散領域を露出する自己整合開口部とを含む半
導体装置において、さらに前記ゲート電極上に、前記側
壁酸化膜を部分的に覆うように形成された第１の絶縁膜
と、前記第１の絶縁膜上に形成された、組成の異なる第
２の絶縁膜と、前記第２の絶縁膜上に堆積された層間絶
縁膜と、前記層間絶縁膜中に、前記第１および第２の絶
縁膜を横切って、前記自己整合開口部を露出するように
形成されたコンタクトホールとを含み、前記第１の絶縁
膜は、４ｗｔ％以下の濃度のＢを含むＢＰＳＧよりなる
ことを特徴とする半導体装置により、解決する。 また、
本発明は上記の課題を、 （１）半導体基板内の不純物層表面に被着した高融点金
属層を加熱して自己整合的にシリサイド層を形成する工
程と、 （２）前記シリサイド層表面に、ＳｉＨ 4 に対するＮ 2 Ｏ
比を５以下としたガスを原料として用いたプラズマＣＶ
Ｄ法によって、絶縁膜を形成する工程と、 （３）前記工程（２）の後、大気放出することなく、前
記絶縁膜表面に重ねて、プラズマＣＶＤ法によって、窒
化膜を形成する工程と、 （４）前記窒化膜表面に、層間絶縁膜を形成する工程
と、 （５）前記層間絶縁膜表面から順にドライエッチングし
て、前記シリサイド層を露出するように窓をパターニン
グ開口する工程と、を有する半導体装置の製造方法によ
り、解決する。
【００１９】本発明では前記第１の絶縁膜が低温で生成
されるため、前記拡散領域表面に低抵抗シリサイド層が
形成されている場合でも、前記第１の絶縁膜形成の際の
熱処理でシリサイド中の金属元素が拡散領域中に拡散し
てしまい、短絡を生じる等の問題点が回避される。前記
高温ＣＶＤ法あるいは高温熱処理を行う場合でも、実際
の高温での熱処理期間が短い急速加熱処理法を使うこと
により、シリサイド拡散の問題を回避することができ
る。その結果、微細化された非常に浅い拡散領域におい
て生じる抵抗増大の問題が解決され、高速動作する半導
体装置が得られる。
【００２０】図１〜図１１は、前記第１の絶縁膜をプラ
ズマＣＶＤ法により形成した場合に膜中に取り込まれる
Ｈ2 Ｏの量を、ＴＤＳ（thermal desorption spectrosc
opy）により調べた結果を示す。このうち、図１は対照
標準試料であり、前記第１の絶縁膜（ＳｉＯ2 膜）を基
板温度を４８０°Ｃ，高周波電力を２００Ｗに設定して
形成した場合を、一方図２は基板温度を４００°Ｃ，高
周波出力を従来より使われている２００Ｗに設定して形
成した場合を示す。ただし、プラズマＣＶＤ工程は、並
行平板型のプラズマＣＶＤ装置を使い、ＳｉＨ4 とＮ2
Ｏとを気相原料として、典型的には１：４０の比率で供
給することにより行った。また、ＴＤＳ分析は、得られ
た基板を図示の温度範囲で加熱しながら、放出される化
学種、特にＨ2 ＯおよびＨＯの量を質量分析により求め
ることにより実行され、図中横軸は時間を、また左の縦
軸は放出された化学種の分圧をＴｏｒｒを単位として示
している。
【００２１】図１，２を参照するに、２００Ｗのプラズ
マＣＶＤ法により堆積されたＳｉＯ 2 膜では、加熱開始
直後から実質的な量のＨ2 ＯおよびＯＨの放出が生じ、
１０００°Ｃに達してもなおこれが続くことがわかる。
これに対し、図３，図４は、ぞれぞれＳｉＯ2 膜のプラ
ズマＣＶＤ法による堆積時の高周波電力を１００Ｗおよ
び５０Ｗに設定した場合のＨ2 ＯおよびＯＨの放出特性
を示す。図３，４を参照するに、堆積時の高周波電力を
低減することにより、膜中に取り込まれるＨ2 Ｏおよび
ＯＨの割合が実質的に減少することがわかる。
【００２２】さらに、図５は、前記プラズマＣＶＤ工程
において、基板温度を４００°Ｃ，高周波電力を１００
Ｗ、また気相原料として供給されるＳｉＨ4 に対するＮ
2 Ｏの比を１０とした場合の、膜中に取り込まれたＨ2
ＯおよびＯＨの放出特性を示す。この場合には、得られ
るＳｉＯ2 膜の屈折率が約１．５となる。これに対し、
例えば図３の例では、得られるＳｉＯ2 膜の屈折率は約
１．４７、また図１の比較対照例の場合、屈折率は約
１．４５である。図５を参照するに、得られるＳｉＯ2
膜中に取り込まれるＨ2 ＯおよびＮ2 Ｏの割合は、図３
の場合よりもさらに減少している。これは、形成された
ＳｉＯ2 膜中のＳｉ−Ｈ結合が増加することによるもの
と考えられる。
【００２３】これに対し、図６に示すようにＳｉＨ4 に
対するＮ2 Ｏの比をさらに増大させた場合には、膜中に
取り込まれるＨ2 ＯおよびＯＨの量は再び増加に転ず
る。このことから、プラズマＣＶＤにより第１の絶縁膜
に相当する酸化膜を堆積する場合には、酸化膜の屈折率
を約１．５以上、１．６３以下に設定するのが好ましい
ことがわかる。
【００２４】図７は、堆積時の高周波電力を２００Ｗと
した図２の結果から図１の比較対照実験の結果を差し引
いた差分を示す図である。図７を参照するに、先に図２
で説明したように、堆積された酸化膜は多量のＨ2 Ｏお
よびＯＨを含んでいる。これに対し、図８は、高周波電
力を１００Ｗとした図３の結果から図１の結果を差し引
いた同様な図であるが、Ｈ2 Ｏ，ＯＨが放出される割合
が大きく減少しているのがわかる。さらに、図９は、高
周波電力を５０Ｗとした図４の結果から図１の結果を差
し引いた差分を示す図である。図９を参照するに、Ｈ2
Ｏ，ＯＨの放出はさらに減少しているのがわかる。さら
に、図１０は、前記図５の屈折率が１．５の酸化膜に対
する結果から図１の結果を差し引いた差分を示す図であ
る。この場合には、Ｈ2 Ｏ，ＯＨの放出量はさらに減少
していることがわかる。これに対し、図１１は、図７に
示す屈折率が１．６３の酸化膜に対する結果から図１の
比較対照例の結果を差し引いた差分を示すが、図１１よ
りわかるように、膜中に取り込まれるＨ2 ＯおよびＯＨ
の量は再び増加していることがわかる。
【００２５】以上を要約するに、図２５に示す構造の半
導体装置を形成する場合、下側の絶縁膜６中に取り込ま
れるＨ2 ＯあるいはＯＨの量は、膜６の堆積をプラズマ
ＣＶＤ法で行う場合、プラズマ生成のための高周波電力
の値を約１００Ｗ以下に設定することにより、あるいは
供給する気相原料ＳｉＨ4 とＮ2 Ｏの比率を、膜６が約
１．５の屈折率を有するように調整することにより、最
小化することが可能である。
【００２６】図２５の絶縁膜６中に取り込まれるＨ2 Ｏ
あるいはＯＨの量は、膜６中にＰあるいはＢを導入し
て、絶縁膜６の組成をＰＳＧあるいはＢＰＳＧとするこ
とによっても最小化することができる。図１２は、ＰＳ
Ｇ膜およびＢＰＳＧ膜を水蒸気に曝露した場合におけ
る、Ｄ2Ｏの膜中への侵入の様子を、異なった膜の組成
について示す図である（Pramanik, D., Solid State Te
chnology, September 1995, pp.69 - 78) 。
【００２７】図１２を参照するに、ＰＳＧ，ＢＰＳＧの
いずれも場合にも、膜中に侵入するＯＨの量は、膜中の
ＰあるいはＢが増加するほど減少するのがわかるが、こ
れはＰがＰＳＧ膜あるいはＢＰＳＧ膜中においてＨ2 Ｏ
のゲッタリング作用を生じるためであると考えられる。
このようなＰＳＧあるいはＢＰＳＧを図２５に示す絶縁
膜６として使う場合には、Ｐの量は６ｗｔ％以下に、ま
たＢの量は４ｗｔ％以下に設定するのが好ましい。
【００２８】さらに図２５の構造において、絶縁膜６は
基板温度が約８００°Ｃ以下に保持されるなら、通常の
高温ＣＶＤ法により形成することもできる。この場合、
膜６中に取り込まれるＨ2 Ｏの量を最小化するために、
先のプラズマＣＶＤの場合と同様に、Ｎ2 Ｏに対するＳ
ｉＨ4 の比を増大させ、膜中にＳｉ−Ｈ結合を増大させ
てもよい。このような、Ｓｉ−Ｈ結合を多く含んでいる
膜は、屈折率が高くなる傾向を示す。また、図２５の構
造において、前記ＳｉＮ膜４の堆積に先立って前記酸化
膜６を熱処理し、Ｈ2 Ｏを放出させてもよい。このよう
な熱処理は、急速加熱処理法を使うことにより、拡散領
域を覆うシリサイド層に対する影響を最小化することが
できる。
【００２９】
【発明の実施の形態】
［第１実施例］図１３（Ａ）〜１５（Ｉ）は、本発明の
第１実施例によるＭＯＳトランジスタの製造方法を説明
する図である。図１３（Ａ）を参照するに、まず図２２
（Ａ）のｐ型Ｓｉ基板１に対応するＳｉ基板１１上にゲ
ート酸化膜１２とフィールド酸化膜１２Ａが形成され、
次に図１３（Ｂ）の工程で前記図１３（Ａ）の構造上に
さらにポリシリコン層１３が堆積される。堆積されたポ
リシリコン層１３はＰ+ のイオン注入によりｎ+ 型にド
ープされ、さらに図１３（Ｃ）の工程でパターニングさ
れ、ゲート電極１３Ａが形成される。図１３（Ｂ）の工
程におけるイオン注入は、例えば２０ｋｅＶの加速電
圧，４×１０15ｃｍ-2のドーズで実行される。図１３
（Ｃ）の工程では、さらにこのようにして形成されたゲ
ート電極１３ＡをマスクにＡｓ+ のイオン注入を行い、
ゲート電極１３Ａの両側に、浅いｎ+ 型の拡散領域１１
Ａ，１１Ｂを自己整合的に形成する。図１３（Ｃ）の工
程におけるイオン注入は、例えば１０ｋｅＶの加速電
圧、３×１０14ｃｍ-2のドーズで実行される。
【００３０】次に、図１４（Ｄ）の工程において、前記
図１３（Ｃ）の構造上にＳｉＯ2 膜をＣＶＤ法により一
様に堆積し、さらにこれを基板１１の面に実質的に垂直
に作用する異方性エッチングによりエッチングすること
により、前記ゲート電極１３Ａの両側に側壁酸化膜１３
ａ，１３ｂを形成する。さらに、図示の実施例では前記
ゲート電極１３Ａおよび側壁酸化膜１３ａ，１３ｂをマ
スクにＡｓ+ のイオン注入を行うことにより、拡散領域
１１Ｃ，１１Ｄをそれぞれ拡散領域１１Ａ，１１Ｂに部
分的に重なるように形成し、いわゆるＬＤＤ（lightly
doped drain ）構造を形成する。図１４（Ｄ）の工程で
は、前記イオン注入工程は、例えば加速電圧を４０ｋｅ
Ｖに、またドーズを２×１０15ｃｍ-2に設定して実行さ
れる。
【００３１】さらに、図１４（Ｅ）の工程において、前
記ゲート酸化膜２のうち、前記拡散領域１１Ｃおよび１
１Ｄを覆う部分を除去し、露出した拡散領域およびゲー
ト電極１３Ａ上にＣｏ膜（図示せず）を堆積する。さら
に堆積したＣｏ膜を前記拡散領域あるいはゲート電極
と、８４０°Ｃで約３０秒間反応させることにより、図
１４（Ｅ）に示すように、拡散領域１１Ｃの表面にシリ
サイド膜１１Ｅを、拡散領域１１Ｄの表面にシリサイド
膜１１Ｆを、さらにゲート電極１３Ａ上にシリサイド膜
１３Ｂを形成する。
【００３２】次に、図１４（Ｆ）の工程において、前記
図１４（Ｅ）の構造上にＳｉＯ2 膜１４をプラズマＣＶ
Ｄ法により、典型的には２０ｎｍの厚さに堆積する。膜
１４の堆積は、例えば基板温度を４００°Ｃ，高周波電
力を５０ｋＷに設定し、並行平板プラズマＣＶＤ装置を
使い、反応容器内圧を３．０Ｔｏｒｒに設定し、ＳｉＨ
4 とＮ2 Ｏとをそれぞれ１０ｃｃ／ｍｉｎおよび４００
ｃｃ／ｍｉｎの割合で、Ｎ2 キャリアガスと共に前記反
応容器に供給することにより実行される。Ｎ2キャリア
ガスの流量は、例えば２０００ｃｃ／ｍｉｎに設定され
る。また、プラズマＣＶＤ装置の電極間ギャップは例え
ば３００Ｍｉｌのものを使う。このようにして形成され
た酸化膜１４は、プラズマ中でのＨ2 Ｏの生成が抑制さ
れるため、Ｈ2 Ｏの含有量が１．１ｗｔ％以下で、１．
４７程度の屈折率を有することを特徴とする。
【００３３】さらに、本実施例では図１５（Ｇ）の工程
において、前記図１４（Ｆ）の構造上にＳｉＮ膜１５が
プラズマＣＶＤ法等により、７０ｎｍの厚さに形成さ
れ、さらに図１５（Ｈ）の工程において、その上にＳｉ
Ｏ2 ，ＰＳＧ，ＢＰＳＧあるいはＳＯＧ等の層間絶縁膜
１６が堆積される。層間絶縁膜１６には前記拡散領域１
１Ｃ，１１Ｄに対応してそれぞれコンタクトホール１６
Ａおよび１６Ｂが、前記側壁酸化膜１３ａ，１３ｂの一
部をも露出するように形成され、図１５（Ｉ）の工程
で、前記コンタクトホール１６Ａ，１６Ｂにポリシリコ
ン等の導体プラグ１７Ａ，１７Ｂがそれぞれ埋め込まれ
る。さらに、前記導体プラグ１７Ａ，１７Ｂにコンタク
トして、配線パターン１７が前記層間絶縁膜１６上に形
成される。
【００３４】本実施例によれば、前記ＳｉＮ膜１５の下
の酸化膜１４が低電力のプラズマＣＶＤ法により形成さ
れるため、プラズマ中におけるＨ2 Ｏの生成が抑制さ
れ、膜中に取り込まれるＨ2 Ｏの割合が実質的に減少す
る。また、前記酸化膜１４の形成が、前記プラズマＣＶ
Ｄ法を使うことにより低温で実行できるため、前記酸化
膜１４を形成しても、前記シリサイド層１１Ｅあるいは
１１ＦにおいてＣｏの拡散、あるいはこれに伴う拡散領
域の短絡が生じることがない。
【００３５】酸化膜１４の形成は、また同じく並行平板
型プラズマＣＶＤ装置を使い、反応容器内圧を３．０Ｔ
ｏｒｒ，温度を約４００°Ｃに設定し、１００Ｗの高周
波電力を供給しながら実行してもよい。この場合には、
気相原料としてＳｉＨ4 を１０ｃｃ／ｍｉｎの流量で、
またＮ2 Ｏを１００ｃｃ／ｍｉｎの流量で、２０００ｃ
ｃ／ｍｉｎの流量で供給されるＮ2 キャリアガスと共に
プラズマＣＶＤ装置の前記反応容器に供給する。このよ
うにして形成された酸化膜１４は、約１．５の屈折率を
有する。
【００３６】さらに、前記酸化膜１４の代わりに、Ｈ2
Ｏのゲッタリング作用を示すＰを含むＰＳＧあるいはＢ
ＰＳＧを使うことも可能である。ＰＳＧあるいはＢＰＳ
Ｇ典型的にはＣＶＤ法により堆積され、ＰＳＧを使う場
合には膜１４中のＰを６ｗｔ％以下に、ＢＰＳＧを使う
場合には膜１４中のＢを４ｗｔ％以下に設定するのが好
ましい。
【００３７】さらに、前記酸化膜１４を、プラズマＣＶ
Ｄ法ではなく、通常の高温ＣＶＤ法により形成すること
も可能である。この場合、シリサイド膜からの金属元素
の拡散を抑止するため、基板温度は約８２５°Ｃ以下に
設定し、また膜中のＳｉ−Ｈ結合が増加するように、気
相原料中のＳｉＨ4 に対するＮ2 Ｏの比を５以下に設定
するのが好ましい。また、ＳｉＮ膜１５の堆積に先立っ
て、酸化膜１４を約８２５°Ｃ程度の温度で熱処理する
ことにより、膜１４中のＨ2 Ｏを放出させることも可能
である。
【００３８】酸化膜１４の堆積とＳｉＮ膜１５の堆積と
は、同一の反応容器内において連続して実行されるた
め、酸化膜１４が堆積後外気と接する機会はなく、この
ため堆積された酸化膜１４が外気中のＨ2 Ｏを吸収する
ことはない。 ［第２実施例］次に、本発明の第２実施例による半導体
装置の製造方法について、図１６（Ａ）〜２１（Ｏ）を
参照しながら説明する。
【００３９】図１６（Ａ）を参照するに、ｐ型あるいは
ｎ型のＳｉ基板２１表面上には自然酸化膜２２Ｎが形成
されており、前記基板表面のうちＮＭＯＳトランジスタ
形成領域ＮＭＯＳおよびＰＭＯＳトランジスタ形成領域
をＳｉＮマスク２３Ａおよび２３Ｂにより覆う。ただ
し、マスク２３Ａと２３Ｂとは離間しており、間に基板
表面を覆う自然酸化膜２２Ｎが露出される。
【００４０】次に、図１６（Ｂ）の工程で、前記図１６
（Ａ）の構造をウェット酸化して、前記自然酸化膜２２
Ｎの露出部に対応してフィールド酸化膜を、典型的には
２５０ｎｍの厚さに形成する。さらに、図１６（Ｂ）の
工程では、前記ＰＭＯＳ領域をマスクＭ１でマスクし、
Ｂ+ を基板２１中に３００ｋｅＶの加速電圧および３×
１０13ｃｍ-2のドーズでイオン注入し、基板２１中の前
記フィールド酸化膜２３の一の側にｐ型ウェル２１Ａを
形成する。さらに、図１６（Ｃ）の工程で、前記ＮＭＯ
Ｓ領域をマスクＭ２でマスクし、Ｐ+ を基板２１中に６
００ｋｅＶの加速電圧および３×１０13ｃｍ-2のドーズ
でイオン注入し、基板２１中、前記フィールド酸化膜２
３の他の側に、ｎ型ウェル２１Ｂを形成する。
【００４１】さらに、図１７（Ｄ）の工程で、前記自然
酸化膜２２Ｎをエッチングにより除去し、熱酸化処理工
程により、前記基板表面に新たに熱酸化膜２２を約５．
５ｎｍの厚さに形成する。さらに、図１７（Ｄ）の工程
では、このようにして形成された構造上に、ポリシリコ
ン膜２４を１８０ｎｍの厚さに形成する。次に、図１７
（Ｅ）の工程において、図１７（Ｄ）の構造上に酸化膜
２５を通常の高温ＣＶＤ法により、典型的には８０ｎｍ
の厚さに形成し、さらにこのように形成された酸化膜２
５のうち、前記フィールド酸化膜２３を覆う部分の一部
に開口部２５Ａを、マスクＭ３を使って形成する。
【００４２】さらに、図１８（Ｆ）の工程において、前
記酸化膜２５上にＳｉＮ膜２６をプラズマＣＶＤ法によ
り、典型的には２６ｎｍの厚さに形成し、これをマスク
Ｍ４を使って所望のゲートパターンにパターニングす
る。さらに、パターニングされたＳｉＮ膜２６をマスク
に前記酸化膜２５およびその下のポリシリコン膜２４を
パターニングし、ゲート電極２４Ａ〜２４Ｅを形成す
る。このうち、ゲート電極２４Ａおよび２４Ｂはウェル
２１Ａ上に形成され、一方ゲート電極２４Ｃおよび２４
Ｄはウェル２１Ｂ上に形成される。また、ゲート電極２
４Ｅは前記フィールド酸化膜２３上に形成される。ま
た、この段階で、ゲート電極の両側に露出している酸化
膜２２を選択的に除去する。
【００４３】さらに、図１８（Ｇ）の工程において、前
記ＰＭＯＳ領域をマスクＭ５により保護し、前記ゲート
電極２４Ａおよび２４ＢをマスクにＡｓ+ のイオン注入
を、１０ｋｅＶの加速電圧および３×１０14ｃｍ-2のド
ーズで実行し、ウェル２１Ａ中に前記ゲート電極２４Ａ
および２４Ｂに隣接して拡散領域２１Ａ1 ，２１Ａ2，
２１Ａ3 を形成する。
【００４４】次に、図１９（Ｈ）の工程において、前記
ゲート電極２４Ａ〜２４Ｅ各々に、側壁酸化膜２４ａお
よび２４ｂを、周知のＣＶＤ酸化膜の堆積およびエッチ
バックを含む方法により形成し、さらに図１９（Ｉ）の
工程において前記ＳｉＮ膜２５を除去した後、前記ゲー
ト電極２４Ａおよび２４Ｂ、さらに前記側壁酸化膜２４
ａ，２４ｂをマスクにＡｓ+ のイオン注入を４０ｋｅＶ
の加速電圧および２×１０15ｃｍ-2のドーズで実行し、
拡散領域２１Ａ1 中に拡散領域２１Ａ4 を、拡散領域２
１Ａ2 中に拡散領域２１Ａ5 を、また拡散領域２１Ａ3
中に拡散領域２１Ａ6 を形成する。その結果、図１９
（Ｉ）の工程では、ウェル２１Ａ中にＬＤＤ構造を有す
る拡散領域が形成される。また、図１９（Ｉ）のイオン
注入は、前記ＰＭＯＳ領域をマスクＭ６で保護して実行
される。
【００４５】次に、図１９（Ｊ）の工程において、前記
ＮＭＯＳ領域をマスクＭ７で保護し、前記ウェル２１Ｂ
中に、前記ゲート電極２４Ｃ，２４Ｄおよび側壁酸化膜
２４ａ，２４ｂをマスクにＢ+ のイオン注入を、加速電
圧７ｋｅＶ、ドーズ２×１０ 15ｃｍ-2で実行し、拡散領
域２１Ｂ1 ，２１Ｂ2 および２１Ｂ3 を形成する。さら
に、図２０（Ｋ）の工程において、前記ゲート電極２４
Ａ〜２４Ｄおよび電極２４Ｅ上の側壁酸化膜２４ａ，２
４ｂを、ＣＶＤ酸化膜をその上にさらに堆積し、エッチ
バックすることにより成長させる。この工程では、前記
隣接するゲート電極間で基板２１表面の拡散領域２１Ａ
4 〜２１Ａ6 および２１Ｂ1 〜２１Ｂ3 が露出し、次に
図２０（Ｌ）の工程において、図２０（Ｋ）の工程で得
られた構造上にＣｏ膜（図示せず）をスパッタリングに
より堆積し（ただし、拡散領域２１Ａ4 〜Ａ6 は、その
表面に拡散領域Ａ1 〜Ａ3 を含む）、これを５５０°Ｃ
で３０分間熱処理することにより、前記拡散領域の露出
表面にシリサイド（ＣｏＳｉ2 ）層２７を自己整合的に
形成する。シリサイド層２７の形成の後、残ったＣｏ膜
はエッチングにより除去され、さらに全体の構造が８２
５°Ｃで２０秒間熱処理される。シリサイド層２７は、
前記電極２４Ｅ上の、前記開口部２５Ａ（図１７（Ｅ）
参照）に対応した露出部にも形成される。
【００４６】さらに、図２０（Ｍ）の工程において、図
２０（Ｌ）の構造上にＴｉＮ層をリアクティブスパッタ
リング法により、典型的には２０ｎｍの厚さに堆積し、
これをマスクＭ８を使ってパターニングし、前記シリサ
イド層２７にコンタクトするローカル配線パターン２８
Ａ，２８Ｂ，２８Ｃを形成する。図示の例では、拡散領
域２１Ａ3 および２１Ａ6 が、前記ローカル配線パター
ン２８Ｂおよびシリサイド層２７を介して前記電極２４
Ｅに電気的に接続されており、半導体装置はＳＲＡＭを
構成する。
【００４７】次に、図２１（Ｎ）の工程において、前記
図２０（Ｍ）の構造上に、酸化膜（ＳｉＯ2 ）２９をプ
ラズマＣＶＤ法により、先の実施例において、前記酸化
膜１４を形成した場合と同様にして、２０ｎｍの厚さに
形成する。すなわち、酸化膜２９の堆積は、例えば基板
温度を４００°Ｃ，高周波電力を５０ｋＷに設定し、並
行平板プラズマＣＶＤ装置を使い、反応容器内圧を３．
０Ｔｏｒｒに設定し、ＳｉＨ4 とＮ2 Ｏとをそれぞれ１
０ｃｃ／ｍｉｎおよび４００ｃｃ／ｍｉｎの割合で、Ｎ
2 キャリアガスと共に前記反応容器に供給することによ
り実行される。Ｎ2 キャリアガスの流量は、例えば２０
００ｃｃ／ｍｉｎに設定される。また、プラズマＣＶＤ
装置の電極間ギャップは例えば３００Ｍｉｌのものを使
う。このようにして形成された酸化膜２９は、プラズマ
中でのＨ2 Ｏの生成が抑制されるため、Ｈ2 Ｏの含有量
が１．１ｗｔ％以下で、１．４７程度の屈折率を有する
ことを特徴とする。
【００４８】さらに、前記酸化膜２９の形成に引き続い
て、図２１（Ｎ）に示すように前記酸化膜２９上にＳｉ
Ｎ膜３０をプラズマＣＶＤ法により、７０ｎｍの厚さに
形成され、さらに図２１（Ｏ）の工程において、前記図
２１（Ｎ）の構造上にＳＯＧ等よりなる層間絶縁膜３１
が堆積される。前記酸化膜２９の形成は、同様に並行平
板型プラズマＣＶＤ装置を使い、反応容器内圧を３．０
Ｔｏｒｒ，温度を約４００°Ｃに設定し、１００Ｗの高
周波電力を供給しながら実行してもよい。この場合に
は、気相原料としてＳｉＨ4 を１０ｃｃ／ｍｉｎの流量
で、またＮ2 Ｏを１００ｃｃ／ｍｉｎの流量で、２００
０ｃｃ／ｍｉｎの流量で供給されるＮ2 キャリアガスと
共にプラズマＣＶＤ装置の前記反応容器に供給する。こ
のようにして形成された酸化膜２９は、約１．５の屈折
率を有する。
【００４９】さらに、前記酸化膜２９の代わりに、Ｈ2
Ｏのゲッタリング作用を示すＰを含むＰＳＧあるいはＢ
ＰＳＧを使うことも可能である。ＰＳＧあるいはＢＰＳ
Ｇ典型的にはＣＶＤ法により堆積され、ＰＳＧを使う場
合には膜２９中のＰを６ｗｔ％以下に、ＢＰＳＧを使う
場合には膜２９中のＢを４ｗｔ％以下に設定するのが好
ましい。
【００５０】さらに、前記酸化膜２９を、プラズマＣＶ
Ｄ法ではなく、通常の高温ＣＶＤ法により形成すること
も可能である。この場合、シリサイド膜からの金属元素
の拡散を抑止するため、基板温度は約８２５°Ｃ以下に
設定し、また膜中のＳｉ−Ｈ結合が増加するように、気
相原料中のＳｉＨ4 に対するＮ2 Ｏの比を５以下に設定
するのが好ましい。また、ＳｉＮ膜３０の堆積に先立っ
て、酸化膜２９を約８２５°Ｃ程度の温度で熱処理する
ことにより、膜２９中のＨ2 Ｏを放出させることも可能
である。
【００５１】酸化膜２９の堆積とＳｉＮ膜３０の堆積と
は、同一の反応容器内において連続して実行されるた
め、酸化膜２９が堆積後外気と接する機会はなく、この
ため堆積された酸化膜２９が外気中のＨ２Ｏを吸収する
ことはない。以上、本発明を好ましい実施例について説
明したが、特許請求の範囲に記載した本発明の要旨内に
おいて、様々な変形や変更が可能である。（付記） （付記１） 基板上にゲート電極を形成する工程と、前
記基板中に前記ゲート電極に隣接して拡散領域を形成す
る工程と、前記ゲート電極の側壁面上に側壁酸化膜を形
成する工程と、前記ゲート電極を覆う層間絶縁膜中に、
前記側壁酸化膜で画成され、前記拡散領域を露出する自
己整合開口部を形成する工程とを含む半導体装置の製造
方法において、前記自己整合開口部を形成する工程は、
前記側壁酸化膜およびさらに前記拡散領域を覆うよう
に、酸化物よりなる第１の絶縁膜を形成する工程と、前
記第１の絶縁膜上に、前記第１の絶縁膜とは組成の異な
った第２の絶縁膜を堆積する工程と、前記第２の絶縁膜
上に前記層間絶縁膜を形成する工程と、前記層間絶縁膜
中に、前記拡散領域に対応して、コンタクトホールを前
記第２の絶縁膜をエッチングストッパとして使って形成
する工程と、前記コンタクトホールの底において、前記
第２の絶縁膜を、前記第１の絶縁膜をエッチングストッ
パとして除去する工程と、前記コンタクトホールの底に
おいて、前記第１の絶縁膜を、前記拡散領域に対して選
択的に除去する工程とよりなり、前記第１の絶縁膜を形
成する工程は、プラズマＣＶＤ法により、高周波出力を
１００Ｗ以下に設定して実行されることを特徴とする半
導体装置の製造方法。 （付記２） 前記プラズマＣＶＤ法は、前記第１の絶縁
膜が約１．５の屈折率を有するように実行されることを
特徴とする付記１記載の半導体装置の製造方法。 （付記３） 前記プラズマＣＶＤ法は、ＳｉＨ ４ とＮ ２
Ｏとをソースとして使い、Ｎ ２ ＯのＳｉＨ ４ に対する割
合を約１０以下に設定して実行されることを特徴とする
付記１または２記載の半導体装置の製造方法。 （付記４） 前記プラズマＣＶＤ法は、高周波出力を５
０Ｗ〜１００Ｗの範囲に設定して実行されることを特徴
とする付記１〜３のうち、いずれか一項記載の半導体装
置の製造方法。 （付記５） 基板上にゲート電極を形成する工程と、前
記基板中に前記ゲート電極に隣接して拡散領域を形成す
る工程と、前記ゲート電極の側壁面上に側壁酸化膜を形
成する工程と、前記ゲート電極を覆う層間絶縁膜中に、
前記側壁酸化膜で画成され、前記拡散領域を露出する自
己整合開口部を形成する工程とを含む半導体装置の製造
方法において、前記自己整合開口部を形成する工程は、
前記側壁酸化膜およびさらに前記拡散領域を覆うよう
に、酸化物よりなる第１の絶縁膜を形成する工程と、前
記第１の絶縁膜上に、前記第１の絶縁膜とは組成の異な
った第２の絶縁膜を堆積する工程と、前記第２の絶縁膜
上に前記層間絶縁膜を形成する工程と、前記層間絶縁膜
中に、前記拡散領域に対応して、コンタクトホールを前
記第２の絶縁膜をエッチングストッパとして使って形成
する工程と、前記コンタクトホールの底において、前記
第２の絶縁膜を、前記第１の絶縁膜をエッチングストッ
パとして除去する工程と、前記コンタクトホールの底に
おいて、前記第１の絶縁膜を、前記拡散領域に対して選
択的に除去する工程とよりなり、前記第１の絶縁膜を形
成する工程は、ＣＶＤ法により、ＳｉＨ ４ とＮ ２ Ｏをソ
ースとして、実行されることを特徴とする半導体装置の
製造方法。 （付記６） 前記ＣＶＤ法は、Ｎ ２ ＯのＳｉＨ ４ に対す
る割合を５以下に設定して実行されることを特徴とする
付記５記載の半導体装置の製造方法。 （付記７） 前記ＣＶＤ法は、基板温度を、約８２５°
Ｃ以下に設定して実行されることを特徴とする付記５ま
たは６記載の半導体装置の製造方法。 （付記８） 基板上にゲート電極を形成する工程と、前
記基板中に前記ゲート電極に隣接して拡散領域を形成す
る工程と、前記ゲート電極の側壁面上に側壁酸化膜を形
成する工程と、前記ゲート電極を覆う層間絶縁膜中に、
前記側壁酸化膜で画成され、前記拡散領域を露出する自
己整合開口部を形成する工程とを含む半導体装置の製造
方法において、前記自己整合開口部を形成する工程は、
前記側壁酸化膜およびさらに前記拡散領域を覆うよう
に、シリケートガラスよりなる第１の絶縁膜を形成する
工程と、前記第１の絶縁膜上に、前記第１の絶縁膜とは
組成の異なった第２の絶縁膜を堆積する工程と、前記第
２の絶縁膜上に前記層間絶縁膜を形成する工程と、前記
層間絶縁膜中に、前記拡散領域に対応して、コンタクト
ホールを前記第２の絶縁膜をエッチングストッパとして
使って形成する工程と、前記コンタクトホールの底にお
いて、前記第２の絶縁膜を、前記第１の絶縁膜をエッチ
ングストッパとして除去する工程と、前記コンタクトホ
ールの底において、前記第１の絶縁膜を、前記拡散領域
に対して選択的に除去する工程とよりなり、前記第１の
絶縁膜を形成する工程は、Ｐを含むシリケートガラスを
堆積することにより実行されることを特徴とする半導体
装置の製造方法。 （付記９） 前記シリケートガラスを堆積する工程は、
Ｐを６ｗｔ％以下の範囲で前記シリケートガラス中に含
有させることを特徴とする付記８記載の半導体装置の製
造方法。 （付記１０） 前記シリケートガラスを堆積する工程
は、さらに前記シリケートガラス中にＢを含有させるこ
とを特徴とする付記８記載の半導体装置の製造方法。 （付記１１） 前記シリケートガラスを堆積する工程
は、前記シリケートガラス中に、Ｂを４ｗｔ％以下の範
囲で含有させることを特徴とする付記１０記載の半導体
装置の製造方法。 （付記１２） 前記第１の絶縁膜が形成された後、前記
第２の絶縁膜が堆積さ れるまでの間に、前記第１の絶縁
膜を熱処理することを特徴とする付記１〜１１のうち、
いずれか一項記載の半導体装置の製造方法。 （付記１３） 前記加熱処理は、急速加熱処理法により
実行されることを特徴とする付記１２記載の半導体装置
の製造方法。 （付記１４） 前記第１の絶縁膜を形成する工程と、前
記第２の絶縁膜を形成する工程とは、同一の反応容器内
において、前記基板を反応容器外に取り出すことなく実
行されることを特徴とする付記１〜１３のうち、いずれ
か一項記載の半導体装置の製造方法。 （付記１５） 前記拡散領域を形成する工程は、前記拡
散領域表面にシリサイドを形成する工程を含み、前記シ
リサイド形成工程は、前記第１の絶縁膜の形成前に実行
されることを特徴とする付記１〜１４のうち、いずれか
一項記載の半導体装置の製造方法。 （付記１６） 前記第１のエッチングストッパの形成工
程に先立って、前記拡散領域にコンタクトして、導体パ
ターンを形成する工程を含むことを特徴とする付記１〜
１５のうち、いずれか一項記載の半導体装置の製造方
法。 （付記１７） 基板と、前記基板上に形成されたゲート
電極と、前記基板中に前記ゲート電極に隣接して形成さ
れた拡散領域と、前記ゲート電極の側壁面上に形成され
た側壁酸化膜と、前記側壁酸化膜で画成され、前記拡散
領域を露出する自己整合開口部とを含む半導体装置にお
いて、さらに前記ゲート電極上に、前記側壁酸化膜を部
分的に覆うように形成された第１の絶縁膜と、前記第１
の絶縁膜上に形成された、組成の異なる第２の絶縁膜
と、前記２の絶縁膜上に堆積された層間絶縁膜と、前記
層間絶縁膜中に、前記第１および第２の絶縁膜を横切っ
て、前記自己整合開口部を露出するように形成されたコ
ンタクトホールとを含み、前記第１の絶縁膜には、ゲー
ト電極下のゲート絶縁膜中に界面準位を実質的に形成し
ない程度のＨ ２ Ｏが含まれることを特徴とする半導体装
置。 （付記１８） 前記第１の絶縁膜中には、約１．５の屈
折率を有する酸化膜よりなることを特徴とする請求項１
７記載の半導体装置。 （付記１９） 基板と、前記基板上に形成されたゲート
電極と、前記基板中に前記ゲート電極に隣接して形成さ
れた拡散領域と、前記ゲート電極の側壁面上に形成され
た側壁酸化膜と、前記側壁酸化膜で画成され、前記拡散
領域を露出する自己整合開口部とを含む半導体装置にお
いて、さらに前記ゲート電極上に、前記側壁酸化膜を部
分的に覆うように形成された第１の絶縁膜と、前記第１
の絶縁膜上に形成された、組成の異なる第２の絶縁膜
と、前記第２の絶縁膜上に堆積された層間絶縁膜と、前
記層間絶縁膜中に、前記第１および第２の絶縁膜を横切
って、前記自己整合開口部を露出するように形成された
コンタクトホールとを含み、前記第１の絶縁膜は、６ｗ
ｔ％以下の濃度のＰを含むＰＳＧよりなることを特徴と
する半導体装置。 （付記２０） 基板と、前記基板上に形成されたゲート
電極と、前記基板中に前記ゲート電極に隣接して形成さ
れた拡散領域と、前記ゲート電極の側壁面上に形成され
た側壁酸化膜と、前記側壁酸化膜で画成され、前記拡散
領域を露出する自己整合開口部とを含む半導体装置にお
いて、さらに前記ゲート電極上に、前記側壁酸化膜を部
分的に覆うように形成された第１の絶縁膜と、前記第１
の絶縁膜上に形成された、組成の異なる第２の絶縁膜
と、前記第２の絶縁膜上に堆積された層間絶縁膜と、前
記層間絶縁膜中に、前記第１および第２の絶縁膜を横切
って、前記自己整合開口部を露出するように形成された
コンタクトホールとを含み、前記第１の絶縁膜は、４ｗ
ｔ％以下の濃度のＢを含むＢＰＳＧよりなることを特徴
とする半導体装置。 （付記２１） 前記ゲート電極上には、前記拡散領域に
コンタクトする導体パターンが、前記側壁酸化に沿っ
て、前記側壁酸化膜と前記第１の絶縁膜との間に延在す
ることを特徴とする付記１７〜２０のうち、いずれか一
項記載の半導体装置。 （付記２２） 前記拡散領域表面には、シリサイド層が
形成されていることを 特徴とする付記１７〜２１のう
ち、いずれか一項記載の半導体装置。 （付記２３） さらに、前記ゲート電極表面に、シリサ
イド層が形成されていることを特徴とする付記２２記載
の半導体装置。
【００５２】
【発明の効果】請求項１および１５記載の本発明の特徴
によれば、基板上にゲート電極を形成する工程と、前記
基板中に前記ゲート電極に隣接して拡散領域を形成する
工程と、前記ゲート電極の側壁面上に側壁酸化膜を形成
する工程と、前記ゲート電極を覆う層間絶縁膜中に、前
記側壁酸化膜で画成され、前記拡散領域を露出する自己
整合開口部を形成する工程とを含む半導体装置の製造方
法において、前記自己整合開口部を形成する工程を、前
記側壁酸化膜およびさらに前記拡散領域を覆うように、
酸化物よりなる第１の絶縁膜を形成する工程と、前記第
１の絶縁膜上に、前記第１の絶縁膜とは組成の異なった
第２の絶縁膜を堆積する工程と、前記第２の絶縁膜上に
前記層間絶縁膜を形成する工程と、前記層間絶縁膜中
に、前記拡散領域に対応して、コンタクトホールを前記
第２の絶縁膜をエッチングストッパとして使って形成す
る工程と、前記コンタクトホールの底において、前記第
２の絶縁膜を、前記第１の絶縁膜をエッチングストッパ
として除去する工程と、前記コンタクトホールの底にお
いて、前記第１の絶縁膜を、前記拡散領域に対して選択
的に除去する工程とより構成し、前記第１の絶縁膜を形
成する工程を、プラズマＣＶＤ法により、高周波出力を
１００Ｗ以下に設定して実行することにより、前記第１
の絶縁膜中に取り込まれるＨ２Ｏの量が実質的に抑制さ
れ、前記第１の絶縁膜中に取り込まれたＨ２Ｏに由来す
るＯＨがチャネル領域直上のゲート酸化膜まで拡散し、
界面準位を形成する問題が解決される。
【００５３】請求項２記載の本発明の特徴によれば、膜
中のＳｉ−Ｈ結合の割合を増大させることにより、膜中
に含まれるＨ２Ｏの割合を最小化することができる。請
求項３記載の本発明の特徴によれば、基板上にゲート電
極を形成する工程と、前記基板中に前記ゲート電極に隣
接して拡散領域を形成する工程と、前記ゲート電極の側
壁面上に側壁酸化膜を形成する工程と、前記ゲート電極
を覆う層間絶縁膜中に、前記側壁酸化膜で画成され、前
記拡散領域を露出する自己整合開口部を形成する工程と
を含む半導体装置の製造方法において、前記自己整合開
口部を形成する工程を、前記側壁酸化膜およびさらに前
記拡散領域を覆うように、酸化物よりなる第１の絶縁膜
を形成する工程と、前記第１の絶縁膜上に、前記第１の
絶縁膜とは組成の異なった第２の絶縁膜を堆積する工程
と、前記第２の絶縁膜上に前記層間絶縁膜を形成する工
程と、前記層間絶縁膜中に、前記拡散領域に対応して、
コンタクトホールを前記第２の絶縁膜をエッチングスト
ッパとして使って形成する工程と、前記コンタクトホー
ルの底において、前記第２の絶縁膜を、前記第１の絶縁
膜をエッチングストッパとして除去する工程と、前記コ
ンタクトホールの底において、前記第１の絶縁膜を、前
記拡散領域に対して選択的に除去する工程とより構成
し、前記第１の絶縁膜を形成する工程を、ＣＶＤ法によ
り、ＳｉＨ４とＮ２Ｏをソースとして、実行することに
より、前記第１の絶縁膜中に取り込まれるＨ２Ｏの量が
実質的に抑制され、前記第１の絶縁膜中に取り込まれた
Ｈ２Ｏに由来するＯＨがチャネル領域直上のゲート酸化
膜まで拡散し、界面準位を形成する問題が解決される。
【００５４】請求項４記載の本発明の特徴によれば、前
記ＣＶＤ法を、Ｎ２ＯのＳｉＨ４に対する割合を５以下
に設定して実行することにより、第１の絶縁膜中におい
てＳｉ−Ｈ結合の割合が増加し、Ｈ２Ｏの含有量が減少
する。請求項５記載の本発明の特徴によれば、前記ＣＶ
Ｄ法を、基板温度を、約８２５°Ｃ以下に設定して実行
することにより、かりに前記拡散領域にシリサイドが形
成されていても、シリサイドを構成する元素の拡散が抑
制され、拡散した前記元素が拡散領域を短絡する等の問
題が回避される。
【００５５】請求項６〜９，１６，１７記載の本発明の
特徴によれば、基板上にゲート電極を形成する工程と、
前記基板中に前記ゲート電極に隣接して拡散領域を形成
する工程と、前記ゲート電極の側壁面上に側壁酸化膜を
形成する工程と、前記ゲート電極を覆う層間絶縁膜中
に、前記側壁酸化膜で画成され、前記拡散領域を露出す
る自己整合開口部を形成する工程とを含む半導体装置の
製造方法において、前記自己整合開口部を形成する工程
を、前記側壁酸化膜およびさらに前記拡散領域を覆うよ
うに、シリケートガラスよりなる第１の絶縁膜を形成す
る工程と、前記第１の絶縁膜上に、前記第１の絶縁膜と
は組成の異なった第２の絶縁膜を堆積する工程と、前記
第２の絶縁膜上に前記層間絶縁膜を形成する工程と、前
記層間絶縁膜中に、前記拡散領域に対応して、コンタク
トホールを前記第２の絶縁膜をエッチングストッパとし
て使って形成する工程と、前記コンタクトホールの底に
おいて、前記第２の絶縁膜を、前記第１の絶縁膜をエッ
チングストッパとして除去する工程と、前記コンタクト
ホールの底において、前記第１の絶縁膜を、前記拡散領
域に対して選択的に除去する工程とより構成し、前記第
１の絶縁膜を形成する工程で、Ｐを含むシリケートガラ
スを堆積することにより、ＰのＨ２Ｏゲッタリング作用
により、第１の絶縁膜中へのＨ２Ｏの拡散を抑制するこ
とができる。
【００５６】請求項１０記載の本発明の特徴によれば、
前記第１の絶縁膜が形成された後、前記第２の絶縁膜が
堆積されるまでの間に、前記第１の絶縁膜を熱処理する
ことにより、第１の絶縁膜中に取り込まれたＨ２Ｏを放
出させることができる。請求項１１記載の本発明の特徴
によれば、前記加熱処理を急速加熱処理法により実行す
ることにより、前記拡散領域にシリサイドが形成されて
いても、シリサイドを構成する元素の拡散が抑制され、
拡散した前記元素が拡散領域を短絡する等の問題が回避
される。
【００５７】請求項１２記載の本発明の特徴によれば、
前記第１の絶縁膜を形成する工程と、前記第２の絶縁膜
を形成する工程とを、同一の反応容器内において、前記
基板を反応容器外に取り出すことなく実行することによ
り、前記第１の絶縁膜が外気に接触し外気中のＨ２Ｏを
吸収することが回避される。
【００５８】請求項１３，１９，２０記載の本発明の特
徴によれば、前記拡散領域を形成する工程を、前記拡散
領域表面にシリサイドを形成する工程を含むように実行
し、前記シリサイド形成工程を、前記第１の絶縁膜の形
成前に実行することにより、本発明により、拡散領域の
抵抗を減少させた、高速動作する半導体装置を得ること
ができる。
【００５９】請求項１４，１８記載の本発明の特徴によ
れば、前記第１のエッチングストッパの形成工程に先立
って、前記拡散領域にコンタクトして、導体パターンを
形成する工程を行うことにより、ローカル配線パターン
を有するＳＲＡＭ等の高速半導体装置を形成することが
できる。
【図面の簡単な説明】
【図１】本発明の原理を説明する図（その一）である。
【図２】本発明の原理を説明する図（その二）である。
【図３】本発明の原理を説明する図（その三）である。
【図４】本発明の原理を説明する図（その四）である。
【図５】本発明の原理を説明する図（その五）である。
【図６】本発明の原理を説明する図（その六）である。
【図７】本発明の原理を説明する図（その七）である。
【図８】本発明の原理を説明する図（その八）である。
【図９】本発明の原理を説明する図（その九）である。
【図１０】本発明の原理を説明する図（その十）であ
る。
【図１１】本発明の原理を説明する図（その十一）であ
る。
【図１２】本発明の原理を説明する図（その十二）であ
る。
【図１３】（Ａ）〜（Ｃ）は、本発明の第１実施例によ
る半導体装置の製造工程を説明する図（その一）であ
る。
【図１４】（Ｄ）〜（Ｆ）は、本発明の第１実施例によ
る半導体装置の製造工程を説明する図（その二）であ
る。
【図１５】（Ｇ）〜（Ｉ）は、本発明の第１実施例によ
る半導体装置の製造工程を説明する図（その三）であ
る。
【図１６】（Ａ）〜（Ｃ）は、本発明の第２実施例によ
る半導体装置の製造工程を説明する図（その一）であ
る。
【図１７】（Ｄ）〜（Ｅ）は、本発明の第２実施例によ
る半導体装置の製造工程を説明する図（その二）であ
る。
【図１８】（Ｆ）〜（Ｇ）は、本発明の第２実施例によ
る半導体装置の製造工程を説明する図（その三）であ
る。
【図１９】（Ｈ）〜（Ｊ）は、本発明の第２実施例によ
る半導体装置の製造工程を説明する図（その四）であ
る。
【図２０】（Ｋ）〜（Ｍ）は、本発明の第２実施例によ
る半導体装置の製造工程を説明する図（その五）であ
る。
【図２１】（Ｎ）〜（Ｏ）は、本発明の第２実施例によ
る半導体装置の製造工程を説明する図（その六）であ
る。
【図２２】（Ａ）〜（Ｃ）は従来の半導体装置の製造工
程を説明する図（その一）である。
【図２３】（Ｄ）〜（Ｆ）は従来の半導体装置の製造工
程を説明する図（その二）である。
【図２４】（Ｇ）〜（Ｈ）は従来の半導体装置の製造工
程を説明する図（その三）である。
【図２５】従来の半導体装置の問題点を説明する図であ
る。
【符号の説明】
１，１１，２１ 基板 １Ａ〜１Ｄ，１１Ａ〜１１Ｄ，２１Ａ1 〜２１Ａ6 ，２
１Ｂ1 〜２１Ｂ3 拡散領域 ２，１２，２２ ゲート酸化膜 ２Ａ，１２Ａ，２３ フィールド酸化膜 ３，１３，２４ ポリシリコン層 ３Ａ，１３Ａ，２４Ａ〜２４Ｅ ゲート電極 ３ａ，３ｂ，１３ａ，１３ｂ，２４ａ，２４ｂ 側壁酸
化膜 ４，１５，３０ ＳｉＮ膜 ５，１６，３１ 層間絶縁膜 ５Ａ，５Ｂ，１６Ａ，１６Ｂ コンタクトホール ６，１４，２９ 酸化膜 １１Ｅ，１１Ｆ，１３Ｂ，２７ シリサイド層 １７ 導体パターン １７Ａ，１７Ｂ 導体プラグ ２１Ａ，２１Ｂ ウェル ２２Ｎ 自然酸化膜 ２５ 酸化膜 ２５Ａ コンタクトホール ２６ ＳｉＮ膜 ２８Ａ〜２８Ｃ ローカル配線パターン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−97837（ＪＰ，Ａ) 特開 平２−278769（ＪＰ，Ａ) 特開 平４−337073（ＪＰ，Ａ) 特開 平１−251739（ＪＰ，Ａ) 特開 平６−163521（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78

Claims (21)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上にゲート電極を形成する工程と、
    前記基板中に前記ゲート電極に隣接して拡散領域を形成
    する工程と、前記ゲート電極の側壁面上に側壁酸化膜を
    形成する工程と、前記ゲート電極を覆う層間絶縁膜中
    に、前記側壁酸化膜で画成され、前記拡散領域を露出す
    る自己整合開口部を形成する工程とを含む半導体装置の
    製造方法において、 前記自己整合開口部を形成する工程は、 前記側壁酸化膜およびさらに前記拡散領域を覆うよう
    に、酸化物よりなる第１の絶縁膜を形成する工程と、 前記第１の絶縁膜上に、前記第１の絶縁膜とは組成の異
    なった第２の絶縁膜を堆積する工程と、 前記第２の絶縁膜上に前記層間絶縁膜を形成する工程
    と、 前記層間絶縁膜中に、前記拡散領域に対応して、コンタ
    クトホールを前記第２の絶縁膜をエッチングストッパと
    して使って形成する工程と、 前記コンタクトホールの底において、前記第２の絶縁膜
    を、前記第１の絶縁膜をエッチングストッパとして除去
    する工程と、 前記コンタクトホールの底において、前記第１の絶縁膜
    を、前記拡散領域に対して選択的に除去する工程とより
    なり、 前記第１の絶縁膜を形成する工程は、プラズマＣＶＤ法
    により、高周波出力を１００Ｗ以下に設定して実行され
    ることを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記プラズマＣＶＤ法は、ＳｉＨ4とＮ2
    Ｏとをソースとして使い、Ｎ2ＯのＳｉＨ4に対する割合
    を約１０以下に設定して実行されることを特徴とする請
    求項１記載の半導体装置の製造方法。
  3. 【請求項３】 基板上にゲート電極を形成する工程と、
    前記基板中に前記ゲート電極に隣接して拡散領域を形成
    する工程と、前記ゲート電極の側壁面上に側壁酸化膜を
    形成する工程と、前記ゲート電極を覆う層間絶縁膜中
    に、前記側壁酸化膜で画成され、前記拡散領域を露出す
    る自己整合開口部を形成する工程とを含む半導体装置の
    製造方法において、 前記自己整合開口部を形成する工程は、 前記側壁酸化膜およびさらに前記拡散領域を覆うよう
    に、酸化物よりなる第１の絶縁膜を形成する工程と、 前記第１の絶縁膜上に、前記第１の絶縁膜とは組成の異
    なった第２の絶縁膜を堆積する工程と、 前記第２の絶縁膜上に前記層間絶縁膜を形成する工程
    と、 前記層間絶縁膜中に、前記拡散領域に対応して、コンタ
    クトホールを前記第２の絶縁膜をエッチングストッパと
    して使って形成する工程と、 前記コンタクトホールの底において、前記第２の絶縁膜
    を、前記第１の絶縁膜をエッチングストッパとして除去
    する工程と、 前記コンタクトホールの底において、前記第１の絶縁膜
    を、前記拡散領域に対して選択的に除去する工程とより
    なり、 前記第１の絶縁膜を形成する工程は、ＣＶＤ法により、
    ＳｉＨ4とＮ2Ｏをソースとして、実行されることを特徴
    とする半導体装置の製造方法。
  4. 【請求項４】 前記ＣＶＤ法は、Ｎ2ＯのＳｉＨ4に対す
    る割合を５以下に設定して実行されることを特徴とする
    請求項３記載の半導体装置の製造方法。
  5. 【請求項５】 前記ＣＶＤ法は、基板温度を、約８２５
    °Ｃ以下に設定して実行されることを特徴とする請求項
    ３または４記載の半導体装置の製造方法。
  6. 【請求項６】 基板上にゲート電極を形成する工程と、
    前記基板中に前記ゲート電極に隣接して拡散領域を形成
    する工程と、前記ゲート電極の側壁面上に側壁酸化膜を
    形成する工程と、前記ゲート電極を覆う層間絶縁膜中
    に、前記側壁酸化膜で画成され、前記拡散領域を露出す
    る自己整合開口部を形成する工程とを含む半導体装置の
    製造方法において、 前記自己整合開口部を形成する工程は、 前記側壁酸化膜およびさらに前記拡散領域を覆うよう
    に、シリケートガラスよりなる第１の絶縁膜を形成する
    工程と、 前記第１の絶縁膜上に、前記第１の絶縁膜とは組成の異
    なった第２の絶縁膜を堆積する工程と、 前記第２の絶縁膜上に前記層間絶縁膜を形成する工程
    と、 前記層間絶縁膜中に、前記拡散領域に対応して、コンタ
    クトホールを前記第２の絶縁膜をエッチングストッパと
    して使って形成する工程と、 前記コンタクトホールの底において、前記第２の絶縁膜
    を、前記第１の絶縁膜をエッチングストッパとして除去
    する工程と、 前記コンタクトホールの底において、前記第１の絶縁膜
    を、前記拡散領域に対して選択的に除去する工程とより
    なり、 前記第１の絶縁膜を形成する工程は、Ｐを含むシリケー
    トガラスを堆積することにより実行されることを特徴と
    する半導体装置の製造方法。
  7. 【請求項７】 前記シリケートガラスを堆積する工程
    は、Ｐを６ｗｔ％以下の範囲で前記シリケートガラス中
    に含有させることを特徴とする請求項６記載の半導体装
    置の製造方法。
  8. 【請求項８】 前記シリケートガラスを堆積する工程
    は、さらに前記シリケートガラス中にＢを含有させるこ
    とを特徴とする請求項６記載の半導体装置の製造方法。
  9. 【請求項９】 前記シリケートガラスを堆積する工程
    は、前記シリケートガラス中に、Ｂを４ｗｔ％以下の範
    囲で含有させることを特徴とする請求項８記載の半導体
    装置の製造方法。
  10. 【請求項１０】 前記第１の絶縁膜が形成された後、前
    記第２の絶縁膜が堆積されるまでの間に、前記第１の絶
    縁膜を熱処理することを特徴とする請求項１〜９のう
    ち、いずれか一項記載の半導体装置の製造方法。
  11. 【請求項１１】 前記加熱処理は、急速加熱処理法によ
    り実行されることを特徴とする請求項１０記載の半導体
    装置の製造方法。
  12. 【請求項１２】 前記第１の絶縁膜を形成する工程と、
    前記第２の絶縁膜を形成する工程とは、同一の反応容器
    内において、前記基板を反応容器外に取り出すことなく
    実行されることを特徴とする請求項１〜１１のうち、い
    ずれか一項記載の半導体装置の製造方法。
  13. 【請求項１３】 前記拡散領域を形成する工程は、前記
    拡散領域表面にシリサイドを形成する工程を含み、前記
    シリサイド形成工程は、前記第１の絶縁膜の形成前に実
    行されることを特徴とする請求項１〜１２のうち、いず
    れか一項記載の半導体装置の製造方法。
  14. 【請求項１４】 前記第１のエッチングストッパの形成
    工程に先立って、前記拡散領域にコンタクトして、導体
    パターンを形成する工程を含むことを特徴とする請求項
    １〜１３のうち、いずれか一項記載の半導体装置の製造
    方法。
  15. 【請求項１５】 基板と、前記基板上に形成されたゲー
    ト電極と、前記基板中に前記ゲート電極に隣接して形成
    された拡散領域と、前記ゲート電極の側壁面上に形成さ
    れた側壁酸化膜と、前記側壁酸化膜で画成され、前記拡
    散領域を露出する自己整合開口部とを含む半導体装置に
    おいて、 さらに前記ゲート電極上に、前記側壁酸化膜を部分的に
    覆うように形成された第１の絶縁膜と、 前記第１の絶縁膜上に形成された、組成の異なる第２の
    絶縁膜と、 前記２の絶縁膜上に堆積された層間絶縁膜と、 前記層間絶縁膜中に、前記第１および第２の絶縁膜を横
    切って、前記自己整合開口部を露出するように形成され
    たコンタクトホールとを含み、 前記第１の絶縁膜には、ゲート電極下のゲート絶縁膜中
    に界面準位を実質的に形成しない程度のＨ2Ｏが含まれ
    ることを特徴とする半導体装置。
  16. 【請求項１６】 基板と、前記基板上に形成されたゲー
    ト電極と、前記基板中に前記ゲート電極に隣接して形成
    された拡散領域と、前記ゲート電極の側壁面上に形成さ
    れた側壁酸化膜と、前記側壁酸化膜で画成され、前記拡
    散領域を露出する自己整合開口部とを含む半導体装置に
    おいて、 さらに前記ゲート電極上に、前記側壁酸化膜を部分的に
    覆うように形成された第１の絶縁膜と、 前記第１の絶縁膜上に形成された、組成の異なる第２の
    絶縁膜と、 前記第２の絶縁膜上に堆積された層間絶縁膜と、 前記層間絶縁膜中に、前記第１および第２の絶縁膜を横
    切って、前記自己整合開口部を露出するように形成され
    たコンタクトホールとを含み、 前記第１の絶縁膜は、６ｗｔ％以下の濃度のＰを含むＰ
    ＳＧよりなることを特徴とする半導体装置。
  17. 【請求項１７】 基板と、前記基板上に形成されたゲー
    ト電極と、前記基板中に前記ゲート電極に隣接して形成
    された拡散領域と、前記ゲート電極の側壁面上に形成さ
    れた側壁酸化膜と、前記側壁酸化膜で画成され、前記拡
    散領域を露出する自己整合開口部とを含む半導体装置に
    おいて、 さらに前記ゲート電極上に、前記側壁酸化膜を部分的に
    覆うように形成された第１の絶縁膜と、 前記第１の絶縁膜上に形成された、組成の異なる第２の
    絶縁膜と、 前記第２の絶縁膜上に堆積された層間絶縁膜と、 前記層間絶縁膜中に、前記第１および第２の絶縁膜を横
    切って、前記自己整合開口部を露出するように形成され
    たコンタクトホールとを含み、 前記第１の絶縁膜は、４ｗｔ％以下の濃度のＢを含むＢ
    ＰＳＧよりなることを特徴とする半導体装置。
  18. 【請求項１８】 前記ゲート電極上には、前記拡散領域
    にコンタクトする導体パターンが、前記側壁酸化に沿っ
    て、前記側壁酸化膜と前記第１の絶縁膜との間に延在す
    ることを特徴とする請求項１５〜１７のうち、いずれか
    一項記載の半導体装置。
  19. 【請求項１９】 前記拡散領域表面には、シリサイド層
    が形成されていることを特徴とする請求項１５〜１８の
    うち、いずれか一項記載の半導体装置。
  20. 【請求項２０】 さらに、前記ゲート電極表面に、シリ
    サイド層が形成されていることを特徴とする請求項１９
    記載の半導体装置。
  21. 【請求項２１】 （１）半導体基板内の不純物層表面に
    被着した高融点金属層を加熱して自己整合的にシリサイ
    ド層を形成する工程と、 （２）前記シリサイド層表面に、ＳｉＨ 4 に対するＮ 2 Ｏ
    比を５以下としたガスを原料として用いたプラズマＣＶ
    Ｄ法によって、絶縁膜を形成する工程と、 （３）前記工程（２）の後、大気放出することなく、前
    記絶縁膜表面に重ねて、プラズマＣＶＤ法によって、窒
    化膜を形成する工程と、 （４）前記窒化膜表面に、層間絶縁膜を形成する工程
    と、 （５）前記層間絶縁膜表面から順にドライエッチングし
    て、前記シリサイド層を露出するように窓をパターニン
    グ開口する工程と、 を有する半導体装置の製造方法。
JP19123997A 1997-07-16 1997-07-16 半導体装置およびその製造方法 Expired - Lifetime JP3384714B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP19123997A JP3384714B2 (ja) 1997-07-16 1997-07-16 半導体装置およびその製造方法
US09/045,118 US6878594B2 (en) 1997-07-16 1998-03-20 Semiconductor device having an insulation film with reduced water content
US10/793,862 US7232720B2 (en) 1997-07-16 2004-03-08 Method for fabricating a semiconductor device having an insulation film with reduced water content
US11/798,366 US7422942B2 (en) 1997-07-16 2007-05-14 Method for fabricating a semiconductor device having an insulation film with reduced water content

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19123997A JP3384714B2 (ja) 1997-07-16 1997-07-16 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH1140805A JPH1140805A (ja) 1999-02-12
JP3384714B2 true JP3384714B2 (ja) 2003-03-10

Family

ID=16271223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19123997A Expired - Lifetime JP3384714B2 (ja) 1997-07-16 1997-07-16 半導体装置およびその製造方法

Country Status (2)

Country Link
US (3) US6878594B2 (ja)
JP (1) JP3384714B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3818561B2 (ja) * 1998-10-29 2006-09-06 エルジー フィリップス エルシーディー カンパニー リミテッド シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法
KR20020002732A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 절연막 형성 방법
US6861104B2 (en) * 2002-05-22 2005-03-01 United Microelectronics Corp. Method of enhancing adhesion strength of BSG film to silicon nitride film
US6902960B2 (en) * 2002-11-14 2005-06-07 Sharp Laboratories Of America, Inc. Oxide interface and a method for fabricating oxide thin films
JP4329445B2 (ja) * 2003-08-04 2009-09-09 セイコーエプソン株式会社 電気光学装置並びに電子機器
JP2005203619A (ja) * 2004-01-16 2005-07-28 Sharp Corp 層間絶縁膜の形成方法
KR100632658B1 (ko) * 2004-12-29 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54161894A (en) * 1978-06-13 1979-12-21 Toshiba Corp Manufacture of semiconductor device
JPS57128058A (en) 1980-12-15 1982-08-09 Seiko Epson Corp Manufacture of semiconductor device
US4612207A (en) * 1985-01-14 1986-09-16 Xerox Corporation Apparatus and process for the fabrication of large area thin film multilayers
JP2645088B2 (ja) 1988-07-15 1997-08-25 株式会社東芝 半導体装置の製造方法
JPH06103696B2 (ja) 1988-09-22 1994-12-14 シャープ株式会社 半導体装置の製造方法
JPH02262358A (ja) 1989-04-03 1990-10-25 Toshiba Corp 半導体装置
JPH02303168A (ja) 1989-05-18 1990-12-17 Nec Corp 半導体装置の製造方法
JPH03285330A (ja) 1990-04-02 1991-12-16 Oki Electric Ind Co Ltd 半導体素子のコンタクトプラグの形成方法
JP2890716B2 (ja) 1990-07-10 1999-05-17 ソニー株式会社 半導体装置の製法
JP2639202B2 (ja) 1990-10-18 1997-08-06 富士通株式会社 半導体装置の製造方法
JPH04357828A (ja) 1991-06-04 1992-12-10 Sharp Corp 半導体装置の製造方法
JPH05160067A (ja) 1991-07-23 1993-06-25 Seiko Epson Corp 半導体装置およびその製造方法
JPH0555475A (ja) 1991-08-27 1993-03-05 Nec Corp 半導体集積回路装置およびその製造方法
JP3042127B2 (ja) * 1991-09-02 2000-05-15 富士電機株式会社 酸化シリコン膜の製造方法および製造装置
US5296400A (en) * 1991-12-14 1994-03-22 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a contact of a highly integrated semiconductor device
JPH05347274A (ja) 1992-06-16 1993-12-27 Sony Corp 配線の形成方法
JPH0685173A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体集積回路用キャパシタ
JP2925416B2 (ja) 1992-11-09 1999-07-28 株式会社東芝 半導体集積回路装置の製造方法
US5377139A (en) * 1992-12-11 1994-12-27 Motorola, Inc. Process forming an integrated circuit
JPH06204420A (ja) * 1992-12-28 1994-07-22 Kawasaki Steel Corp 半導体装置の製造方法
JPH0738104A (ja) 1993-07-22 1995-02-07 Toshiba Corp 半導体装置の製造方法
JPH07115198A (ja) 1993-08-26 1995-05-02 Fujitsu Ltd 半導体装置の製造方法
US5356837A (en) 1993-10-29 1994-10-18 International Business Machines Corporation Method of making epitaxial cobalt silicide using a thin metal underlayer
JPH07135208A (ja) * 1993-11-10 1995-05-23 Sony Corp 絶縁膜の形成方法
JPH07153950A (ja) 1993-11-30 1995-06-16 Nec Corp 半導体装置の製造方法
JPH07321102A (ja) 1994-05-26 1995-12-08 Sony Corp 半導体装置の製造方法
US5610099A (en) * 1994-06-28 1997-03-11 Ramtron International Corporation Process for fabricating transistors using composite nitride structure
JP3417072B2 (ja) * 1994-08-15 2003-06-16 ソニー株式会社 半導体装置の製法
JPH08274187A (ja) 1995-02-03 1996-10-18 Sony Corp 半導体装置の製造方法
JP2797994B2 (ja) 1995-02-17 1998-09-17 ヤマハ株式会社 半導体装置
JPH08255903A (ja) 1995-03-15 1996-10-01 Seiko Epson Corp 半導体装置及びその製造方法
US5780908A (en) * 1995-05-09 1998-07-14 Matsushita Electric Industrial Co., Ltd. Semiconductor apparatus with tungstein nitride
KR100234376B1 (ko) * 1996-04-09 1999-12-15 윤종용 박막 트랜지스터의 제조방법 및 이를 이용한 액정 표시장치의 제조방법
JPH10163317A (ja) * 1996-11-28 1998-06-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5851603A (en) * 1997-07-14 1998-12-22 Vanguard International Semiconductor Corporation Method for making a plasma-enhanced chemical vapor deposited SiO2 Si3 N4 multilayer passivation layer for semiconductor applications

Also Published As

Publication number Publication date
US20070287250A1 (en) 2007-12-13
JPH1140805A (ja) 1999-02-12
US6878594B2 (en) 2005-04-12
US20020098688A1 (en) 2002-07-25
US7422942B2 (en) 2008-09-09
US7232720B2 (en) 2007-06-19
US20040171224A1 (en) 2004-09-02

Similar Documents

Publication Publication Date Title
JP3220645B2 (ja) 半導体装置の製造方法
US6649500B2 (en) Semiconductor device including an insulated gate field effect transistor and method of manufacturing the same
US5543362A (en) Process for fabricating refractory-metal silicide layers in a semiconductor device
KR19990036704A (ko) 상 전이를 사용한 반도체 장치 제조 방법
US7422942B2 (en) Method for fabricating a semiconductor device having an insulation film with reduced water content
JPH06310667A (ja) 半導体装置およびその製造方法
KR100261610B1 (ko) 회로단락과 누설전류가 없는 저 저항 티타늄 실리사이드층을 갖는 반도체 장치의 제조방법
JPH09312270A (ja) 半導体装置およびその製造方法
US5290717A (en) Method of manufacturing semiconductor devices having a resist patern coincident with gate electrode
US5698468A (en) Silicidation process with etch stop
US6194775B1 (en) Semiconductor element with thermally nitrided film on high resistance film and method of manufacturing the same
JP2790157B2 (ja) 半導体集積回路装置の製造方法
JPH0922999A (ja) Ｍｉｓ型半導体装置及びその製造方法
JPH10335640A (ja) 半導体装置およびその製造方法
US7166525B2 (en) High temperature hydrogen annealing of a gate insulator layer to increase etching selectivity between conductive gate structure and gate insulator layer
JP2972687B2 (ja) 半導体装置の製造方法
JP3380172B2 (ja) 半導体装置の製造方法
US6979658B2 (en) Method of fabricating a semiconductor device containing nitrogen in a gate oxide film
JP2000188291A (ja) 半導体装置の製造方法
US5953632A (en) Method for manufacturing semiconductor device comprising a silicide film
JP3376305B2 (ja) 半導体装置の製造方法
JPH0697191A (ja) 半導体装置の製造方法
JPH1050636A (ja) 半導体装置の製造方法
KR20000066096A (ko) 반도체 소자의 게이트 전극 형성방법
JPH0730108A (ja) Ｍｉｓ型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081227

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081227

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081227

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101227

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111227

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111227

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111227

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111227

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121227

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121227

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131227

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term