JP3220645B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3220645B2 JP3220645B2 JP23689496A JP23689496A JP3220645B2 JP 3220645 B2 JP3220645 B2 JP 3220645B2 JP 23689496 A JP23689496 A JP 23689496A JP 23689496 A JP23689496 A JP 23689496A JP 3220645 B2 JP3220645 B2 JP 3220645B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate electrode
- semiconductor device
- sub
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 238000000034 method Methods 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims description 46
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 40
- 239000001257 hydrogen Substances 0.000 claims description 40
- 229910052739 hydrogen Inorganic materials 0.000 claims description 40
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 32
- 238000010438 heat treatment Methods 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 18
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 239000012298 atmosphere Substances 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000000572 ellipsometry Methods 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 4
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims 2
- 238000007872 degassing Methods 0.000 claims 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 2
- 239000001272 nitrous oxide Substances 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 239000011229 interlayer Substances 0.000 description 24
- 229910052814 silicon oxide Inorganic materials 0.000 description 24
- 238000009792 diffusion process Methods 0.000 description 21
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 239000010410 layer Substances 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 230000007547 defect Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000004151 rapid thermal annealing Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005549 size reduction Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 1
- -1 N 2 Chemical compound 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Plasma & Fusion (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
方法に関し、特に微細化されたMOSトランジスタを含
む半導体装置の製造方法に関する。
高集積化や高速化が要求されている。半導体集積回路装
置の性能向上のため、その代表的半導体素子であるMO
Sトランジスタを微細化することが要求されている。基
板表面内での寸法縮小と共に厚さ方向の寸法縮小も進
み、たとえばゲート酸化膜は10nm以下、ソース/ド
レイン接合は100nm以下となりつつある。
工程における不純物の再分布による短チャネル効果(ソ
ース・ドレイン間のパンチスルー)やゲート電極からゲ
ート酸化膜を通してチャネル領域への不純物の突き抜け
が問題となってくる。これらを防止するため、一般的に
プロセスの低温化が要求されている。
イン領域を形成した後の層間絶縁膜は従来、バッチ式熱
CVDで作成することが多かった。プロセスの低温化の
要求に従い、層間絶縁膜をプラズマCVD(PECV
D)法で作成する技術や枚葉式熱CVDで作成する技術
が開発されている。プラズマCVDでの基板加熱温度は
300℃〜550℃程度でよい。
は、pチャネルトランジスタのゲート電極にはB等のp
型不純物をドープし、nチャネルトランジスタのゲート
電極にはP、As等のn型不純物をドープしたデュアル
ゲートサーフェスチャネルMOSFETが採用されつつ
ある。
を作成するためには、ソース/ドレイン領域(さらに、
場合によりゲート電極)の表面にシリサイド層を自己整
合的に作成するシリサイド(サリサイド)化の技術も採
用される。シリサイド化の技術の採用は、その後の加熱
工程に制限を加える。PECVDや枚葉式熱CVDによ
る層間絶縁膜の形成はこの要求にも適合する。
セスで層間絶縁膜を形成すると、層間絶縁膜からMOS
トランジスタ構造への水分の拡散が問題となる。また、
層間絶縁膜を貫通してシリサイドを使用したソース/ド
レイン領域へのコンタクト孔をエッチングする際、エッ
チストッパが存在すること(セルフアラインコンタクト
(SAC))が望まれる。そこで、層間絶縁膜を薄い窒
化膜とその上の酸化膜の積層構造とし、両層をPECV
Dまたは枚葉式熱CVDで作成する技術やPECVDと
枚葉式熱CVDとの組み合わせで作成する技術が開発さ
れている。窒化膜は水分遮蔽機能とエッチストッパとし
ての機能を果たす。
ECVDで層間絶縁膜を形成すると、pチャネルMOS
FETの閾値電圧の不安定性、pチャネルMOSFET
のBT(バイアステンペラチャー)ストレス寿命劣化の
促進、nチャネルMOSFETのホットキャリア寿命劣
化の促進等の新たな問題が生じる。これらの問題は、高
信頼性の半導体集積回路装置を提供する目的にとって致
命的な問題となる。
与える半導体装置の製造方法を提供することである。
的を果し、かつ高信頼性を与える半導体装置の製造方法
を提供することである。
ば、(a)半導体基板上に絶縁ゲート電極を有するMO
Sトランジスタ構造を形成する工程と、(b)前記絶縁
ゲート電極を覆って、前記半導体基板上に、水素を含む
原料ガスを用いた平行平板型プラズマCVDにより電極
面積当たり0.11W/cm2 〜0.85W/cm2の
高周波電力で絶縁膜を堆積する工程とを含み、前記MO
Sトランジスタ構造は複数であり、前記工程(a)が、
前記MOSトランジスタ構造のうちの一部の絶縁ゲート
電極にn型不純物をドープするサブ工程と、前記MOS
トランジスタ構造のうちの他の一部の絶縁ゲート電極に
p型不純物をドープするサブ工程とを含むことを特徴と
する半導体装置の製造方法が提供される。
力を制限したプラズマCVDによって堆積することによ
り、従来のバッチ式熱CVDやプラズマCVDで作成し
た絶縁膜に伴う種々の問題が改善される。
び膜質が悪くなる。しかし、窒化膜の厚さは20nm〜
100nm(多くの場合、50nm〜70nm)とあま
り厚くないので、成長速度は速くなくてもあまり問題は
生じない。また、窒化膜はエッチストッパとしては厳密
な緻密性を必要とせず、エッチングの選択比を十分に取
れればよいので、膜質もあまり問題を生じない。
体基板上にゲート絶縁膜を介してボロンをドープしたゲ
ート電極を有するMOSトランジスタ構造を形成する工
程と、(b)前記絶縁ゲート電極を覆って、前記半導体
基板上にランプ加熱による枚葉式熱CVDにより基板温
度500℃〜800℃で窒化膜を堆積する工程とを含む
半導体装置の製造方法が提供される。
膜を、ランプ加熱による枚葉式熱CVDにより基板温度
500℃〜800℃で作成した窒化膜で形成することに
より、従来のバッチ式熱CVDやプラズマCVDにより
作成した絶縁膜の場合に生じた種々の問題が改善でき
る。
よって層間絶縁膜を形成すると、層間絶縁膜およびその
近傍に原子状および分子状の水素が侵入し、悪影響を誘
発すると言われている。すなわち、導入された水素は、
ゲート電極中のドープイオン(特にB)を増速拡散させ
たり、ゲート酸化膜の界面またはゲート酸化膜中に欠陥
を導入したりすると言われている。この現象は、ゲート
電極にBをドープしたpチャネルMOSFETにおいて
顕著である。
化膜を貫通してチャネル領域に拡散すると、MOSFE
Tの閾値電圧を不安定に変化させてしまう。また、ゲー
ト酸化膜の界面やゲート酸化膜中に欠陥が生成される
と、BTストレス寿命の劣化を促進したり、ホットキャ
リア寿命の劣化を促進したりする。これらの現象は、低
温プロセスで層間絶縁膜を形成する際、層間絶縁膜およ
びその近傍に水素が侵入することによって生じるものと
言われている。
され、デバイスの信頼性に影響を与える水素量を減少さ
せるため、まずプラズマ中の水素を考察した。
ラズマCVD装置の構成を概略的に示す。真空容器1内
に平行平板型電極2a、2bが上下に対向して配置され
ている。なお、平行平板型電極2a、2bは、半径が7
5mmであり、600ミル(15.42mm)の間隔を
おいて配置されている。平行平板型電極2a、2bに
は、RF電源3から13.56MHzの高周波電力がD
Cカット用キャパシタ4を介して供給される。
料ガスが供給され、真空容器1底部に接続された排気管
7から排気される。真空容器1内を所定真空度とし、R
F電源3から高周波電力を供給すると、平行平板型電極
2a、2b間にプラズマ8が生成される。なお、ランプ
9は下側電極2bを加熱し、その上に配置されるウエハ
5を加熱するためのものである。
で、RF電源3から供給する高周波電力を変化させ、プ
ラズマ中からの水素由来種の発光強度を調べた。
度を示すグラフである。横軸は発光波長を単位nmで示
し、縦軸は発光強度を任意単位で示す。波長380nm
〜440nmの波長領域に水素由来種の発光が生じる。
図には、392.06nmのH2 発光と、波長427.
94nmのH* (水素ラジカル)の発光を特に示す。高
周波電力を100W、300W、500Wと変化させた
時の発光強度を2本のピークで示している。
ラズマに供給する高周波電力の大小に依存して増減して
いることが判る。したがって、プラズマに供給する高周
波電力を低減すれば、プラズマ中の活性水素由来種の密
度も減少することが期待される。そこで、高周波電力を
変化させて層間絶縁膜を作成し、得られたMOSFET
の特性を調べた。
レス試験の概要および結果を示す。図3(A)は、BT
ストレス試験を概略的に示す。MOSFET10は、厚
さ6nmのゲート酸化膜、厚さ180nmの多結晶Si
ゲート電極、厚さ20nmの低温酸化膜、厚さ70nm
の窒化膜の積層による絶縁ゲート電極構造を有する。窒
化膜は、高周波電力を変えたPECVDで作成した。M
OSFET10を150℃、200℃等のバイアス温度
に加熱し、ソースS、ドレインDおよび基板Subをそ
れぞれ接地する。
SubとゲートG間にバイアス用ゲート電圧Vgを印加
する。バイアス用ゲート電圧Vgは、たとえばゲート絶
縁膜における電界強度が−5MV/cm程度になるよう
に設定する。たとえば、Vg=−3.3Vである。所定
時間このようなストレスを印加した後、MOSFET1
0を常温に戻し、寿命を測定する。
印加した後のpチャネルMOSFETの寿命を測定した
結果を示す。なお、ストレス温度は200℃、ゲート電
圧は−3.3Vであった。寿命は、基板温度を85℃と
し、ドレインDとゲートGとにVd、Vg=−2.75
Vを印加した時、ドレイン電流Idが3%変化するまで
の時間とする。
2a、2b間に240W(1.36W/cm2 )および
50W(0.28W/cm2 )の高周波電力を印加した
時の寿命を表に示す。240Wの高周波電力を供給した
場合と較べ、50Wの高周波電力を供給した場合、Id
に関する寿命は1桁以上長くなっている。
00W、240Wに変化させた時のIdを基準としたI
dに関する寿命を示す。横軸は高周波電力Prfの2乗
の逆数、1/Prf2 を示し、縦軸は寿命を時間で示
す。
Wから100W、240Wと増加するに従い、BTスト
レス寿命は減少を続けている。高周波電力が100Wを
越えるとストレス寿命の低下率が大きくなり、さらに1
50Wを越えて増大すると、BTストレス寿命の低下は
著しくなる。
0W以下であることが好ましいと判る。なお、電極面積
で印加した高周波電力を規格化すると、印加する高周波
電力は0.85W/cm2 以下であることが好ましいと
判る。
さくなると、プラズマを立てること自身が困難となる。
20Wの高周波電力は電力面積で規格化すると0.11
W/cm2 となる。したがって、高周波電力を電極面積
当たり0.11W/cm2 〜0.85W/cm2 とする
ことが好ましい。
レス寿命の改善を示した。高周波電力を低減すると、B
Tストレス寿命以外の特性にも改善が見られる。
ンド電圧の変化およびnチャネルMOSFETのホット
キャリア寿命の変化を示す。
ャパシタであるpMOSキャパシタのフラットバンド電
圧の製造条件による差を示す。絶縁膜形成時の高周波電
力を50Wと240Wとし、窒素雰囲気において800
℃、30秒の処理を施した時にどのような値となるかを
調べた結果を示す表である。フラットバンド電圧Vfb
は、高周波電力が240Wの時、1.23Vであり、高
周波電力が50Wの時、1.07Vであった。
ホットキャリア寿命の結果を示す。ホットキャリア寿命
の測定は、図3(A)同様、MOSFETのゲート電極
Gと基板Sub間にバイアス電圧Vgを印加し、基板電
流Isubが最大になるように設定する。この状態でM
OSFETをオンし、所定時間放置する。その後寿命を
測定する。
/1μmの時の寿命を示す。寿命は、ドレイン電流Id
が3%変化するまでの時間とする。高周波電力が240
Wの場合、ホットキャリア寿命は6×104 秒であった
のに対し、高周波電力を50Wとすると、ホットキャリ
ア寿命は5×105 秒になり、1桁近くの改善が認めら
れる。
ャリア寿命が長くなる現象は、高周波電力の低減に伴
い、プラズマ中の活性水素密度が減少することによるも
のと考えられる。プラズマ中の活性水素密度が高い場
合、プラズマから堆積膜またはその下地中に活性な水素
が高エネルギで注入され、Si−O−Si等の結合を切
り、欠陥を作るものと考えられる。
は、雰囲気中の水素と結合したり、後のアニール工程に
おいて水素と結合し、一旦は回復する。しかしながら、
その後の加熱や電圧印加等の原因により、終端化した水
素が離れると、再び欠陥が表に現れる。
生成となり、不純物をトラップして固定電荷の生成とも
なる。このような原因により、寿命が短くなるものと考
えられる。高周波電流を低減すると、このように欠陥生
成率が減少するものと考えられる。
層間絶縁膜を作成した場合と、高周波電力を50Wに設
定して層間絶縁膜を形成した場合、それぞれにおいてそ
の後窒素雰囲気中360秒間のRTA熱処理を行い、水
素分布がどのように変化するかを2次イオン質量分析
(SIMS)で測定した結果を示す。図中左側に高RF
パワー(240W)の場合を示し、右側に低RFパワー
(50W)の場合を示す。それぞれの図において、横軸
は深さを示し、縦軸はSIMSの信号強度を示す。な
お、熱処理温度としては、550℃、700℃、850
℃の3種類を用いた。各図において、最も上に示される
曲線は層間絶縁膜を堆積したままの状態のサンプルを示
し、以下順次550℃、700℃、850℃の熱処理を
行なったサンプルの結果を示す。
の高周波電力によらずほぼ同一である。しかしながら、
膜堆積後、熱処理を行なうと、高RFパワーの場合に
は、窒化膜中の水素濃度はあまり減少しないのに対し、
低RFパワーの場合には窒化膜中の水素濃度が顕著に減
少している。
ってゲート酸化膜Gox中の水素濃度が増大している。
これに対し、低RFパワーの場合には、熱処理を行なっ
てもゲート酸化膜中の水素濃度がほとんど変化していな
い。
が変化しにくく、かつゲート酸化膜中の水素濃度は増大
するのに対し、低RFパワーの場合、窒化膜中の水素濃
度は減少しやすく、ゲート酸化膜中の水素濃度は変化し
にくい。理由としては、低RFパワーの場合には膜密度
が疎であるため、水素が外方拡散しやすいためと考えら
れる。
よってゲート酸化膜中の水素濃度が増大し、種々の悪影
響を与えているものと考えられる。これに対し、低RF
パワーによって層間絶縁膜を堆積すると、堆積直後の窒
化膜中の水素濃度は無視できないが、その後の熱処理に
よって窒化膜中の水素濃度が減少し、ゲート酸化膜中の
水素濃度は増大しないため、種々の特性の改善が生じる
ものと考えられる。
施例によるnチャネルMOSFETの製造方法を説明す
る。
CZシリコン基板21にp型ウェル22を形成した後、
周知のLOCOS法によって素子分離領域24を形成す
る。シリコン基板の表面にゲート酸化膜25を6nm程
度形成する。ゲート酸化膜25を覆うように、周知の低
圧(LP)CVDを用い、多結晶シリコン膜26を20
0nm堆積し、低抵抗化のために燐をイオン注入により
ドープする。その後、ホトリソグラフィを用いたエッチ
ングにより、多結晶シリコン膜26を選択的にエッチン
グし、ゲート電極26aを形成する。
低濃度のn型拡散層を形成するため、ゲート電極26a
をマスクとしてAs+ をイオン注入する。このイオン注
入により、LDD用の浅い低濃度のn型拡散層29が形
成される。
VDにより酸化シリコン等の絶縁膜31を形成する。異
方性ドライエッチング(RIE)を用い、絶縁膜31を
エッチングし、ゲート電極26aの側壁上にのみサイド
ウォールスペーサ(側壁絶縁スペーサ)31aを残す。
スペーサ31aを形成した基板に対し、As+ イオンを
イオン注入し、n+ 型の高濃度ソース/ドレイン領域3
3を形成する。
ドレイン領域33上にシリサイド電極35を形成する。
シリサイド電極の形成は、まずシリコン活性層上に形成
された薄い酸化膜をエッチング液でエッチング除去し、
スパッタリングによりシリコン活性層上にたとえばCo
の高融点金属膜を堆積する。次に、2段階短時間熱処理
法を用い、露出していたシリコン活性層上に自己整合的
に高融点金属シリサイド膜35を形成する。
シリサイド反応を行い、その後未反応高融点金属膜をエ
ッチング液で除去し、さらに2次熱処理を行なって完全
なシリサイド膜35を形成する。
ド、チタンシリサイド、白金シリサイド、モリブデンシ
リサイド、タングステンシリサイド、ニッケルシリサイ
ドのいずれか、またはこれらの組み合わせを用いること
ができよう。
化シリコン膜36を堆積する。原料ガスとしてSiH4
(流量18sccm)とNH3 (流量60sccm)を
用い、圧力1.5Torr、基板温度350℃でプラズ
マCVDを用い、13.56MHzの高周波電力を0.
11W/cm2 〜0.85W/cm2 としてプラズマC
VD膜を形成する。
ズマCVDにより酸化シリコン膜37を形成する。この
プラズマCVDも、13.56MHzの高周波電力を
0.11W/cm2 〜0.85W/cm2 に選択して行
なう。ソースガスとしては、たとえばSiH4 とN2 O
を用いればよい。
化シリコン膜37の積層による層間絶縁膜を高周波電力
を制限したプラズマCVDにより形成する。なお、窒化
シリコン膜36の代わりに酸化窒化シリコン膜を用いて
もよい。また、Si原料としては、SiH4 、Si2 H
6 、SiH2 Cl2 、SiHCl3 を用いることができ
る。
ては、SiH4 、Si2 H6 、テトラエトキシオルソシ
ラン(TEOS)、テトラエチルフルオロシラン(TE
FS)等を用いることができる。なお、窒化シリコン膜
36の形成以前に酸化シリコン膜等が形成されていても
良い。
ニール(RTA)によりN2 等の雰囲気中、800℃、
30秒間の熱処理を行なう。この熱処理により、窒化シ
リコン膜36、酸化シリコン膜37中に導入された水素
を脱ガスさせると共に、膜質を改善する。なお、雰囲気
はN2 の他、オゾン、アルゴン、酸素を用いてもよい。
また、RTAの代わりに抵抗炉による加熱を用いてもよ
い。
ン膜37で形成された層間絶縁膜を貫通し、ゲート電極
26a、ソース/ドレイン領域上のシリサイド膜35を
露出するコンタクト孔を形成し、バリアメタル、Al合
金層を含む金属配線層38、39を形成し、MOSFE
Tの各電極を上部に引き出す。
説明したが、同様の手順によりpチャネルMOSFET
を製造することもできる。
ETの製造方法を説明する。図8(A)に示すように、
(100)面CZシリコン基板21にn型ウェル23を
形成した後、周知のLOCOSによって酸化シリコンの
素子分離領域24を形成する。素子分離領域24によっ
て画定された活性領域表面に、厚さ6nm程度のゲート
酸化膜25を形成する。ゲート酸化膜上に、LPCVD
により多結晶シリコン膜27を厚さ200nm形成す
る。
ィを用いたエッチングにより、多結晶Si膜27を選択
的にエッチングし、ゲート電極27aを形成する。
VDにより酸化シリコン等の絶縁膜31を形成し、異方
性ドライエッチングを行なってゲート電極27aの側壁
上にのみサイドウォールスペーサ31aを残す。
aおよびサイドウォールスペーサ31aをマスクとし、
p型不純物としてB+ イオンをイオン注入し、p型ソー
ス/ドレイン領域43を形成する。
化膜をエッチング液で除去し、清浄なシリコン面を露出
させる。
ン面上にコバルトCo等のシリサイド膜45を形成す
る。シリサイド45の形成は、前述の実施例同様、2段
階短時間熱処理法を用いて行なうことができる。
化シリコン膜36、酸化シリコン膜37をプラズマCV
Dにより作成する。窒化シリコン膜は、たとえばSiH
4 (18sccm)とNH3 (60sccm)を用い、
雰囲気圧力1.5Torr、基板温度350℃、RF電
力0.11W/cm2 〜0.85W/cm2 で行なうこ
とができる。
実施例同様のアニーリングを行なう。たとえば、RTA
を用い、N2 雰囲気中、800℃、30秒間の熱処理を
行なう。
ン膜37を貫通するコンタクト孔を形成し、バリア層、
Al合金層を含むメタル配線層を堆積し、パターニング
して電極38、39を形成する。このようにして、pチ
ャネルMOSFETを完成する。
SFETと図8、図9に示したpチャネルMOSFET
を同一基板上に作成することもできる。これらの図中対
応する構成要素は同一数字で示されている。それらは共
通の工程で作成できる。
ズマCVDにおいて、基板温度は150℃〜550℃の
範囲内から選択することができる。また、雰囲気圧力は
1.5Torr〜10Torr程度を選択することがで
きる。プラズマCVD後のアニーリングにおいて、処理
雰囲気は、アルゴン、N2 、オゾンを含むO2 またはO
2 とすることもできる。好ましくは、水素をより外方拡
散させる雰囲気を使用する。
させる処理として熱処理に代え、プラズマ処理を行なっ
てもよい。この場合、プラズマ処理温度としては300
℃〜550℃の範囲を選択することができる。プラズマ
処理雰囲気としてはO2 、N 2 、ArまたはN2 Oを選
択することができる。
て用いる場合、窒化シリコン膜の屈折率を1.9〜2.
9の範囲に選択することが好ましい。一般に、窒化膜の
屈折率が高い方が酸化膜とのエッチング選択比を高くす
ることができる。従って、エッチストッパとしての機能
からは、屈折率は高い方が望ましい。窒化シリコン膜の
原料ガスとしてSiH4 、NH3 を用いる場合、SiH
4 の流量をNH3 に対し、多めに設定することにより、
屈折率を高めることができる。なお、上述の屈折率はエ
リプソメトリーにより波長632.8nmで測定した場
合を基準とする。
処理温度を制限し、導入される水素量を制限する実施例
を説明したが、窒化シリコン膜にて層間絶縁膜を作成す
る場合、窒化シリコン膜は枚葉式熱CVDにより作成す
ることもできる。
葉式装置とが知られている。バッチ式熱CVD装置を用
いる場合、加熱温度が高く(たとえば750℃程度)、
しかも長時間(たとえば2〜3時間程度)の処理を必要
とする。このような条件によれば、ゲート電極中のドー
プイオン(特にB)を拡散させ、ゲート酸化膜の界面ま
たはゲート酸化膜中に欠陥を導入したりすると言われて
いる。この現象は、ゲート電極にBをドープしたpチャ
ネルMOSFETにおいて顕著である。ゲート電極中の
ドープ不純物が、ゲート酸化膜を貫通してチャネル領域
に拡散すると、MOSFETの閾値電圧を不安定に変化
させてしまう。また、ゲート酸化膜の界面やゲート酸化
膜中に欠陥が生成されると、BTストレス寿命の劣化を
促進する。また、プロセスの低温化の要求にも沿わな
い。
50℃〜600℃、10分間程度の処理により窒化シリ
コン膜を作成することができる。この程度の条件であれ
ば、プロセスの低温化の要求を満たすことができる。な
お、枚葉式熱CVDの際の基板温度を高くすると、処理
時間を短縮化することもできる。したがって、枚葉式熱
CVDにおける基板温度は500℃〜800℃の範囲か
ら選択することができる。
示す。拡散温度750℃、700℃、550℃、400
℃で、拡散時間360分、30分、10分の各場合につ
いてボロン濃度の深さ方向分布を算出した。図17に
は、これらのうち代表的なものを示す。
も、拡散時間が10分であれば、拡散の程度は低く、実
用に際してほぼ問題ない。拡散時間が30分となると、
拡散が激しくなり、実用化は困難であろう。拡散温度が
550℃以下であれば、拡散時間が360分であっても
全く問題ないであろう。許容できる拡散の基準として表
面濃度の1/10の濃度となる深さが0.02μm以下
とすると、拡散温度が800℃の場合、拡散時間が25
分以内であればよいことになる。従って、熱CVDの基
板温度は500℃〜800℃の範囲から選択することが
できる。
℃、2〜3時間の処理を必要とするが、ボロン拡散の影
響を無視できる程度まで低減することは困難であろう。
示す。図10(A)において、容器51内の上部にガス
供給手段52が配置され、下部にサセプタ53が配置さ
れている。サセプタ53は、下面からランプ54によっ
て加熱することができる。ウエハ55は、サセプタ53
上に載置する。
間にサセプタ53が配置され、サセプタ53はその中央
に開口を有する。サセプタ53下部にガス供給手段52
が配置されている。熱CVD膜は、サセプタ53上に裏
返して載置されたウエハ55下面上に堆積する。容器5
1の上方には石英窓56が設けられており、石英窓56
上部に加熱用ランプ54が配置されている。
し、本発明の実施例によるCMOSFETの製造方法を
説明する。
21の表面上にパッド用酸化シリコン膜18、マスク用
窒化シリコン膜19を形成する。
フィを用い、窒化シリコン膜19をパターニングし、開
口を有する窒化シリコン膜19aを作成する。窒化シリ
コン膜19aをマスクとし、周知のLOCOSを行なっ
て素子分離領域24を形成する。
レジストマスク47を形成し、たとえばB+ イオンを注
入し、p型ウェル22を作成する。その後レジストマス
クは除去する。
ウェル22を覆うレジストマスク48を形成し、たとえ
ばP + イオンをイオン注入し、n型ウェル23を作成す
る。その後レジストマスクは除去する。
表面の活性領域上に厚さ約5.5nmのゲート酸化膜2
5を形成し、チャネルドーズのイオン注入を行い、チャ
ネルドーズ領域49を作成する。
ン膜と酸化シリコン膜の積層を形成し、パターニングす
ることによってゲート電極51およびその上の酸化シリ
コン膜52を作成する。
3上部をレジストマスク53で覆い、As+ イオンをイ
オン注入し、ゲート電極51両側にLDD用の低濃度の
ソース/ドレイン領域29を作成する。その後レジスト
マスクは除去する。
酸化シリコン膜を堆積し、反応性イオンエッチング等の
異方性エッチングを行なうことにより、ゲート電極側壁
上にサイドウォールスペーサ31aを作成する。
3上を覆うレジストマスク55を形成し、As+ イオン
をイオン注入し、高濃度のソース/ドレイン領域33を
形成する。その後レジストマスクは除去する。
2を覆うレジストマスク57を形成し、B+ イオンをイ
オン注入し、pチャネルMOSFETのソース/ドレイ
ン領域43を形成する。その後レジストマスクは除去す
る。
た不純物をRTAにより活性化した後、露出しているシ
リコン表面上にCoシリサイド膜45、35を作成す
る。シリサイド膜の作成は、前述の実施例同様、Co膜
堆積と2段階短時間熱処理法により行なうことができ
る。
を形成した基板表面上に窒化シリコン膜61、酸化シリ
コン膜62、SOG膜63を形成する。
VD装置を用い、厚さ70nm程度を堆積する。枚葉式
熱CVDの条件は、たとえばSiH4 (45sccm)
とNH3 (1000sccm)を用い、雰囲気圧力60
Torr、基板温度600℃で行なうことができる。な
お、窒化シリコン膜61の代わりに酸化窒化シリコン膜
を用いてもよい。また、Si原料としては、SiH4 、
Si2 H6 、SiH2Cl2 、SiHCl3 を用いるこ
とができる。なお、窒化シリコン膜61の形成以前に酸
化シリコン膜等が形成されていても良い。
のPECVDにより、厚さ150nm程度を形成する。
Si原料としては、たとえばTEOSを用いることがで
きる。なお、酸化シリコン膜62のSi原料としては、
SiH4 、Si2 H6 、テトラエトキシオルソシラン
(TEOS)、テトラエチルフルオロシラン(TEF
S)等を用いることができる。なお、窒化シリコン膜6
1の形成以前に酸化シリコン膜等が形成されていても良
い。また、枚葉式熱CVDによって酸化シリコン膜62
を成膜してもよい。
有する。たとえば平坦部での厚さ200nm程度のSO
G膜63を形成すればよい。なお、平坦化の方法として
化学機械研磨法(CMP)等を用いてもよい。
貫通するコンタクト孔を形成し、配線層を堆積した後、
パターニングを行なって電極38、39を形成する。こ
のようにしてCMOSFETを製造することができる。
よって作成したnチャネルMOSFETの性能を、他の
方法により作成したnチャネルMOSFETと比較して
示すグラフである。
飽和ドレイン・ソース電流Idsを示すグラフである。
参照用として、層間絶縁膜(の下層)としてPECVD
によるSiONを用いたサンプルを測定した。○印がそ
のプロットである。□印のプロットは、窒化シリコン膜
をPECVDで作成した場合を示し、△印と◇印は枚葉
式熱CVDにより窒化シリコン膜を725℃および60
0℃で作成した場合を示す。枚葉式熱CVDによるサン
プルは、飽和電流が5〜10%程度、他のサンプルより
も高いことが判る。
の最大相互コンダクタンスをマスク幅Lmaskの関数
として示すグラフである。
リコン膜を作成したサンプルは、最大相互コンダクタン
スGmmaxが他のサンプルと較べ3%程度大きいこと
が判る。
Tの飽和ドレイン電流Idsを閾値電圧Vthの関数と
して示すグラフである。○印はバッチ式熱CVD装置に
より窒化シリコン膜を725℃で作成した場合の結果で
あり、□印は枚葉式熱CVD装置により窒化シリコン膜
を600℃で作成した場合を示す。pチャネルMOSF
ETの飽和ドレイン電流は、バッチ式熱CVDを用いる
と低下する傾向があるが、枚葉式熱CVD装置によれ
ば、バッチ式熱CVD装置を用いた時と較べ飽和ドレイ
ン電流を高く維持することができる。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
プロセスの低温化の要求を満たし、かつ高信頼性のMO
SFETを含む半導体装置を製造することが可能とな
る。
図である。
クトルである。
表、グラフである。
す表である。
場合のSIMS測定結果を示すグラフである。
主要工程を示す断面図である。
主要工程を示す断面図である。
主要工程を示す断面図である。
主要工程を示す断面図である。
面図である。
の主要工程を示す断面図である。
の主要工程を示す断面図である。
の主要工程を示す断面図である。
の主要工程を示す断面図である。
測定結果を示すグラフである。
測定結果を示すグラフである。
の分布を示すグラフである。
Claims (14)
- 【請求項1】 (a)半導体基板上に絶縁ゲート電極を
有するMOSトランジスタ構造を形成する工程と、 (b)前記絶縁ゲート電極を覆って、前記半導体基板上
に、水素を含む原料ガスを用いた平行平板型プラズマC
VDにより電極面積当たり0.11W/cm2〜0.8
5W/cm2の高周波電力で絶縁膜を堆積する工程とを
含み、 前記MOSトランジスタ構造は複数であり、前記工程
(a)が、前記MOSトランジスタ構造のうちの一部の
絶縁ゲート電極にn型不純物をドープするサブ工程と、
前記MOSトランジスタ構造のうちの他の一部の絶縁ゲ
ート電極にp型不純物をドープするサブ工程とを含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項2】 (a)半導体基板上に絶縁ゲート電極を
有するMOSトランジスタ構造を形成する工程と、 (b)前記絶縁ゲート電極を覆って、前記半導体基板上
に、水素を含む原料ガスを用いた平行平板型プラズマC
VDにより電極面積当たり0.11W/cm2〜0.8
5W/cm2の高周波電力で絶縁膜を堆積する工程とを
含み、 前記工程(b)が半導体基板上に第1の絶縁膜を堆積す
るサブ工程と、第1の絶縁膜上に第2の絶縁膜を堆積す
るサブ工程をと含み、第1の絶縁膜はSiNまたはSi
ONであり、前記工程(b)の後、前記第1の絶縁膜を
ストッパとして、前記第2の絶縁膜に開口部を形成する
ことを特徴とする半導体装置の製造方法。 - 【請求項3】 (a)半導体基板上に絶縁ゲート電極を
有するMOSトランジスタ構造を形成する工程と、 (b)前記絶縁ゲート電極を覆って、前記半導体基板上
に、水素を含む原料ガスを用いた平行平板型プラズマC
VDにより電極面積当たり0.11W/cm2〜0.8
5W/cm2の高周波電力で絶縁膜を堆積する工程と、 (c)前記工程(b)の後、前記絶縁膜から水素を脱ガ
スさせる工程とを含むことを特徴とする半導体装置の製
造方法。 - 【請求項4】 さらに、 (c)前記工程(b)の後、前記絶縁膜から水素を脱ガ
スさせる工程を含む請求項1又は2記載の半導体装置の
製造方法。 - 【請求項5】 前記工程(c)は、RTAまたは炉によ
り前記半導体基板を所定温度で熱処理するサブ工程を含
む請求項3又は4記載の半導体装置の製造方法。 - 【請求項6】 前記所定温度は、500℃〜850℃の
範囲内である請求項5記載の半導体装置の製造方法。 - 【請求項7】 前記熱処理するサブ工程は、オゾン、窒
素、アルゴンまたは酸素の雰囲気中で行なう請求項5又
は6記載の半導体装置の製造方法。 - 【請求項8】 前記工程(c)は、前記半導体基板をプ
ラズマ中で処理するサブ工程を含む請求項3又は4記載
の半導体装置の製造方法。 - 【請求項9】 前記プラズマ中で処理するサブ工程は、
前記半導体装置を300℃〜550℃に保って行なう請
求項8記載の半導体装置の製造方法。 - 【請求項10】 前記プラズマ中で処理するサブ工程
は、酸素、窒素、亜酸化窒素、またはアルゴンの雰囲気
で行なう請求項8又は9記載の半導体装置の製造方法。 - 【請求項11】 前記工程(b)が、エリプソメトリに
よる屈折率が1.9〜2.9であるSiN膜を堆積する
サブ工程を含む請求項1乃至10のいずれかに記載の半
導体装置の製造方法。 - 【請求項12】 (a)半導体基板上にゲート絶縁膜を
介してボロンをドープしたゲート電極を有するMOSト
ランジスタ構造を形成する工程と、 (b)前記絶縁ゲート電極を覆って、前記半導体基板上
にランプ加熱による枚葉式熱CVDにより基板温度50
0℃〜800℃で窒化膜を堆積する工程とを含む半導体
装置の製造方法。 - 【請求項13】 前記MOSトランジスタ構造は複数で
あり、前記工程(a)が、前記MOSトランジスタ構造
のうちの一部の絶縁ゲート電極にn型不純物をドープす
るサブ工程と、前記MOSトランジスタ構造のうちの他
の一部の絶縁ゲート電極にp型不純物をドープするサブ
工程とを含む請求項2乃至12のいずれかに記載の半導
体装置の製造方法。 - 【請求項14】 前記工程(a)が前記MOSトランジ
スタ構造の絶縁ゲート電極の側壁上に側壁絶縁スペーサ
を形成するサブ工程と、絶縁ゲート電極両側のソース/
ドレイン領域上にセルフアラインされたシリサイド層を
形成するサブ工程とを含む請求項1乃至13のいずれか
に記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23689496A JP3220645B2 (ja) | 1996-09-06 | 1996-09-06 | 半導体装置の製造方法 |
US08/870,293 US6017784A (en) | 1996-06-09 | 1997-06-06 | Manufacture method of semiconductor device with suppressed impurity diffusion from gate electrode |
TW086108790A TW334597B (en) | 1996-09-06 | 1997-06-24 | Manufacture method of semiconductor device with suppressed impurity diffusion from gate electrode |
KR1019970027141A KR100237798B1 (ko) | 1996-09-06 | 1997-06-25 | 반도체장치의 제조방법 |
US09/461,005 US6380014B1 (en) | 1996-09-06 | 1999-12-15 | Manufacture method of semiconductor device with suppressed impurity diffusion from gate electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23689496A JP3220645B2 (ja) | 1996-09-06 | 1996-09-06 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1083990A JPH1083990A (ja) | 1998-03-31 |
JP3220645B2 true JP3220645B2 (ja) | 2001-10-22 |
Family
ID=17007347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23689496A Expired - Lifetime JP3220645B2 (ja) | 1996-06-09 | 1996-09-06 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6017784A (ja) |
JP (1) | JP3220645B2 (ja) |
KR (1) | KR100237798B1 (ja) |
TW (1) | TW334597B (ja) |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100252223B1 (ko) * | 1997-08-30 | 2000-04-15 | 윤종용 | 반도체장치의 콘택홀 세정방법 |
US6218274B1 (en) * | 1997-10-28 | 2001-04-17 | Sony Corporation | Semiconductor device and manufacturing method thereof |
IT1305829B1 (it) * | 1998-06-05 | 2001-05-16 | St Microelectronics Srl | Recupero del danneggiamento dell'ossido di campo causato da processidi impiantazione ionica ad alta energia e procedimenti di |
KR100269330B1 (ko) * | 1998-06-29 | 2000-12-01 | 윤종용 | 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법 |
JP2000269492A (ja) * | 1999-03-16 | 2000-09-29 | Nec Corp | 半導体装置の製造方法 |
US6255703B1 (en) | 1999-06-02 | 2001-07-03 | Advanced Micro Devices, Inc. | Device with lower LDD resistance |
US6242776B1 (en) * | 1999-06-02 | 2001-06-05 | Advanced Micro Devices, Inc. | Device improvement by lowering LDD resistance with new silicide process |
JP2001057426A (ja) * | 1999-06-10 | 2001-02-27 | Fuji Electric Co Ltd | 高耐圧半導体装置およびその製造方法 |
TW472384B (en) * | 1999-06-17 | 2002-01-11 | Fujitsu Ltd | Semiconductor device and method of manufacturing the same |
KR100315728B1 (ko) * | 1999-12-31 | 2001-12-13 | 박종섭 | 트랜지스터 및 그의 제조 방법 |
US20010053572A1 (en) * | 2000-02-23 | 2001-12-20 | Yoshinari Ichihashi | Semiconductor device having opening and method of fabricating the same |
US6559007B1 (en) * | 2000-04-06 | 2003-05-06 | Micron Technology, Inc. | Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide |
US6534414B1 (en) | 2000-06-14 | 2003-03-18 | Integrated Device Technology, Inc. | Dual-mask etch of dual-poly gate in CMOS processing |
JP4006929B2 (ja) | 2000-07-10 | 2007-11-14 | 富士通株式会社 | 半導体装置の製造方法 |
US6544908B1 (en) * | 2000-08-30 | 2003-04-08 | Micron Technology, Inc. | Ammonia gas passivation on nitride encapsulated devices |
JP4713752B2 (ja) * | 2000-12-28 | 2011-06-29 | 財団法人国際科学振興財団 | 半導体装置およびその製造方法 |
KR100423904B1 (ko) * | 2002-03-26 | 2004-03-22 | 삼성전자주식회사 | 모스 트랜지스터에 접속되는 콘택을 가진 반도체 장치의제조방법 |
NL1020634C2 (nl) * | 2002-05-21 | 2003-11-24 | Otb Group Bv | Werkwijze voor het passiveren van een halfgeleider substraat. |
US7431967B2 (en) * | 2002-09-19 | 2008-10-07 | Applied Materials, Inc. | Limited thermal budget formation of PMD layers |
US6884736B2 (en) * | 2002-10-07 | 2005-04-26 | Taiwan Semiconductor Manufacturing Co, Ltd. | Method of forming contact plug on silicide structure |
US7371629B2 (en) * | 2002-12-09 | 2008-05-13 | Taiwan Semiconductor Manufacturing Company | N/PMOS saturation current, HCE, and Vt stability by contact etch stop film modifications |
KR100482758B1 (ko) * | 2002-12-12 | 2005-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
US7172792B2 (en) * | 2002-12-20 | 2007-02-06 | Applied Materials, Inc. | Method for forming a high quality low temperature silicon nitride film |
US7972663B2 (en) * | 2002-12-20 | 2011-07-05 | Applied Materials, Inc. | Method and apparatus for forming a high quality low temperature silicon nitride layer |
JP2004281935A (ja) * | 2003-03-18 | 2004-10-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US20050156208A1 (en) * | 2003-09-30 | 2005-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device having multiple silicide types and a method for its fabrication |
KR20050066872A (ko) * | 2003-12-27 | 2005-06-30 | 동부아남반도체 주식회사 | 높은 브레이크다운 전압을 갖는 고전압 반도체 소자 및 그제조 방법 |
JP4377721B2 (ja) * | 2004-03-11 | 2009-12-02 | 株式会社東芝 | 半導体装置の製造方法 |
US7241674B2 (en) * | 2004-05-13 | 2007-07-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming silicided gate structure |
US7015126B2 (en) | 2004-06-03 | 2006-03-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming silicided gate structure |
US7396767B2 (en) * | 2004-07-16 | 2008-07-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure including silicide regions and method of making same |
TWI267951B (en) * | 2004-09-30 | 2006-12-01 | Taiwan Semiconductor Mfg | A device having multiple silicide types and a method for its fabrication |
JP2006202860A (ja) * | 2005-01-19 | 2006-08-03 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4537874B2 (ja) * | 2005-03-29 | 2010-09-08 | 株式会社東芝 | 半導体装置の製造方法 |
KR100632620B1 (ko) * | 2005-04-22 | 2006-10-11 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
KR100731745B1 (ko) * | 2005-06-22 | 2007-06-22 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
US7510922B2 (en) * | 2006-01-26 | 2009-03-31 | Freescale Semiconductor, Inc. | Spacer T-gate structure for CoSi2 extendibility |
KR100703986B1 (ko) | 2006-05-22 | 2007-04-09 | 삼성전자주식회사 | 동작 특성과 플리커 노이즈 특성이 향상된 아날로그트랜지스터를 구비하는 반도체 소자 및 그 제조 방법 |
CN101454892B (zh) * | 2006-05-26 | 2011-12-14 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
DE102006027969A1 (de) * | 2006-06-17 | 2007-12-20 | X-Fab Semiconductor Foundries Ag | Verfahren zur selektiven Entspiegelung einer Halbleitergrenzfläche durch eine besondere Prozessführung |
JP4492819B2 (ja) * | 2007-01-15 | 2010-06-30 | セイコーエプソン株式会社 | キャパシタの製造方法 |
US7960243B2 (en) * | 2007-05-31 | 2011-06-14 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device featuring a gate stressor and semiconductor device |
US7750400B2 (en) * | 2008-08-15 | 2010-07-06 | Texas Instruments Incorporated | Integrated circuit modeling, design, and fabrication based on degradation mechanisms |
JP5051180B2 (ja) * | 2009-05-26 | 2012-10-17 | 東京エレクトロン株式会社 | 成膜方法 |
WO2011007682A1 (en) * | 2009-07-17 | 2011-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
JP2012054475A (ja) * | 2010-09-02 | 2012-03-15 | Hitachi Kokusai Electric Inc | 基板処理装置及び半導体装置の製造方法 |
US9012904B2 (en) * | 2011-03-25 | 2015-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US9219159B2 (en) | 2011-03-25 | 2015-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming oxide semiconductor film and method for manufacturing semiconductor device |
TWI545652B (zh) | 2011-03-25 | 2016-08-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4717602A (en) * | 1984-03-12 | 1988-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing silicon nitride layers |
JPS61117841A (ja) * | 1984-11-14 | 1986-06-05 | Hitachi Ltd | シリコン窒化膜の形成方法 |
US5000113A (en) * | 1986-12-19 | 1991-03-19 | Applied Materials, Inc. | Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process |
US4863755A (en) * | 1987-10-16 | 1989-09-05 | The Regents Of The University Of California | Plasma enhanced chemical vapor deposition of thin films of silicon nitride from cyclic organosilicon nitrogen precursors |
US4877651A (en) * | 1988-05-31 | 1989-10-31 | Olin Corporation | Process for thermally depositing silicon nitride and silicon dioxide films onto a substrate |
JPH04323829A (ja) | 1991-04-23 | 1992-11-13 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
JPH05259297A (ja) * | 1992-03-09 | 1993-10-08 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
JPH06244196A (ja) | 1993-02-19 | 1994-09-02 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JPH06310666A (ja) | 1993-04-23 | 1994-11-04 | Ricoh Co Ltd | デュアルゲート構造cmos型半導体装置の製造方法 |
TW384515B (en) * | 1993-07-14 | 2000-03-11 | Frontec Inc | Electronic device and its manufacturing method |
US5567661A (en) * | 1993-08-26 | 1996-10-22 | Fujitsu Limited | Formation of planarized insulating film by plasma-enhanced CVD of organic silicon compound |
JP2663905B2 (ja) * | 1995-03-30 | 1997-10-15 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1996
- 1996-09-06 JP JP23689496A patent/JP3220645B2/ja not_active Expired - Lifetime
-
1997
- 1997-06-06 US US08/870,293 patent/US6017784A/en not_active Expired - Lifetime
- 1997-06-24 TW TW086108790A patent/TW334597B/zh not_active IP Right Cessation
- 1997-06-25 KR KR1019970027141A patent/KR100237798B1/ko not_active IP Right Cessation
-
1999
- 1999-12-15 US US09/461,005 patent/US6380014B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR19980024067A (ko) | 1998-07-06 |
US6380014B1 (en) | 2002-04-30 |
US6017784A (en) | 2000-01-25 |
JPH1083990A (ja) | 1998-03-31 |
TW334597B (en) | 1998-06-21 |
KR100237798B1 (ko) | 2000-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3220645B2 (ja) | 半導体装置の製造方法 | |
US6610615B1 (en) | Plasma nitridation for reduced leakage gate dielectric layers | |
US7084061B2 (en) | Methods of fabricating a semiconductor device having MOS transistor with strained channel | |
US8058130B2 (en) | Method of forming a nitrogen-enriched region within silicon-oxide-containing masses | |
US6410938B1 (en) | Semiconductor-on-insulator device with nitrided buried oxide and method of fabricating | |
US8809141B2 (en) | High performance CMOS transistors using PMD liner stress | |
US6207586B1 (en) | Oxide/nitride stacked gate dielectric and associated methods | |
US7514376B2 (en) | Manufacture of semiconductor device having nitridized insulating film | |
JPH09153616A (ja) | 半導体装置およびその製造方法 | |
US5972761A (en) | Method of making MOS transistors with a gate-side air-gap structure and an extension ultra-shallow S/D junction | |
US4774201A (en) | Tungsten-silicide reoxidation technique using a CVD oxide cap | |
US7202187B2 (en) | Method of forming sidewall spacer using dual-frequency plasma enhanced CVD | |
WO2000016391A1 (en) | Method for producing semiconductor device | |
JP2002151684A (ja) | 半導体装置及びその製造方法 | |
JP2978746B2 (ja) | 半導体装置の製造方法 | |
JP3050165B2 (ja) | 半導体装置およびその製造方法 | |
US6756291B1 (en) | Method for hardening gate oxides using gate etch process | |
US6599820B1 (en) | Method of producing a semiconductor device | |
US20040169224A1 (en) | Semiconductor device and manufacturing method therefor | |
JPH09246206A (ja) | ゲート電極の形成方法 | |
JP2968548B2 (ja) | 半導体装置及びその製造方法 | |
JPH11135773A (ja) | 半導体装置及びその製造方法 | |
JPH11103047A (ja) | Mos型半導体装置およびその製造方法 | |
JPH06275639A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010731 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 12 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |