JPH05259297A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPH05259297A
JPH05259297A JP4050745A JP5074592A JPH05259297A JP H05259297 A JPH05259297 A JP H05259297A JP 4050745 A JP4050745 A JP 4050745A JP 5074592 A JP5074592 A JP 5074592A JP H05259297 A JPH05259297 A JP H05259297A
Authority
JP
Japan
Prior art keywords
teos
dielectric film
substrate
insulating film
nitrogen atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4050745A
Other languages
English (en)
Inventor
Takashi Usami
隆志 宇佐見
正樹 ▲吉▼丸
Masaki Yoshimaru
Masaaki Shimokawa
公明 下川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP4050745A priority Critical patent/JPH05259297A/ja
Priority to US08/026,291 priority patent/US5424253A/en
Publication of JPH05259297A publication Critical patent/JPH05259297A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers

Abstract

(57)【要約】 【目的】 本発明は、半導体素子における層間絶縁膜、
それが特にＯ3 ＴＥＯＳ酸化膜である場合の形成方法に
関するもので、その絶縁膜を形成する際、下地の層の影
響を受けて異常成長するような問題点を解消することを
目的とするものである。 【構成】 前記目的達成のため本発明は、前記絶縁膜３
を形成する前に、その下地として窒素を含む層５あるい
は６を形成しておくようにしたものである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体素子における
層間絶縁膜の形成方法に関するものであり、特に該絶縁
膜がＯ3 ＴＥＯＳ酸化膜である場合、その下地の層に影
響されることを解消する方法を提供するものである。
【０００２】
【従来の技術】図３は、従来の半導体素子の製造方法に
おける層間絶縁膜の形成工程の一例を示すものである。
この図において、１１はシリコン基板、１２はポリシリ
コンゲート電極、１３はＯ3 （オゾン）とＴＥＯＳ（テ
トラ・エチロソ・シリケート）を用いた常圧ＣＶＤシリ
コン酸化膜（以下Ｏ3 ＴＥＯＳ ＮＳＧと呼ぶ）即ち層
間絶縁膜、１４は上層配線である。
【０００３】製造方法は図３（ａ）に示すように、シリ
コン基板１１上に、ポリシリコンゲート電極を形成し、
続いてＯ3 ＴＥＯＳ ＮＳＧ１３を堆積させる。このと
きＯ3 ＴＥＯＳ ＮＳＧ１３は段差被覆性のよい高Ｏ3
濃度（７５ｇ／m3以上）の成膜条件を用いる。次に、そ
の上に上層配線１４を形成する。
【０００４】
【発明が解決しようとする課題】しかしながら以上述べ
た従来技術においては、高Ｏ3 濃度条件のＯ3 ＴＥＯＳ
ＮＳＧは、下地依存性が大きく、下地によっては異常成
長が起って表面荒れが発生してしまい、 （１）上層配線１４のカバレージに影響する、（２）ホ
トリソグラフィ（以下ホトリソと略す）工程における微
細化の阻害要因となる、といった問題点がある。
【０００５】また、Ｏ3 ＴＥＯＳ ＮＳＧを下地依存性
の小さい低Ｏ3 濃度で堆積させた場合、図３（ｂ）に示
すように、十分な段差被覆性がえられず、 （３）上層配線１４が段差部で断線しやすい、（４）ホ
トリソ工程における焦点深度の差が大きくなる、（５）
低Ｏ3 濃度条件では膜中不純物量が多い、といった問題
点があり、十分な層間絶縁膜を得ることが出来なかっ
た。
【０００６】この発明は、以上述べたＯ3 ＴＥＯＳ Ｎ
ＳＧを用いた層間絶縁膜の形成において、段差被覆形状
のよい高Ｏ3 濃度条件では下地依存性が大きく表面あれ
が起ってしまい、また下地依存性の小さい低Ｏ3 濃度条
件では段差被覆性が十分でなく、満足が形状が得られな
いという問題点を解決するために、高Ｏ3 濃度条件を用
いても下地依存性が現れないように、Ｏ3 ＴＥＯＳ Ｎ
ＳＧの形成前に、下地表面処理を施して下層膜を形成す
ることによって、段差被覆性に優れたＯ3 ＴＥＯＳ Ｎ
ＳＧの形成方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】この発明は前記目的のた
め、層間絶縁膜としてＯ3 ＴＥＯＳ ＮＳＧを形成する
際に、段差被覆性はいいが下地依存性の大きい高Ｏ3 濃
度条件を用いても、下地の影響を受けないようにするた
めに、Ｏ3 ＴＥＯＳ ＮＳＧの形成前に、 （１）下地に窒素（Ｎ）原子を導入するか、（２）下層
として窒素原子を含む絶縁膜を形成するようにしたもの
である。
【０００８】
【作用】前述したように、この発明によれば層間絶縁膜
としてＯ3 ＴＥＯＳ ＮＳＧを形成する前に、下地表面
にＮ原子を導入するあるいはＮ原子を含んだ絶縁膜層を
形成するといった処理を施すので、その後高Ｏ3 濃度条
件でＯ3 ＴＥＯＳ ＮＳＧを形成したときに、下地依存
性が解消されて、表面あれが起こることなく、段差被覆
性に優れた層間絶縁膜を形成できる。
【０００９】
【実施例】図１および図２に本発明の実施例を示す。こ
の図において、１はシリコン基板、２はポリシリコンゲ
ート電極、３はＯ3 とＴＥＯＳを用いた常圧ＣＶＤシリ
コン酸化膜（以下Ｏ3 ＴＥＯＳ ＮＳＧと呼ぶ）、４は
上層配線、５は窒素原子を導入した下地、６は窒素原子
を含んだ下層である。以下この図を用いて説明する。
【００１０】従来技術と同様に、ポリシリコンゲート電
極２まで形成したのが図１（ａ）である。その後、図１
（ｂ）に示すようにＯ3 ＴＥＯＳ ＮＳＧ３（図２
（ｅ）（ｆ）参照）の下地５に窒素原子を導入する。そ
の方法としては、 （１）ＮＨ3 ，Ｎ2 などのプラズマ放電に曝すか （２）ＮＨ3 ，Ｎ2 などを用いてイオンインプランテー
ション（イオン注入） を施す。
【００１１】あるいは、図１（ｃ）に示すように、Ｏ3
ＴＥＯＳ ＮＳＧ３の下層として窒素原子を含む絶縁膜
６を形成する。方法としては以下のようなものがある。
【００１２】（３）ＬＰ−ＣＶＤ（減圧化学的気相成
長）法にて、 （３）−１ 成生ガスとしてＳｉＨ4 ／ＮＨ3 あるいは
ＳｉＨ2 Ｃｌ2 ／ＮＨ3 などを用いてＳｉ3 Ｎ4 膜を形
成する。
【００１３】（３）−２ 成生ガスとしてＳｉＨ4 ／Ｎ
Ｈ3 ／Ｎ2 ＯあるいはＳｉＨ2 Ｃｌ2 ／ＮＨ3 ／Ｎ2 Ｏ
などを用いてＳｉＯＮ膜を形成する。
【００１４】（４）プラズマＣＶＤ法にて、 （４）−１ 成生ガスとしてＳｉＨ4 ／ＮＨ3 ／Ｎ2 あ
るいはＳｉＨ4 ／Ｎ2 などを用いてプラズマＳｉＮ膜を
形成する。
【００１５】（４）−２ 成生ガスとして、ＳｉＨ4 ／
ＮＨ3 ／Ｎ2 Ｏなどを用いてプラズマＳｉＯＮ膜を形成
する。
【００１６】また、図１（ｄ）に示すようにＯ3 ＴＥＯ
Ｓ ＮＳＧ３の下層６としてシリコン酸化膜を形成した
後に、窒素原子をその下層膜６表面に導入する。方法を
以下に示す。
【００１７】（５）常圧ＣＶＤシリコン酸化膜を形成し
た後に、 （５）−１ ＮＨ3 ，Ｎ2 などのプラズマ放電に曝すか （５）−２ ＮＨ3 ，Ｎ2 などを用いてイオンインプラ
を施す。
【００１８】（６）ＳｉＨ4 ／Ｎ2 ＯあるいはＴＥＯＳ
／Ｏ2 を用いたプラズマＣＶＤシリコン酸化膜を形成し
た後に、 （６）−１ ＮＨ3 ，Ｎ2 などのプラズマ放電に曝すか （６）−２ ＮＨ3 ，Ｎ2 などを用いてイオンインプラ
を施す。
【００１９】その後、高Ｏ3 濃度条件でＯ3 ＴＥＯＳ
ＮＳＧ３を堆積させると図２（ｅ）のようになる。続い
て上層配線４を従来技術と同様に形成すると図２（ｆ）
のようになる。
【００２０】以上説明したように、本実施例はＯ3 ＴＥ
ＯＳ ＮＳＧ３の下地層に窒素原子を導入するようにし
たので、その下地膜の表面が滑らかになる（表面の核が
ち密になるためと考えられる）ので、異常成長などが生
じない。即ち、Ｏ3 ＴＥＯＳＮＳＧの下地膜依存性が低
減される。
【００２１】なお、本実施例においてはポリシリコンゲ
ート電極上の層間絶縁膜における例を示したが、本発明
は、他工程におけるＯ3 ＴＥＯＳ ＮＳＧを用いた層間
絶縁膜においても同様の効果を得られることは明白であ
り、各工程に最も適した方法を採用すれば良い。
【００２２】なお、前述した各方法は、Ｏ3 ＴＥＯＳ
ＮＳＧを形成する際の下地依存性が解消されるだけでな
く、以下に示すような作用効果もある。
【００２３】（１），（２）は、半導体素子が不必要な
熱処理を受けることなく、絶縁膜が厚膜化せず、また、
工程も比較的容易である。
【００２４】（３）は、Ｎ原子含有絶縁膜として十分な
性能が期待でき、半導体素子がプラズマやインプランテ
ーションでダメージを受けることがなく、またスループ
ットも高い。
【００２５】（４）は、十分な性能のＮ含有膜が期待で
き、また不必要な熱処理も少ない。
【００２６】（５），（６）は、インプランテーション
等のダメージを受けることなく、また不必要な熱処理も
少ない。
【００２７】加うるに（３）〜（５）は、下層膜を形成
するため、段差スリット部におけるＯ3 ＴＥＯＳ ＮＳ
Ｇの段差被覆性がさらに向上する。
【００２８】従って、それぞれ特徴があり、その前後の
工程を考慮した上で適切な方法を選択すればよい。
【００２９】
【発明の効果】以上説明したように、この発明によれば
層間絶縁膜としてＯ3 ＴＥＯＳ ＮＳＧを形成する前
に、下地表面にＮ原子を導入するかＮ原子を含んだ絶縁
膜層を形成する、あるいはまたＮ原子を含まない絶縁膜
層を形成した後に表面にＮ原子を導入するといった処理
を施すので、その後高Ｏ3 濃度条件でＯ3 ＴＥＯＳ Ｎ
ＳＧを形成したときに、下地依存性が解消されて、表面
あれが起こることなく、段差被覆性に優れた層間絶縁膜
を形成できるといった効果が期待できる。
【図面の簡単な説明】
【図１】本発明の実施例（その１）
【図２】本発明の実施例（その２）
【図３】従来例
【符号の説明】
１ シリコン基板 ２ ゲート電極 ３ Ｏ3 ＴＥＯＳ ＮＳＧ ４ 上層配線 ５，６ 窒素原子導入下地

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子における層間絶縁膜を形成す
    る際、該層間絶縁膜形成の前に、該層間絶縁膜の下地と
    なる層に窒素原子を導入するか、あるいは窒素原子を含
    む絶縁膜を形成しておくことを特徴とする半導体素子の
    製造方法。
  2. 【請求項２】 前記層間絶縁膜をＯ3 ＴＥＯＳ酸化膜と
    することを特徴とする請求項１記載の半導体素子の製造
    方法。
JP4050745A 1992-03-09 1992-03-09 半導体素子の製造方法 Pending JPH05259297A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4050745A JPH05259297A (ja) 1992-03-09 1992-03-09 半導体素子の製造方法
US08/026,291 US5424253A (en) 1992-03-09 1993-03-04 Method for manufacturing an inter-layer insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4050745A JPH05259297A (ja) 1992-03-09 1992-03-09 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPH05259297A true JPH05259297A (ja) 1993-10-08

Family

ID=12867381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4050745A Pending JPH05259297A (ja) 1992-03-09 1992-03-09 半導体素子の製造方法

Country Status (2)

Country Link
US (1) US5424253A (ja)
JP (1) JPH05259297A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990012398A (ko) * 1997-07-29 1999-02-25 윤종용 비트라인 쉬프트 방지를 위한 층간절연막 형성방법
US6236105B1 (en) 1996-10-09 2001-05-22 Nec Corporation Semiconductor device with improved planarity achieved through interlayer films with varying ozone concentrations
US6255230B1 (en) 1999-06-04 2001-07-03 Canon Sales Co., Inc. Method for modifying a film forming surface of a substrate on which a film is to be formed, and method for manufacturing a semiconductor device using the same
US6633082B1 (en) 1997-05-30 2003-10-14 Nec Corporation Semiconductor device and method for manufacturing the semiconductor device
US6900144B2 (en) 2000-03-31 2005-05-31 Canon Sales Co., Inc. Film-forming surface reforming method and semiconductor device manufacturing method

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5525550A (en) * 1991-05-21 1996-06-11 Fujitsu Limited Process for forming thin films by plasma CVD for use in the production of semiconductor devices
US5563104A (en) * 1995-06-23 1996-10-08 Taiwan Semiconductor Manufacturing Company Ltd. Reduction of pattern sensitivity in ozone-teos deposition via a two-step (low and high temperature) process
US5674783A (en) * 1996-04-01 1997-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving the chemical-mechanical polish (CMP) uniformity of insulator layers
JP3220645B2 (ja) 1996-09-06 2001-10-22 富士通株式会社 半導体装置の製造方法
US5849635A (en) * 1996-07-11 1998-12-15 Micron Technology, Inc. Semiconductor processing method of forming an insulating dielectric layer and a contact opening therein
EP0820095A3 (en) * 1996-07-19 1999-01-27 Sony Corporation Method of forming an interlayer film
US6156597A (en) * 1998-06-09 2000-12-05 Promos Technologies, Inc. Additional buffer layer for eliminating ozone/tetraethylorthosilicate sensitivity on an arbitrary trench structure
JP4364438B2 (ja) * 1998-07-10 2009-11-18 アプライド マテリアルズ インコーポレイテッド 高膜品質で水素含有量の低い窒化ケイ素を堆積するプラズマプロセス
JP3559026B2 (ja) * 2001-08-24 2004-08-25 キヤノン販売株式会社 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5776866A (en) * 1980-10-31 1982-05-14 Fujitsu Ltd Manufacture of semiconductor device
US4762728A (en) * 1985-04-09 1988-08-09 Fairchild Semiconductor Corporation Low temperature plasma nitridation process and applications of nitride films formed thereby
JPS6247135A (ja) * 1985-08-26 1987-02-28 Sony Corp 半導体装置の製造方法
US4872947A (en) * 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236105B1 (en) 1996-10-09 2001-05-22 Nec Corporation Semiconductor device with improved planarity achieved through interlayer films with varying ozone concentrations
US6633082B1 (en) 1997-05-30 2003-10-14 Nec Corporation Semiconductor device and method for manufacturing the semiconductor device
KR19990012398A (ko) * 1997-07-29 1999-02-25 윤종용 비트라인 쉬프트 방지를 위한 층간절연막 형성방법
US6255230B1 (en) 1999-06-04 2001-07-03 Canon Sales Co., Inc. Method for modifying a film forming surface of a substrate on which a film is to be formed, and method for manufacturing a semiconductor device using the same
US6900144B2 (en) 2000-03-31 2005-05-31 Canon Sales Co., Inc. Film-forming surface reforming method and semiconductor device manufacturing method

Also Published As

Publication number Publication date
US5424253A (en) 1995-06-13

Similar Documents

Publication Publication Date Title
JPH09509288A (ja) シリコン含有ソースガスを用いる窒化タングステン付着方法
JPH05109637A (ja) 半導体薄膜の形成方法および半導体装置の製造方法
JP2001223267A (ja) 半導体装置の製造方法
JPH05259297A (ja) 半導体素子の製造方法
JP2685028B2 (ja) 半導体装置の製造方法
JPH04348557A (ja) 半導体装置の製造方法
JP2830705B2 (ja) 半導体装置の製造方法
US6174821B1 (en) Semiconductor processing method of depositing polysilicon
JPH05175456A (ja) 半導体素子の製造方法
JP2002026273A (ja) 半導体素子のキャパシタ製造方法
US5946599A (en) Method of manufacturing a semiconductor IC device
JPH05114698A (ja) 半導体装置の製造方法
JP2795029B2 (ja) 多層配線の形成方法
US6177345B1 (en) Method of silicide film formation onto a semiconductor substrate
JP2908200B2 (ja) 半導体装置の製造方法
JP2629587B2 (ja) 半導体装置の製造方法
KR100465635B1 (ko) 반도체 소자의 커패시터 형성방법
JPH1032334A (ja) ゲート電極及びその形成方法
JPH0620990A (ja) 半導体装置の製造方法
JPH06342786A (ja) 絶縁膜の形成方法および減圧ｃｖｄ装置
JPH04326576A (ja) 半導体装置の製造方法
JPH09205146A (ja) 半導体素子の金属配線保護膜形成方法
JPH05206107A (ja) 半導体装置の製造方法
JPH08250507A (ja) 半導体膜の堆積方法
JPH04356945A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001121