JPH08250507A - 半導体膜の堆積方法 - Google Patents
半導体膜の堆積方法Info
- Publication number
- JPH08250507A JPH08250507A JP4729795A JP4729795A JPH08250507A JP H08250507 A JPH08250507 A JP H08250507A JP 4729795 A JP4729795 A JP 4729795A JP 4729795 A JP4729795 A JP 4729795A JP H08250507 A JPH08250507 A JP H08250507A
- Authority
- JP
- Japan
- Prior art keywords
- film
- impurities
- semiconductor film
- semiconductor
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】この発明は、半導体基板上に不純物を添加した
半導体膜を堆積する際に、この不純物が後工程の高温ア
ニールで外方拡散しないような半導体膜の堆積方法を提
供する。 【構成】シリコン基板の表面上に不純物を含まない第１
の多結晶シリコン膜を堆積し、この第１の多結晶シリコ
ン膜の上に不純物であるリンを被覆し、このリンが被覆
された第１の多結晶シリコン膜の上に第２の多結晶シリ
コン膜を堆積し、この第２の多結晶シリコン膜の上に不
純物の拡散防止層としてシリコン酸化膜を形成し、この
シリコン酸化膜の上に第３の多結晶シリコン膜を堆積す
る。この後、前記シリコン基板にアニールを施してい
る。従って、不純物が後工程の高温アニールで外方拡散
することがない。
半導体膜を堆積する際に、この不純物が後工程の高温ア
ニールで外方拡散しないような半導体膜の堆積方法を提
供する。 【構成】シリコン基板の表面上に不純物を含まない第１
の多結晶シリコン膜を堆積し、この第１の多結晶シリコ
ン膜の上に不純物であるリンを被覆し、このリンが被覆
された第１の多結晶シリコン膜の上に第２の多結晶シリ
コン膜を堆積し、この第２の多結晶シリコン膜の上に不
純物の拡散防止層としてシリコン酸化膜を形成し、この
シリコン酸化膜の上に第３の多結晶シリコン膜を堆積す
る。この後、前記シリコン基板にアニールを施してい
る。従って、不純物が後工程の高温アニールで外方拡散
することがない。
Description
【０００１】
【産業上の利用分野】この発明は、半導体膜の堆積方法
に関するもので、特に均一な不純物濃度を有する半導体
膜の堆積方法に使用されるものである。
に関するもので、特に均一な不純物濃度を有する半導体
膜の堆積方法に使用されるものである。
【０００２】
【従来の技術】半導体装置を製造する際に基板上に半導
体膜を形成することは良く知られている。特に、基板上
にはＣＶＤ法により多結晶シリコン膜が形成され、通
常、この多結晶シリコン膜にはリン等の不純物が添加さ
れ、この多結晶シリコン膜は電極又は配線として利用さ
れる。一般に、多結晶シリコン膜の堆積方法としては、
insitu doped poly Si 堆積法が使用されている。このi
n situ doped poly Si 堆積法は、不純物を含まないＳ
ｉ層を形成する工程と、このＳｉ層表面近傍に不純物を
吸着、拡散させる工程とからなり、必要な場合はこれら
の工程を繰り返すものである。
体膜を形成することは良く知られている。特に、基板上
にはＣＶＤ法により多結晶シリコン膜が形成され、通
常、この多結晶シリコン膜にはリン等の不純物が添加さ
れ、この多結晶シリコン膜は電極又は配線として利用さ
れる。一般に、多結晶シリコン膜の堆積方法としては、
insitu doped poly Si 堆積法が使用されている。このi
n situ doped poly Si 堆積法は、不純物を含まないＳ
ｉ層を形成する工程と、このＳｉ層表面近傍に不純物を
吸着、拡散させる工程とからなり、必要な場合はこれら
の工程を繰り返すものである。
【０００３】図４は、減圧ＣＶＤ装置を示す概念図であ
り、この減圧ＣＶＤ装置においてはin situ doped poly
Si 堆積法が使用されている。反応炉１の外側にはヒー
タ２が設けられている。反応炉１には第１及び第２のガ
ス導入経路３、４が設けられており、反応炉１の上部に
はガス排気口５が設けられている。反応炉１の内部には
複数の半導体ウェ−ハ７を載置するボード６が配設され
ている。
り、この減圧ＣＶＤ装置においてはin situ doped poly
Si 堆積法が使用されている。反応炉１の外側にはヒー
タ２が設けられている。反応炉１には第１及び第２のガ
ス導入経路３、４が設けられており、反応炉１の上部に
はガス排気口５が設けられている。反応炉１の内部には
複数の半導体ウェ−ハ７を載置するボード６が配設され
ている。
【０００４】以下、図４に示す減圧ＣＶＤ装置を用い
て、従来の半導体膜の堆積方法を説明する。先ず、ボー
ド６には複数のウェ−ハ７が載置される。次に、反応炉
１はヒータ２により所定の温度に加熱される。この後、
反応炉１内に第１のガス導入経路３からＳｉＨ4 ガスが
導入され、このＳｉＨ4 ガスが熱分解されることにより
前記ウェ−ハ７の表面上には不純物を含まない図示せぬ
第１の多結晶シリコン膜( 第１のUndoped poly Si 膜)
が堆積される。
て、従来の半導体膜の堆積方法を説明する。先ず、ボー
ド６には複数のウェ−ハ７が載置される。次に、反応炉
１はヒータ２により所定の温度に加熱される。この後、
反応炉１内に第１のガス導入経路３からＳｉＨ4 ガスが
導入され、このＳｉＨ4 ガスが熱分解されることにより
前記ウェ−ハ７の表面上には不純物を含まない図示せぬ
第１の多結晶シリコン膜( 第１のUndoped poly Si 膜)
が堆積される。
【０００５】次に、前記工程に連続して即ちウェ−ハ７
を外気にさらすことなく、反応炉１内に第２のガス導入
経路４からＰＨ3 ガスが導入され、このＰＨ3 ガスが熱
分解されることにより、前記第１の Undoped poly Si膜
上には不純物としてのリンが被覆される。
を外気にさらすことなく、反応炉１内に第２のガス導入
経路４からＰＨ3 ガスが導入され、このＰＨ3 ガスが熱
分解されることにより、前記第１の Undoped poly Si膜
上には不純物としてのリンが被覆される。
【０００６】この後、前記工程に連続して、反応炉１内
に第１のガス導入経路４からＳｉＨ4 ガスが導入され、
このＳｉＨ4 ガスが熱分解されることにより、不純物が
被覆した第１の Undoped poly Si膜上には第２の Undop
ed poly Si膜が堆積される。これにより、第１及び第２
の Undoped poly Si膜の相互間に不純物の層が存在する
構造が形成される。次に、必要な場合は以上のような工
程を繰り返す。これにより、ウェ−ハ７上に多結晶シリ
コン膜中に不純物を添加した doped poly Si膜が形成さ
れる。
に第１のガス導入経路４からＳｉＨ4 ガスが導入され、
このＳｉＨ4 ガスが熱分解されることにより、不純物が
被覆した第１の Undoped poly Si膜上には第２の Undop
ed poly Si膜が堆積される。これにより、第１及び第２
の Undoped poly Si膜の相互間に不純物の層が存在する
構造が形成される。次に、必要な場合は以上のような工
程を繰り返す。これにより、ウェ−ハ７上に多結晶シリ
コン膜中に不純物を添加した doped poly Si膜が形成さ
れる。
【０００７】
【発明が解決しようとする課題】ところで、上記従来の
半導体膜の堆積方法により形成された doped poly Si膜
を、後工程で何等かの理由により高温でアニールする
際、前洗浄として、金属汚染を除去するための希ＨＦ処
理が用いられる。この前洗浄により、 doped polySi膜
上に存在する自然酸化膜はエッチングオフされる。この
状態、即ち doped poly Si膜上に自然酸化膜が存在しな
い状態で、高温のアニールを行うと、 dopedpoly Si膜
中に存在する拡散係数の高い不純物、例えばリンは、 d
oped poly Si膜内から外方へ抜けてしまう。この結果、
doped poly Si膜の導電性が失われ、Undoped poly Si
膜と同様の特性しか持たなくなってしまう。
半導体膜の堆積方法により形成された doped poly Si膜
を、後工程で何等かの理由により高温でアニールする
際、前洗浄として、金属汚染を除去するための希ＨＦ処
理が用いられる。この前洗浄により、 doped polySi膜
上に存在する自然酸化膜はエッチングオフされる。この
状態、即ち doped poly Si膜上に自然酸化膜が存在しな
い状態で、高温のアニールを行うと、 dopedpoly Si膜
中に存在する拡散係数の高い不純物、例えばリンは、 d
oped poly Si膜内から外方へ抜けてしまう。この結果、
doped poly Si膜の導電性が失われ、Undoped poly Si
膜と同様の特性しか持たなくなってしまう。
【０００８】また、前洗浄としてこの doped poly Si膜
上の自然酸化膜をエッチングオフする処理を行わず、表
面に自然酸化膜が存在する状態で doped poly Si膜を低
Ｈ2Ｏ分圧及び低Ｏ2 分圧の雰囲気のアニール炉で熱処
理が行われる場合がある。この場合は、 doped poly Si
膜上の自然酸化膜がアニール中に除去されてしまい、上
記と同様な拡散係数の高い不純物が doped poly Si膜内
から外方へ抜けてしまうという問題が発生する。
上の自然酸化膜をエッチングオフする処理を行わず、表
面に自然酸化膜が存在する状態で doped poly Si膜を低
Ｈ2Ｏ分圧及び低Ｏ2 分圧の雰囲気のアニール炉で熱処
理が行われる場合がある。この場合は、 doped poly Si
膜上の自然酸化膜がアニール中に除去されてしまい、上
記と同様な拡散係数の高い不純物が doped poly Si膜内
から外方へ抜けてしまうという問題が発生する。
【０００９】また、自然酸化膜をエッチングオフする処
理を行わず、低Ｈ2 Ｏ分圧及び低Ｏ2 分圧の雰囲気のア
ニール炉を用いない場合、即ちこの自然酸化膜は除去さ
れず、少々の自然酸化膜が形成される程度の雰囲気の通
常のアニール炉を用いた場合でも、９００℃以上の高温
アニールにより、上記と同様な不純物が抜けてしまうと
いう問題が発生する。
理を行わず、低Ｈ2 Ｏ分圧及び低Ｏ2 分圧の雰囲気のア
ニール炉を用いない場合、即ちこの自然酸化膜は除去さ
れず、少々の自然酸化膜が形成される程度の雰囲気の通
常のアニール炉を用いた場合でも、９００℃以上の高温
アニールにより、上記と同様な不純物が抜けてしまうと
いう問題が発生する。
【００１０】この発明は上記のような事情を考慮してな
されたものであり、その目的は、半導体基板上に不純物
を添加した半導体膜を堆積する際に、この不純物が後工
程の高温アニールで外方拡散しないような半導体膜の堆
積方法を提供することにある。
されたものであり、その目的は、半導体基板上に不純物
を添加した半導体膜を堆積する際に、この不純物が後工
程の高温アニールで外方拡散しないような半導体膜の堆
積方法を提供することにある。
【００１１】
【課題を解決するための手段】この発明は、上記課題を
解決するため、半導体基板の上に不純物を含んだ半導体
膜を形成するに当たり、この半導体膜内に不純物の拡散
係数の低い不純物拡散防止層を形成することを特徴とし
ている。
解決するため、半導体基板の上に不純物を含んだ半導体
膜を形成するに当たり、この半導体膜内に不純物の拡散
係数の低い不純物拡散防止層を形成することを特徴とし
ている。
【００１２】また、前記半導体膜は、Ｓｉ層であること
を特徴としている。また、不純物を含んだ半導体膜を形
成する工程と不純物の拡散防止層を形成する工程とを、
同一炉内で連続して行うことを特徴としている。
を特徴としている。また、不純物を含んだ半導体膜を形
成する工程と不純物の拡散防止層を形成する工程とを、
同一炉内で連続して行うことを特徴としている。
【００１３】また、前記不純物は、Ｐ、Ａｓ、Ｓｂ、
Ｂ、Ａｌ及びＧａのうちの少なくとも一つであることを
特徴としている。また、前記不純物の拡散防止層は、酸
化シリコン層及び窒化シリコン層のうちの少なくとも一
つであることを特徴としている。
Ｂ、Ａｌ及びＧａのうちの少なくとも一つであることを
特徴としている。また、前記不純物の拡散防止層は、酸
化シリコン層及び窒化シリコン層のうちの少なくとも一
つであることを特徴としている。
【００１４】また、前記Ｓｉ層がトレンチ内又はコンタ
クトホ−ル内の電極に用いられることを特徴としてい
る。また、半導体基板の表面上に不純物を含まない第１
の多結晶シリコン膜を堆積する工程と、前記第１の多結
晶シリコン膜の上に不純物を添加する工程と、前記不純
物が添加された第１の多結晶シリコン膜の上に第２の多
結晶シリコン膜を堆積する工程と、前記第２の多結晶シ
リコン膜の上に不純物の拡散防止層を形成する工程と、
前記拡散防止層の上に第３の多結晶シリコン膜を堆積す
る工程と、前記半導体基板にアニールを施す工程と、を
具備することを特徴としている。
クトホ−ル内の電極に用いられることを特徴としてい
る。また、半導体基板の表面上に不純物を含まない第１
の多結晶シリコン膜を堆積する工程と、前記第１の多結
晶シリコン膜の上に不純物を添加する工程と、前記不純
物が添加された第１の多結晶シリコン膜の上に第２の多
結晶シリコン膜を堆積する工程と、前記第２の多結晶シ
リコン膜の上に不純物の拡散防止層を形成する工程と、
前記拡散防止層の上に第３の多結晶シリコン膜を堆積す
る工程と、前記半導体基板にアニールを施す工程と、を
具備することを特徴としている。
【００１５】
【作用】この発明は、半導体基板の上に不純物を含んだ
半導体膜を形成するに当たり、この半導体膜内に不純物
の拡散係数の低い不純物拡散防止層を形成している。こ
のため、後工程の高温アニールの際、従来技術のように
doped poly Si膜中に存在する拡散係数の高い不純物が
doped poly Si膜内から外方へ抜けてしまうことを防止
できる。
半導体膜を形成するに当たり、この半導体膜内に不純物
の拡散係数の低い不純物拡散防止層を形成している。こ
のため、後工程の高温アニールの際、従来技術のように
doped poly Si膜中に存在する拡散係数の高い不純物が
doped poly Si膜内から外方へ抜けてしまうことを防止
できる。
【００１６】
【実施例】以下、図面を参照してこの発明の一実施例に
ついて説明する。先ず、図４に示す減圧ＣＶＤ装置のボ
ード６には複数のシリコン基板（半導体ウェ−ハ）７が
水平に載置される。次に、反応炉１内は０．１〜１．０
Torrの反応圧力、ヒータ２により５００℃〜６５０℃の
反応温度に加熱される。この後、反応炉１内に第１のガ
ス導入経路３によって１００％のＳｉＨ4 ガスがガス流
量１００〜３００sccmで反応炉１の下側から導入され
る。このＳｉＨ4 ガスが前記シリコン基板７の表面に供
給され、このＳｉＨ4 ガスが熱分解されることにより、
前記シリコン基板７の表面上には不純物を含まない図示
せぬ第１の多結晶シリコン膜( 第１のUndoped poly Si
膜) が堆積される。この際、前記ＳｉＨ4 ガスは、反応
炉１の上側に設けられたガス排気口５から排気される。
ついて説明する。先ず、図４に示す減圧ＣＶＤ装置のボ
ード６には複数のシリコン基板（半導体ウェ−ハ）７が
水平に載置される。次に、反応炉１内は０．１〜１．０
Torrの反応圧力、ヒータ２により５００℃〜６５０℃の
反応温度に加熱される。この後、反応炉１内に第１のガ
ス導入経路３によって１００％のＳｉＨ4 ガスがガス流
量１００〜３００sccmで反応炉１の下側から導入され
る。このＳｉＨ4 ガスが前記シリコン基板７の表面に供
給され、このＳｉＨ4 ガスが熱分解されることにより、
前記シリコン基板７の表面上には不純物を含まない図示
せぬ第１の多結晶シリコン膜( 第１のUndoped poly Si
膜) が堆積される。この際、前記ＳｉＨ4 ガスは、反応
炉１の上側に設けられたガス排気口５から排気される。
【００１７】次に、前記工程に連続して即ちシリコン基
板７を外気にさらすことなく、反応炉１内に第２のガス
導入経路４から１００％のＰＨ3 ガスがガス流量１０〜
５０sccmで導入される。この際の反応炉１内の温度は５
００℃〜６５０℃で、圧力は０．１〜１．０Torrとされ
る。この後、このＰＨ3 ガスが前記第１の多結晶シリコ
ン膜の表面に供給され、このＰＨ3 ガスが熱分解される
ことにより、前記第１の Undoped poly Si膜上には不純
物としてのリンが被覆される。
板７を外気にさらすことなく、反応炉１内に第２のガス
導入経路４から１００％のＰＨ3 ガスがガス流量１０〜
５０sccmで導入される。この際の反応炉１内の温度は５
００℃〜６５０℃で、圧力は０．１〜１．０Torrとされ
る。この後、このＰＨ3 ガスが前記第１の多結晶シリコ
ン膜の表面に供給され、このＰＨ3 ガスが熱分解される
ことにより、前記第１の Undoped poly Si膜上には不純
物としてのリンが被覆される。
【００１８】この後、前記工程に連続して、シリコン基
板７を外気にさらすことなく、反応炉１内に第１のガス
導入経路３によって１００％のＳｉＨ4 ガスがガス流量
１００〜３００sccmで反応炉１の下側から導入される。
この際の反応炉１内の温度は５００℃〜６５０℃で、圧
力は０．１〜１．０Torrとされる。この後、このＳｉＨ
4 ガスが前記第１の多結晶シリコン膜の表面に供給さ
れ、このＳｉＨ4 ガスが熱分解されることにより、前記
リンが被覆された第１の Undoped poly Si膜上には不純
物を含まない図示せぬ第２の多結晶シリコン膜( 第２の
Undoped poly Si膜) が堆積される。
板７を外気にさらすことなく、反応炉１内に第１のガス
導入経路３によって１００％のＳｉＨ4 ガスがガス流量
１００〜３００sccmで反応炉１の下側から導入される。
この際の反応炉１内の温度は５００℃〜６５０℃で、圧
力は０．１〜１．０Torrとされる。この後、このＳｉＨ
4 ガスが前記第１の多結晶シリコン膜の表面に供給さ
れ、このＳｉＨ4 ガスが熱分解されることにより、前記
リンが被覆された第１の Undoped poly Si膜上には不純
物を含まない図示せぬ第２の多結晶シリコン膜( 第２の
Undoped poly Si膜) が堆積される。
【００１９】次に、前記工程に連続して、反応炉１内に
第１のガス導入経路３からＯ2 ガスが所定のガス流量で
導入される。この後、このＯ2 ガスが前記第２のUndope
d poly Si 膜の表面に供給されることにより、この第２
のUndoped poly Si 膜の上には図示せぬ薄いシリコン酸
化膜が形成される。
第１のガス導入経路３からＯ2 ガスが所定のガス流量で
導入される。この後、このＯ2 ガスが前記第２のUndope
d poly Si 膜の表面に供給されることにより、この第２
のUndoped poly Si 膜の上には図示せぬ薄いシリコン酸
化膜が形成される。
【００２０】この後、前記工程に連続して、反応炉１内
に第１のガス導入経路３によって１００％のＳｉＨ4 ガ
スがガス流量１００〜３００sccmで反応炉１の下側から
導入される。この際の反応炉１内の温度は５００℃〜６
５０℃で、圧力は０．１〜１．０Torrとされる。この
後、このＳｉＨ4 ガスが前記シリコン酸化膜の表面に供
給され、このＳｉＨ4 ガスが熱分解されることにより、
前記シリコン酸化膜上には不純物を含まない図示せぬ第
３の多結晶シリコン膜( 第３のUndoped poly Si膜）が
堆積される。この結果、第１のUndoped poly Si 膜と第
２のUndoped polySi 膜との間にはＰ（リン）層が存在
し、なおかつ第２のUndoped poly Si 膜と第３のUndope
d poly Si 膜との間にはリンの拡散係数の低いシリコン
酸化膜が存在することとなる。以上のような製造工程に
おける第１、第２のガス導入経路３、４からのガス導入
パターンは、図１に示されている。
に第１のガス導入経路３によって１００％のＳｉＨ4 ガ
スがガス流量１００〜３００sccmで反応炉１の下側から
導入される。この際の反応炉１内の温度は５００℃〜６
５０℃で、圧力は０．１〜１．０Torrとされる。この
後、このＳｉＨ4 ガスが前記シリコン酸化膜の表面に供
給され、このＳｉＨ4 ガスが熱分解されることにより、
前記シリコン酸化膜上には不純物を含まない図示せぬ第
３の多結晶シリコン膜( 第３のUndoped poly Si膜）が
堆積される。この結果、第１のUndoped poly Si 膜と第
２のUndoped polySi 膜との間にはＰ（リン）層が存在
し、なおかつ第２のUndoped poly Si 膜と第３のUndope
d poly Si 膜との間にはリンの拡散係数の低いシリコン
酸化膜が存在することとなる。以上のような製造工程に
おける第１、第２のガス導入経路３、４からのガス導入
パターンは、図１に示されている。
【００２１】次に、前記シリコン基板７には後工程の高
温アニールが施される。上記実施例によれば、第２のUn
doped poly Si 膜と第３のUndoped poly Si 膜との間に
リンの拡散係数の低いシリコン酸化膜を、高温アニール
の際の不純物拡散防止層として形成している。このた
め、後工程の高温アニールの際、従来技術のように dop
ed poly Si膜中に存在する拡散係数の高い不純物が dop
ed poly Si膜内から外方へ抜けてしまうことを防止でき
る。したがって、 doped poly Si膜中に存在する拡散係
数の高い不純物（リン）の濃度が減少することがなく、
doped poly Si膜の導電性を保つことができる。
温アニールが施される。上記実施例によれば、第２のUn
doped poly Si 膜と第３のUndoped poly Si 膜との間に
リンの拡散係数の低いシリコン酸化膜を、高温アニール
の際の不純物拡散防止層として形成している。このた
め、後工程の高温アニールの際、従来技術のように dop
ed poly Si膜中に存在する拡散係数の高い不純物が dop
ed poly Si膜内から外方へ抜けてしまうことを防止でき
る。したがって、 doped poly Si膜中に存在する拡散係
数の高い不純物（リン）の濃度が減少することがなく、
doped poly Si膜の導電性を保つことができる。
【００２２】図２は、この発明の具体的効果を示すもの
である。参照符号１１は、従来の堆積方法により堆積さ
れた半導体膜中の不純物であるリンのアニール前とアニ
ール後の濃度を示すものである。参照符号１２は、本発
明の実施例による堆積方法によって堆積された半導体膜
中の不純物であるリンのアニール前とアニール後の濃度
を示すものである。尚、本発明、従来ともに、アニール
条件は、温度が９００℃、Ｎ2 雰囲気、時間が６０分と
して実施されたものである。
である。参照符号１１は、従来の堆積方法により堆積さ
れた半導体膜中の不純物であるリンのアニール前とアニ
ール後の濃度を示すものである。参照符号１２は、本発
明の実施例による堆積方法によって堆積された半導体膜
中の不純物であるリンのアニール前とアニール後の濃度
を示すものである。尚、本発明、従来ともに、アニール
条件は、温度が９００℃、Ｎ2 雰囲気、時間が６０分と
して実施されたものである。
【００２３】この図からも、本発明の半導体膜の堆積方
法では高温アニールの前後におけるdoped poly Si膜中
のリンの濃度が低下していないことがわかる。尚、上記
実施例では、不純物拡散防止層として熱酸化膜を形成し
ているが、ＣＶＤ法によって形成された酸化膜を用いる
ことも可能であるとともに、 doped poly Si膜中の不純
物（例えばリン）の拡散係数の低い膜であれば酸化膜以
外のＣＶＤ膜を用いることも可能である。
法では高温アニールの前後におけるdoped poly Si膜中
のリンの濃度が低下していないことがわかる。尚、上記
実施例では、不純物拡散防止層として熱酸化膜を形成し
ているが、ＣＶＤ法によって形成された酸化膜を用いる
ことも可能であるとともに、 doped poly Si膜中の不純
物（例えばリン）の拡散係数の低い膜であれば酸化膜以
外のＣＶＤ膜を用いることも可能である。
【００２４】また、反応炉１内にＯ2 ガスを導入するこ
とにより不純物拡散防止層としてのシリコン酸化膜を形
成しているが、１分〜３０分の真空ポンプの排気のみに
よって反応炉１内を１０0 〜１０-10 Torrの減圧雰囲気
にし、Ｏ2 ガスを導入しないで反応炉１内に残留するＨ
2 Ｏ及びＯ2 により不純物拡散防止層としてのシリコン
酸化膜を形成することも可能である。
とにより不純物拡散防止層としてのシリコン酸化膜を形
成しているが、１分〜３０分の真空ポンプの排気のみに
よって反応炉１内を１０0 〜１０-10 Torrの減圧雰囲気
にし、Ｏ2 ガスを導入しないで反応炉１内に残留するＨ
2 Ｏ及びＯ2 により不純物拡散防止層としてのシリコン
酸化膜を形成することも可能である。
【００２５】また、反応炉１内にＯ2 ガスを導入するこ
とにより、第２のUndoped poly Si膜の上にシリコン酸
化膜を形成し、このシリコン酸化膜によって不純物の拡
散を防止しているが、第２のUndoped poly Si 膜にＯ2
をインプラすることによって不純物の拡散を防止するこ
とも可能である。しかし、この方法では均一にＯ2 をイ
ンプラすることが困難な場合がある。具体的には、図３
に示すようなトレンチ内、深いコンタクトホ−ル内及び
段差部である。このような部分には均一なＯ2のインプ
ラが困難である。したがって、本発明の半導体膜の堆積
方法は、このような部分において不純物拡散防止層を具
備した doped poly Si膜を堆積する場合に特に有効であ
る。
とにより、第２のUndoped poly Si膜の上にシリコン酸
化膜を形成し、このシリコン酸化膜によって不純物の拡
散を防止しているが、第２のUndoped poly Si 膜にＯ2
をインプラすることによって不純物の拡散を防止するこ
とも可能である。しかし、この方法では均一にＯ2 をイ
ンプラすることが困難な場合がある。具体的には、図３
に示すようなトレンチ内、深いコンタクトホ−ル内及び
段差部である。このような部分には均一なＯ2のインプ
ラが困難である。したがって、本発明の半導体膜の堆積
方法は、このような部分において不純物拡散防止層を具
備した doped poly Si膜を堆積する場合に特に有効であ
る。
【００２６】また、反応炉１内にＯ2 ガスを導入するこ
とにより、第２の Undoped poly Si膜上に不純物拡散防
止層としてのシリコン酸化膜を形成しているが、反応炉
１内にＮＨ3 ガスを導入することにより、第２の Undop
ed poly Si膜上に不純物拡散防止層として厚さが１０オ
ングストローム程度の熱窒化膜を形成することも可能で
ある。
とにより、第２の Undoped poly Si膜上に不純物拡散防
止層としてのシリコン酸化膜を形成しているが、反応炉
１内にＮＨ3 ガスを導入することにより、第２の Undop
ed poly Si膜上に不純物拡散防止層として厚さが１０オ
ングストローム程度の熱窒化膜を形成することも可能で
ある。
【００２７】また、第１の多結晶シリコン膜上に不純物
としてのリンを被覆しているが、第１の多結晶シリコン
膜上に他の不純物を被覆することも可能であり、例えば
Ｐ、Ａｓ、Ｓｂ、Ｂ、Ａｌ及びＧａのうちの少なくとも
一つを被覆することも可能である。
としてのリンを被覆しているが、第１の多結晶シリコン
膜上に他の不純物を被覆することも可能であり、例えば
Ｐ、Ａｓ、Ｓｂ、Ｂ、Ａｌ及びＧａのうちの少なくとも
一つを被覆することも可能である。
【００２８】以下、図３に示す半導体装置の構成につい
て説明する。図３は、この発明の実施例による半導体膜
の堆積方法によって形成された半導体装置を示す断面図
である。シリコン基板１３にはトレンチ１４が設けられ
ている。このトレンチ１４は、深さＴが５〜１０μｍ、
幅Ｗが０．３〜１μｍであり、アスペクト（Aspect）比
が５〜３０である。シリコン基板１３におけるトレンチ
１４の底部には不純物拡散層１５が形成されており、ト
レンチ１４内の側壁及びシリコン基板１３の表面には絶
縁膜１６が設けられている。前記トレンチ１４内及びこ
の絶縁膜１６の上には下部電極（ doped poly Si膜）１
７が設けられており、この下部電極１７及び絶縁膜１６
の上にはキャパシタ絶縁膜１８が設けられている。前記
トレンチ１４内及びこのキャパシタ絶縁膜１８の上には
上部電極（ doped poly Si膜）１９が設けられている。
て説明する。図３は、この発明の実施例による半導体膜
の堆積方法によって形成された半導体装置を示す断面図
である。シリコン基板１３にはトレンチ１４が設けられ
ている。このトレンチ１４は、深さＴが５〜１０μｍ、
幅Ｗが０．３〜１μｍであり、アスペクト（Aspect）比
が５〜３０である。シリコン基板１３におけるトレンチ
１４の底部には不純物拡散層１５が形成されており、ト
レンチ１４内の側壁及びシリコン基板１３の表面には絶
縁膜１６が設けられている。前記トレンチ１４内及びこ
の絶縁膜１６の上には下部電極（ doped poly Si膜）１
７が設けられており、この下部電極１７及び絶縁膜１６
の上にはキャパシタ絶縁膜１８が設けられている。前記
トレンチ１４内及びこのキャパシタ絶縁膜１８の上には
上部電極（ doped poly Si膜）１９が設けられている。
【００２９】
【発明の効果】以上説明したようにこの発明によれば、
半導体膜内に不純物の拡散係数の低い不純物拡散防止層
を形成している。したがって、半導体膜内の不純物が後
工程の高温アニールで外方拡散することを防止できる。
半導体膜内に不純物の拡散係数の低い不純物拡散防止層
を形成している。したがって、半導体膜内の不純物が後
工程の高温アニールで外方拡散することを防止できる。
【図１】この発明の実施例による半導体膜の堆積方法に
おいて、反応炉に反応ガスを導入するタイミングを示す
図。
おいて、反応炉に反応ガスを導入するタイミングを示す
図。
【図２】本発明の実施例による堆積方法によって堆積さ
れた半導体膜中の不純物であるリンのアニール前とアニ
ール後の濃度、および従来の堆積方法により堆積された
半導体膜中の不純物であるリンのアニール前とアニール
後の濃度それぞれを示す図。
れた半導体膜中の不純物であるリンのアニール前とアニ
ール後の濃度、および従来の堆積方法により堆積された
半導体膜中の不純物であるリンのアニール前とアニール
後の濃度それぞれを示す図。
【図３】この発明の実施例による半導体膜の堆積方法に
よって形成された半導体装置を示す断面図。
よって形成された半導体装置を示す断面図。
【図４】減圧ＣＶＤ装置を示す概念図。
1 …反応炉、2 …ヒータ、3 …第１のガス導入経路、4
…第２のガス導入経路、5 …ガス排気口、6 …ボード、
7 …シリコン基板（半導体ウェ−ハ）、11…従来の堆積
方法により堆積された半導体膜中の不純物であるリンの
アニール前とアニール後の濃度を示すもの、12…本発明
の実施例による堆積方法によって堆積された半導体膜中
の不純物であるリンのアニール前とアニール後の濃度を
示すもの、13…シリコン基板、14…トレンチ、15…不純
物拡散層、16…絶縁膜、17…下部電極（ doped poly Si
膜）、18…キャパシタ絶縁膜、19…上部電極（ doped p
oly Si膜）、Ｔ…深さ、Ｗ…幅。
…第２のガス導入経路、5 …ガス排気口、6 …ボード、
7 …シリコン基板（半導体ウェ−ハ）、11…従来の堆積
方法により堆積された半導体膜中の不純物であるリンの
アニール前とアニール後の濃度を示すもの、12…本発明
の実施例による堆積方法によって堆積された半導体膜中
の不純物であるリンのアニール前とアニール後の濃度を
示すもの、13…シリコン基板、14…トレンチ、15…不純
物拡散層、16…絶縁膜、17…下部電極（ doped poly Si
膜）、18…キャパシタ絶縁膜、19…上部電極（ doped p
oly Si膜）、Ｔ…深さ、Ｗ…幅。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荻野 浩 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内
Claims (7)
- 【請求項１】 半導体基板の上に不純物を含んだ半導体
膜を形成するに当たり、この半導体膜内に不純物の拡散
係数の低い不純物拡散防止層を形成することを特徴とす
る半導体膜の堆積方法。 - 【請求項２】 前記半導体膜は、Ｓｉ層であることを特
徴とする請求項１記載の半導体膜の堆積方法。 - 【請求項３】 不純物を含んだ半導体膜を形成する工程
と不純物の拡散防止層を形成する工程とを、同一炉内で
連続して行うことを特徴とする請求項１記載の半導体膜
の堆積方法。 - 【請求項４】 前記不純物は、Ｐ、Ａｓ、Ｓｂ、Ｂ、Ａ
ｌ及びＧａのうちの少なくとも一つであることを特徴と
する請求項１記載の半導体膜の堆積方法。 - 【請求項５】 前記不純物の拡散防止層は、酸化シリコ
ン層及び窒化シリコン層のうちの少なくとも一つである
ことを特徴とする請求項１記載の半導体膜の堆積方法。 - 【請求項６】 前記Ｓｉ層がトレンチ内又はコンタクト
ホ−ル内の電極に用いられることを特徴とする請求項２
記載の半導体膜の堆積方法。 - 【請求項７】 半導体基板の表面上に不純物を含まない
第１の多結晶シリコン膜を堆積する工程と、 前記第１の多結晶シリコン膜の上に不純物を添加する工
程と、 前記不純物が添加された第１の多結晶シリコン膜の上に
第２の多結晶シリコン膜を堆積する工程と、 前記第２の多結晶シリコン膜の上に不純物の拡散防止層
を形成する工程と、 前記拡散防止層の上に第３の多結晶シリコン膜を堆積す
る工程と、 前記半導体基板にアニールを施す工程と、 を具備することを特徴とする半導体膜の堆積方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4729795A JPH08250507A (ja) | 1995-03-07 | 1995-03-07 | 半導体膜の堆積方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4729795A JPH08250507A (ja) | 1995-03-07 | 1995-03-07 | 半導体膜の堆積方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08250507A true JPH08250507A (ja) | 1996-09-27 |
Family
ID=12771355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4729795A Pending JPH08250507A (ja) | 1995-03-07 | 1995-03-07 | 半導体膜の堆積方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08250507A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4900449A (en) * | 1987-05-20 | 1990-02-13 | Gelman Sciences | Filtration membranes and method of making the same |
| US6333266B1 (en) | 1998-03-12 | 2001-12-25 | Nec Corporation | Manufacturing process for a semiconductor device |
-
1995
- 1995-03-07 JP JP4729795A patent/JPH08250507A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4900449A (en) * | 1987-05-20 | 1990-02-13 | Gelman Sciences | Filtration membranes and method of making the same |
| US6333266B1 (en) | 1998-03-12 | 2001-12-25 | Nec Corporation | Manufacturing process for a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4873205A (en) | Method for providing silicide bridge contact between silicon regions separated by a thin dielectric | |
| US7544996B2 (en) | Methods of fabricating a semiconductor device having a metal gate pattern | |
| US20060289902A1 (en) | Method for forming raised structures by controlled selective epitaxial growth of facet using spacer | |
| US5876796A (en) | Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process | |
| JP2008508721A (ja) | タングステンシリサイド薄層の堆積とゲート金属の組込み | |
| JPH0969496A (ja) | 集積回路構造体上に形成されたポリシリコン／珪化タングステン多層コンポジット及び製造方法 | |
| JP2685028B2 (ja) | 半導体装置の製造方法 | |
| JPH04348557A (ja) | 半導体装置の製造方法 | |
| US6174805B1 (en) | Titanium film forming method | |
| JP3233113B2 (ja) | 半導体装置の製造方法 | |
| JPH08250507A (ja) | 半導体膜の堆積方法 | |
| US6821874B2 (en) | Method for depositing tungsten silicide film and method for preparing gate electrode/wiring | |
| US6777347B1 (en) | Method to produce porous oxide including forming a precoating oxide and a thermal oxide | |
| JPH06112192A (ja) | 半導体装置の製造方法 | |
| EP0321746B1 (en) | Method for providing bridge contact between regions separated by a thin dielectric | |
| US6346483B1 (en) | Film forming method and film formed by the method | |
| JPH06275624A (ja) | 導電層の形成方法 | |
| JPH07221034A (ja) | 半導体装置の製造方法 | |
| JP2004165533A (ja) | 半導体装置の製造方法 | |
| KR960016220B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JP3038961B2 (ja) | 半導体装置の製造方法 | |
| JP2812166B2 (ja) | 半導体装置の製造方法 | |
| JP2973011B2 (ja) | 半導体素子分離領域の形成方法 | |
| JPH0778991A (ja) | 半導体装置および半導体装置の製造方法 |