JPH053170A - ブランケツトタングステンプラグ形成法 - Google Patents

ブランケツトタングステンプラグ形成法

Info

Publication number
JPH053170A
JPH053170A JP15166891A JP15166891A JPH053170A JP H053170 A JPH053170 A JP H053170A JP 15166891 A JP15166891 A JP 15166891A JP 15166891 A JP15166891 A JP 15166891A JP H053170 A JPH053170 A JP H053170A
Authority
JP
Japan
Prior art keywords
thin film
tungsten
connection hole
contact hole
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15166891A
Other languages
English (en)
Inventor
Takaaki Miyamoto
孝章 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15166891A priority Critical patent/JPH053170A/ja
Publication of JPH053170A publication Critical patent/JPH053170A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】配線形成のための接続孔6側壁での層剥離の問
題を起こさない安定したブランケットタングステンプラ
グ形成法を提供する。 【構成】基板1上に形成された層間絶縁膜3に接続孔6
を形成する工程、全面にβ−W及び/又はW5Si3薄膜
7を被着して上記接続孔6の側壁面に上記薄膜7を形成
する工程、上記薄膜上全面にタングステンを成長させ
て、接続孔6を埋め込む工程、上記薄膜を熱処理して通
常のタングステンに相変化させる工程、上記タングステ
ンをエッチバックして上記接続孔のみにタングステンを
残す工程を含む。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ブランケットタングス
テンプラグ形成法、特に接続孔の側壁に密着層を有しな
いブランケットタングステンプラグ形成法に関するもの
である。
【0002】
【従来の技術】半導体装置、例えばLSI等の微細化、
高集積化に伴い、その配線形成の一つの技術である微細
接続孔(コンタクトホールやビアホール)を埋め込む
(プラグ形成)技術として、最近ステップカバレージ
(段差被覆性)の優れた、全面にタングステンを成長さ
せるブランケットタングステン(BLK−W)CVD技
術が注目されている。
【0003】従来、このブランケットタングステン(以
下、BLK−Wと記す)CVD技術をプラグ形成に利用
する方法は、まず図3(a)に示すように、例えばシリ
コン基板11上のSiO2からなる層間絶縁膜13に形
成された開孔(コンタクトホール)16に、TiNある
いはTiW等からなる密着層20を形成した後、BLK
−W層18を全面に成長させコンタクトホール16を埋
め込む。次に、図3(b)に示すように、上方からBL
K−W層18、密着層20を順次エッチバックしてコン
タクトホール16内にのみWプラグ18aを形成する。
【0004】BLK−Wは、半導体基板(ウエハー)全
面にタングステン(W)が成長するため、層間絶縁膜と
の密着性、原料ガスのWF6ガス及び耐熱バリア性の点
から上記TiN、TiW等の密着層を必要とする。
【0005】
【発明が解決しようとする課題】上記の如く、BLK−
W層18をエッチバックした後、TiN等の密着層20
を除去するエッチバック工程において、ジャストエッチ
に比べオーバーエッチ時にはTiNの面積が減少するた
め、エッチャントがコンタクトホール16側壁上部のT
iNに集中する。そのためにコンタクトホール16側壁
上部のTiNが図4のA部に示すように集中的にエッチ
ング(剥離)される問題を生ずる。また、この問題はコ
ンタクト抵抗低減のために集積したTiが下地のSiO
2からなる層間絶縁膜13と反応し、この反応によって
生成された反応生成物のエッチングが困難で、オーバー
エッチ時にコンタクトホール側壁のTiNが集中的にエ
ッチングされてしまうことも考えられる。
【0006】本発明は、上記接続孔側壁での層剥離の問
題を起こさない安定したブランケットタングステン(B
LK−W)プラグ形成法を提供することを目的とする。
【0007】
【課題を解決するための手段】上記課題は、本発明によ
れば、基板上に形成された層間絶縁膜に該基板に達する
接続孔を形成する工程、全面にβ−W及び/又はW5
3薄膜を被着して前記接続孔側壁面にβ−W及び/又
はW5Si3薄膜を形成する工程、前記β−W及び/又は
5Si3薄膜上全面にタングステンを成長させて、前記
接続孔を埋め込む工程、前記β−W及び/又はW5Si3
薄膜を熱処理して通常のタングステンに相変化させる工
程、及び前記タングステンをエッチバックして前記接続
孔のみにタングステンを残す工程、を含むことを特徴と
するブランケットタングステンプラグ形成法によって解
決される。
【0008】
【作用】本発明によれば、接続孔側壁面を含めた全面に
β−W及び/又はW5Si3薄膜を被着形成しているた
め、従来必要であった密着層を必要としないで、通常の
Wを成長させ接続孔を埋め込むことができる。しかも、
熱処理工程によりβ−W及び/又はW5Si3を安定な通
常のタングステン(α−W)に変化させることができる
ため、接続孔側壁面にも安定したタングステンを形成す
ることができる。本発明ではβ−W、W5Si3の形成は
シラン(SiH4)還元法あるいはジシラン(Si
26)還元法によってWF6に対してSiH4、Si26
の量を制御して行なうことができる。
【0009】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
【0010】図1及び図2は、本発明のBLK−Wプラ
グ形成法の第1実施例を示すそれぞれ前半工程断面図及
び後半工程断面図である。
【0011】まず、図1(a)に示すように、拡散層2
上にTiSix膜4とTiN膜5を形成したSi基板1
上に、通常のCVD(化学的気相成長)法により二酸化
シリコン(SiO2)からなる厚さ8000オングスト
ロームの層間絶縁膜3及び厚さ1000オングストロー
ムのTiN膜14を順次堆積し、パターニングにより直
径0.4ミクロン(μm)、アスペクト比2の接続孔と
しての開孔(コンタクトホール)6を形成する。
【0012】コンタクトホール6形成のためのTiN、
SiO2のエッチング条件は、以下の通りである。
【0013】TiN:Cl2=30sccm、圧力0.6Tor
r、RF出力0.25W/cm2 SiO2:CHN3=80sc
cm、圧力0.05Torr、RF出力0.25W/cm2
に、図1(b)に示すように、β−W及び/又はW5
3からなるW核薄膜7を、公知のSiH4(シラン)還
元法によって全面に形成する。形成薄膜はβ−Wのみ又
はW5Si3あるいはβ−WとW5Si3の混合で構成され
てもよい。タングステン(W)は通常はα−W相を呈し
ており、Siの含有量が増大するにつれβ−W相、W5
Si3、そしてWSi2に順次変化する。シラン還元法は
Wの原料ガスWF6に対してH2(水素)還元法よりも反
応性が高い。この工程では密着層が形成されていないコ
ンタクトホール6側壁に、BLK−Wの形成核となるW
核を成長させるために、SiH4/WF6の比を大きく、
すなわちSiH4量を多くしてβ−W相を有するW及び
/又はW5Si3を形成する。β−W及び/又はW5Si3
からなるW核薄膜7は、SiO2からなるコンタクトホ
ール6側壁に安定して成長される。また、上記のよう
に、この工程でSiH4/WF6の比が大きいため、WF
6による下地(拡散層等)への侵食を少なくしてW核薄
膜形成を行なうことができる。
【0014】β−W及び/又はW5Si3からなるW核薄
膜7の形成条件は以下の通りとした。
【0015】温度400℃、圧力0.3Torr、Si
H/WF6=300〜500/100〜150scc
m、膜厚500オングストローム次に、図1(c)に示
すように、Wの安定相であるα−WからなるBLK−W
層8によるコンタクトホール6の埋め込みを、SiH4
還元法よりもステップカバレージの良いH2還元法によ
り行なう。
【0016】この工程でのW層形成条件は、以下の通り
とした。
【0017】温度400℃、圧力30Torr、H2
WF6=6800/550sccmコンタクトホール6
側壁に安定したW核を前もって成長させているため、コ
ンタクトホール内に安定してBLK−W(α−W)層8
を埋め込むことができる。
【0018】次に、図2(a)に示すようにアニールを
行なうことにより、W核薄膜7をα−W相のBLK−W
に変化させる。アニール条件は、900℃、10〜20
秒間、Ar雰囲気とした。このアニール工程では、結合
的に不安定なβ−W相及び/又はW5Si3により形成さ
れているW核薄膜において、β−W相は安定なα−Wに
相変化し、一方、W5Si3は分解されてWとSiにな
り、SiはW/TiN界面に析出するが、その量は少な
くコンタクト抵抗への影響はない(シラン還元反応によ
る選択成長、Application of Tungsten Matersals f
or ULSITechnology,1989年大場ら)。
【0019】コンタクトホール6内にはWが埋め込まれ
ているため、このアニールによってW核薄膜のみが剥離
することはない。また、コンタクトホール6底部にはT
iN膜5/TiSix膜4が形成されているため、下地
Si基板からのSiの拡散も生ぜず、WがWSix(タ
ングステンシリサイド)化することも防止できる。
【0020】次に、図2(b)に示すように、BLK−
W層8を上方からエッチバックし、図2(c)に示した
タングステン(W)プラグ8aを形成する。このエッチ
バック工程ではコンタクトホール6内のWは全て安定な
α−W相であるため、従来問題であったコンタクトホー
ル6上部側壁での膜剥離を生じない。
【0021】なお、Wのエッチバック条件は以下の通り
とした。圧力135mTorr、SF6/O2=250/
50sccm、250〜400W 次に、ジシラン(S
26)を用いてW核薄膜を形成した例を第2実施例と
して説明する。
【0022】まず、第1実施例と同様に、図1(a)で
示したコンタクトホール6を形成する。
【0023】次に、図1(b)で示したW核薄膜の形成
工程では、第1実施例で用いたシラン(SiH4)より
もWF6の還元反応における生成自由エネルギーが大き
いジシラン(Si26)を用いてW核薄膜の形成を行な
う。Si26はSiH4よりもWF6の還元能力が高いた
め、SiH4を用いた場合よりも低温かつ約半分の流量
でW核が形成できる。また、Si26の方がSiH4
りもSiリッチなW核を形成しやすい。
【0024】なお、W核薄膜形成条件は、以下の通りと
した。温度280℃、圧力0.3Torr、Si26
WF6=100/30〜50sccm、厚さ500オン
グストローム次に、コンタクトホール内へのW埋め込み
(図1(c))、アニール(図2(a))およびエッチ
バック(図2(b)、(c))工程は、第1実施例と同
一条件で行なう。
【0025】なお、上記第1実施例及び第2実施例共
に、アニール工程をW核薄膜形成工程直後に行い、その
後でWのコンタクトホール内への埋め込み工程を行なう
ことができる。
【0026】
【発明の効果】以上説明したように、本発明によれば、
エッチバック工程時にコンタクトホール側壁での集中的
エッチングを防止でき、安定したタングステンプラグを
密着層なしにコンタクトホール内に形成できる。しか
も、W核薄膜形成をWSix成膜に近い条件で行なうた
め、W形成の反応ガスSiH4/WF6比が大きく、下地
TiN膜へのWF6の侵食がわずかである。
【図面の簡単な説明】
【図1】本発明の第1実施例の前半工程断面図である。
【図2】本発明の第1実施例の後半工程断面図である。
【図3】従来工程を示す工程断面図である。
【図4】従来工程で生じた密着層剥離を示す断面図であ
る。
【符号の説明】
1,11 Si基板 2 拡散層 3,13 層間絶縁膜(SiO2) 4 TiSix膜 5 TiN膜 6,16 開孔(コンタクトホール) 7 β−W及び/又はW5Si3からなるW核薄膜 8,18 BLK−W(α−W)層 8a タングステン(W)プラグ 14 TiN膜 20 密着層(TiN又はTiW)

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 基板上に形成された層間絶縁膜に、該基
    板に達する接続孔を形成する工程、全面にβ−W及び/
    又はW5Si3薄膜を被着して前記接続孔側壁面にβ−W
    及び/又はW5Si3薄膜を形成する工程、前記β−W及
    び/又はW5Si3薄膜上全面にタングステンを成長させ
    て、前記接続孔を埋め込む工程、前記β−W及び/又は
    5Si3薄膜を熱処理して通常のタングステンに相変化
    させる工程、及び前記タングステンをエッチバックして
    前記接続孔のみにタングステンを残す工程、を含むこと
    を特徴とするブランケットタングステンプラグ形成法。
JP15166891A 1991-06-24 1991-06-24 ブランケツトタングステンプラグ形成法 Pending JPH053170A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15166891A JPH053170A (ja) 1991-06-24 1991-06-24 ブランケツトタングステンプラグ形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15166891A JPH053170A (ja) 1991-06-24 1991-06-24 ブランケツトタングステンプラグ形成法

Publications (1)

Publication Number Publication Date
JPH053170A true JPH053170A (ja) 1993-01-08

Family

ID=15523629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15166891A Pending JPH053170A (ja) 1991-06-24 1991-06-24 ブランケツトタングステンプラグ形成法

Country Status (1)

Country Link
JP (1) JPH053170A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263546A (ja) * 1994-03-18 1995-10-13 Nec Corp 半導体装置の製造方法
US5489552A (en) * 1994-12-30 1996-02-06 At&T Corp. Multiple layer tungsten deposition process
JPH1012732A (ja) * 1996-06-27 1998-01-16 Nec Corp 半導体装置の製造方法
US10304743B2 (en) 2016-06-02 2019-05-28 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263546A (ja) * 1994-03-18 1995-10-13 Nec Corp 半導体装置の製造方法
US5489552A (en) * 1994-12-30 1996-02-06 At&T Corp. Multiple layer tungsten deposition process
JPH1012732A (ja) * 1996-06-27 1998-01-16 Nec Corp 半導体装置の製造方法
US6048792A (en) * 1996-06-27 2000-04-11 Nec Corporation Method for manufacturing an interconnection structure in a semiconductor device
US10304743B2 (en) 2016-06-02 2019-05-28 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6136690A (en) In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications
JP2889430B2 (ja) コンタクト部形成方法
US20060246714A1 (en) Method of forming a conductive contact
JP3175721B2 (ja) 半導体装置の製造方法
JPH08250497A (ja) 半導体装置の金属配線層の形成方法
JP4168397B2 (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
JPH09326436A (ja) 配線形成方法
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
JP3027946B2 (ja) 半導体装置およびその製造方法
JP3252397B2 (ja) 配線形成方法
JP3564884B2 (ja) タングステン膜形成法
JPH053170A (ja) ブランケツトタングステンプラグ形成法
JPH08288390A (ja) 半導体装置およびその製造方法
JP3102555B2 (ja) 半導体装置の製造方法
JPH05152292A (ja) 配線形成方法
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena
JP2733396B2 (ja) 半導体装置の製造方法
JP2702007B2 (ja) 半導体装置の製造方法
KR100207521B1 (ko) 반도체장치의 배선형성방법
JPH05144951A (ja) 配線形成方法
JPH10209280A (ja) 半導体装置の製造方法
JP2871943B2 (ja) 半導体装置の製造方法
JP3082230B2 (ja) 配線の形成方法
JPH053171A (ja) タングステンプラグの形成方法
JPH07183250A (ja) コンタクト形成方法