JP2889430B2 - コンタクト部形成方法 - Google Patents

コンタクト部形成方法

Info

Publication number
JP2889430B2
JP2889430B2 JP4121802A JP12180292A JP2889430B2 JP 2889430 B2 JP2889430 B2 JP 2889430B2 JP 4121802 A JP4121802 A JP 4121802A JP 12180292 A JP12180292 A JP 12180292A JP 2889430 B2 JP2889430 B2 JP 2889430B2
Authority
JP
Japan
Prior art keywords
layer
tungsten
forming
silane
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4121802A
Other languages
English (en)
Other versions
JPH05315284A (ja
Inventor
多賀雄 木下
聡 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP4121802A priority Critical patent/JP2889430B2/ja
Priority to US08/059,310 priority patent/US5332691A/en
Priority to KR93008225A priority patent/KR960016223B1/ko
Publication of JPH05315284A publication Critical patent/JPH05315284A/ja
Application granted granted Critical
Publication of JP2889430B2 publication Critical patent/JP2889430B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、コンタクト部形成方法
に関し、更に詳しくは、ブランケットＣＶＤ法によるタ
ングステンのコンタクトホールへの埋め込み技術に関す
るものである。
【０００２】
【従来の技術】現在、深さの異なるコンタクトホールを
同時に埋め込む場合、ブランケットＣＶＤ法が用いられ
ている。
【０００３】以下に、ブランケットＣＶＤ法を用いた従
来のコンタクト部形成工程について説明する。まず、シ
リコン基板上に不純物拡散領域を形成後、ＣＶＤ法によ
り酸化膜（ＮＳＧ層及びＢＰＳＧ層）を約１６０００Å
堆積させ、次にフォトリソグラフィ及びドライエッチン
グによりコンタクトホールを形成する。
【０００４】次に、前記酸化膜とブランケットＣＶＤ法
により埋設されるタングステンとの密着性を高めるた
め、及びコンタクトホール底部でのシリコンとタングス
テンとの反応を防止する（バリア効果）ため、基板温度
を約２００℃、印加電圧を約９００Ｖの条件下でリアク
ティブスパッタリングを行い、チタン（Ｔｉ）を膜厚約
１５００Å形成した後、基板温度及び印加電圧を同一条
件下で、流量比（窒素／アルゴン）を１５／８５として
窒素とアルゴンとを流し、膜厚が約５００Åのチタン
（Ｔｉ）膜と膜厚が約１０００Åのチタンナイトライド
（ＴｉＮ）膜とからなるＴｉ／ＴｉＮ層を形成する。
【０００５】次に、六フッ化タングステン（ＷＦ6）と
シラン（ＳｉＨ4）との流量比（ＷＦ6／ＳｉＨ4）を約
１とし、基板温度を４５０〜４７５℃（ウエハー温度は
約４１５〜４４０℃である。）とし、シラン還元による
高い結晶性を有するタングステンを成膜させるニューク
リエーションステップを行う。水素還元によるブランケ
ットＣＶＤ法を用いた場合、ＴｉＮ膜上でのタングステ
ン膜の初期の成長に遅れが生じるため、ウエハー内にお
いて膜厚が不均一となる。このため成長初期段階におけ
る核となるタングステン膜を均一にＴｉＮ膜表面に形成
するニュークリエーションステップが必要となる。
【０００６】次に、水素還元によるブランケットＣＶＤ
法を用いて、コンタクトホールにタングステンを埋め込
み、エッチバックを行いコンタクト部を形成する。
【０００７】
【発明が解決しようとする課題】上述のように、六フッ
化タングステンとシランとの流量比を約１とし、基板温
度を４５０〜４７５℃として、ニュークリエーションス
テップを行った場合、低いコンタクト抵抗は得られる
が、未反応の六フッ化タングステンがコンタクトホール
底部のＴｉ／ＴｉＮ層からシリコンと反応することによ
り、シリコン基板の裏面方向へのリーク電流が生じる。
【０００８】本発明は、低リーク電流及び低コンタクト
抵抗であるコンタクト部を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明のコンタクト部形
成方法は、コンタクトホールに密着層としてＴｉ／Ｔｉ
Ｎ層を形成した後に、反応ガスとして、シランと六フッ
化タングステンとを用いて、シランの流量と六フッ化タ
ングステンの流量との流量比（シラン／六フッ化タング
ステン）を６以上として、ＣＶＤ法により、タングステ
ン層を形成した後、ブランケットＣＶＤ法によりタング
ステンを前記コンタクトホールに埋設する工程を有する
ことを特徴とするもの及び、前記Ｔｉ／ＴｉＮ層上の２
層構造のタングステン層の形成を同一チャンバー内で行
うことを特徴とするものである。
【００１０】
【作用】上記発明を用いて、ブランケットＣＶＤ法を行
うことにより、Ｔｉ／ＴｉＮ層とタングステン層との間
にアモルファス状のシリコンリッチのタングステン層が
形成されたコンタクト部のコンタクト抵抗は、従来４７
〜５０（Ω／０．６μｍ）であったものが、５１〜５５
（Ω／０．６μｍ）となり、従来とほぼ同じ程度であっ
たが、リーク電流は、従来１００（ｎｍ）より大きい値
だったが、１８（ｎｍ）より小さい値となった。
【００１１】
【実施例】以下、一実施例に基づいて、本発明を詳細に
説明する。
【００１２】図１は、本発明の一実施例のコンタクト部
の形成工程を示す。本発明により形成されたコンタクト
部には、図１に示すように、コンタクトホールに埋設さ
れたＴｉ／ＴｉＮ層６とブランケットＣＶＤ法により埋
め込まれたタングステン８との間に、アモルファス上の
シリコンリッチのタングステン層７が形成される。ま
た、図において、１はシリコン基板、２はロコス酸化
膜、３は不純物拡散領域、４はＮＳＧ層、５はＢＰＳＧ
層、９は配線を示す。
【００１３】次に、水素還元によるブランケットＣＶＤ
法を用いた本発明の一実施例のコンタクト部形成工程に
ついて説明する。
【００１４】まず、シリコン基板１上に不純物拡散領域
２及びロコス酸化膜３を形成後、ＣＶＤ法により酸化膜
（ＮＳＧ層４及びＢＰＳＧ層５）を約１６０００Å堆積
させ、次にフォトリソグラフィ及びドライエッチングに
よりコンタクトホールを形成する。
【００１５】次に、前記酸化膜４、５とシリコンリッチ
のタングステン層７との密着性を高めるため、及びコン
タクトホール底部でのシリコンと六フッ化タングステン
との反応を防止する（バリア効果）ため、基板温度を約
２００℃、印加電圧を約９００Ｖの条件下でリアクティ
ブスパッタリングを行い、チタン（Ｔｉ）を膜厚約１５
００Å形成した後、基板温度及び印加電圧を同一条件下
で、窒素とアルゴンとを流量比（窒素／アルゴン）を１
５／８５として流し、前記チタンの表面から約１０００
Åをチタンナイトライド膜を形成し、膜厚が約５００Å
のチタン（Ｔｉ）膜と膜厚が約１０００Åのチタンナイ
トライド（ＴｉＮ）膜からなるＴｉ／ＴｉＮ層６を形成
する（図１（ａ））。
【００１６】次に、以下の条件下でニュークリエーショ
ンステップを行い、膜厚約４００Åのシリコンリッチの
タングステン層７を形成する（図１（ｂ））。反応ガス
として六フッ化タングステン及びシランの流量をそれぞ
れ５SCCM及び５０SCCM、アルゴン（Ａｒ）の流量を２０
００SCCMとし、基板温度を４２５〜４５０℃（ウエハー
温度は約３９０〜４１５℃である。）、反応圧力を約
２.５Torrとする。
【００１７】シランと六フッ化タングステンとの流量比
（ＳｉＨ4／ＷＦ6）は６以上であればよい。流量比（Ｓ
ｉＨ4／ＷＦ6）が６より小さい場合は従来のニュークリ
エーションステップにより形成されるタングステン層と
ほぼ同じ特性を有するタングステン層が形成されるた
め、コンタクトホール底面のＴｉ／ＴｉＮ層６のバリア
効果が低下し、リーク電流の大きさは従来とほぼ同じで
ある。上記基板温度は、４２５〜４７５℃の範囲で適用
可能であり、上記基板温度がより４２５℃に近い方がリ
ーク電流は抑制される。また、上記基板温度は、４２５
℃以下の場合、基板に対するストレスが大きくなるた
め、ウエハーの反りが大きくなり、後の工程に影響が
出、更に、ストレスの増加に伴い、リーク電流も増加す
る。また、基板温度が４７５℃以上になると、未反応の
ＷＦ6と基板１のシリコンとの反応が活発になり、リー
ク電流の減少は見られない。
【００１８】次に、反応ガスとして、六フッ化タングス
テン及び水素の流量をそれぞれ７５SCCM及び５００SCCM
とし、基板温度を４２５〜４７５℃（ウエハー温度は約
３９０〜４４０℃である。）とし、反応圧力を８０Torr
で水素還元によるブランケットＣＶＤ法によりコンタク
トホールにタングステン層８を形成する（図１
（ｃ））。
【００１９】次に、従来技術によりエッチバックを行
い、その後、配線９を形成する（図１（ｄ））。
【００２０】以上、水素還元によるブランケットＣＶＤ
法を行う場合について述べたが、他のブランケットＣＶ
Ｄ法についても適用可能である。また、本実施例におい
ては、同一チャンバー内で連続的に行うが、一旦チャン
バーから取り出す工程が含まれても同様の効果は得られ
る。
【００２１】
【発明の効果】以上、詳細に説明した様に、本発明を用
いることにより、シリコン基板１のタングステンに対す
るバリア効果を確保し、低コンタクト抵抗で且つ従来よ
り低リーク電流であるコンタクト特性を有するコンタク
ト部を得ることができる。
【００２２】また、上記実施例においては、同一チャン
バー内で真空状態を保ちつつ、コンタクト部を形成する
ことができるので、スループットが向上し、工程の簡略
化が図れる。
【図面の簡単な説明】
【図１】本発明の一実施例のコンタクト部の形成工程図
である。
【符号の説明】
１ シリコン基板 ２ ロコス酸化膜 ３ 不純物拡散領域 ４ ＮＳＧ層 ５ ＢＰＳＧ層 ６ Ｔｉ／ＴｉＮ層 ７ シリコンリッチのタングステン層 ８ タングステン層 ９ 配線

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 コンタクトホールに密着層としてＴｉ／
    ＴｉＮ層を形成した後に、反応ガスとして、シランと六
    フッ化タングステンとを用いて、シランの流量と六フッ
    化タングステンの流量との流量比（シラン／六フッ化タ
    ングステン）を６以上として、ＣＶＤ法により、タング
    ステン層を形成した後、ブランケットＣＶＤ法によりタ
    ングステンを前記コンタクトホールに埋設する工程を有
    することを特徴とするコンタクト部形成方法。
  2. 【請求項２】 上記Ｔｉ／Ｔ層上の２層構造のタングス
    テン層の形成を同一チャンバー内で行うことを特徴とす
    る、請求項１記載のコンタクト部形成方法。
JP4121802A 1992-05-14 1992-05-14 コンタクト部形成方法 Expired - Lifetime JP2889430B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4121802A JP2889430B2 (ja) 1992-05-14 1992-05-14 コンタクト部形成方法
US08/059,310 US5332691A (en) 1992-05-14 1993-05-11 Method of forming a contact
KR93008225A KR960016223B1 (en) 1992-05-14 1993-05-13 Method of forming a contact

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4121802A JP2889430B2 (ja) 1992-05-14 1992-05-14 コンタクト部形成方法

Publications (2)

Publication Number Publication Date
JPH05315284A JPH05315284A (ja) 1993-11-26
JP2889430B2 true JP2889430B2 (ja) 1999-05-10

Family

ID=14820290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4121802A Expired - Lifetime JP2889430B2 (ja) 1992-05-14 1992-05-14 コンタクト部形成方法

Country Status (3)

Country Link
US (1) US5332691A (ja)
JP (1) JP2889430B2 (ja)
KR (1) KR960016223B1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3294413B2 (ja) * 1993-12-28 2002-06-24 富士通株式会社 半導体装置の製造方法及び製造装置
US5552339A (en) * 1994-08-29 1996-09-03 Taiwan Semiconductor Manufacturing Company Furnace amorphous-SI cap layer to prevent tungsten volcano effect
US5599739A (en) * 1994-12-30 1997-02-04 Lucent Technologies Inc. Barrier layer treatments for tungsten plug
KR0165813B1 (ko) * 1995-04-12 1999-02-01 문정환 접속홀의 플러그 형성 방법
US5747379A (en) * 1996-01-11 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating seamless tungsten plug employing tungsten redeposition and etch back
US5994220A (en) 1996-02-02 1999-11-30 Micron Technology, Inc. Method for forming a semiconductor connection with a top surface having an enlarged recess
US5656545A (en) * 1996-02-26 1997-08-12 Taiwan Semiconductor Manufacturing Company, Ltd Elimination of tungsten dimple for stacked contact or via application
US5712207A (en) * 1996-02-29 1998-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Profile improvement of a metal interconnect structure on a tungsten plug
US5622894A (en) * 1996-03-15 1997-04-22 Taiwan Semiconductor Manufacturing Company Ltd Process to minimize a seam in tungsten filled contact holes
US5672543A (en) * 1996-04-29 1997-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Volcano defect-free tungsten plug
US20040224501A1 (en) * 1996-05-22 2004-11-11 Yung-Tsun Lo Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena
US5801096A (en) * 1996-06-03 1998-09-01 Taiwan Semiconductor Manufacturing Company Ltd. Self-aligned tungsen etch back process to minimize seams in tungsten plugs
US5677237A (en) * 1996-06-21 1997-10-14 Taiwan Semiconductor Manufacturing Company Ltd. Process for removing seams in tungsten plugs
US5700726A (en) * 1996-06-21 1997-12-23 Taiwan Semiconductor Manufacturing Company Ltd Multi-layered tungsten depositions for contact hole filling
JP2800788B2 (ja) * 1996-06-27 1998-09-21 日本電気株式会社 半導体装置の製造方法
US5858873A (en) * 1997-03-12 1999-01-12 Lucent Technologies Inc. Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof
US5821168A (en) * 1997-07-16 1998-10-13 Motorola, Inc. Process for forming a semiconductor device
KR100290781B1 (ko) * 1998-06-30 2001-06-01 박종섭 반도체 소자 및 그 제조방법
US6066366A (en) * 1998-07-22 2000-05-23 Applied Materials, Inc. Method for depositing uniform tungsten layers by CVD
US6245654B1 (en) * 1999-03-31 2001-06-12 Taiwan Semiconductor Manufacturing Company, Ltd Method for preventing tungsten contact/via plug loss after a backside pressure fault
US6284636B1 (en) * 2000-01-21 2001-09-04 Advanced Micro Devices, Inc. Tungsten gate method and apparatus
US6218301B1 (en) * 2000-07-31 2001-04-17 Applied Materials, Inc. Deposition of tungsten films from W(CO)6
US20020190379A1 (en) * 2001-03-28 2002-12-19 Applied Materials, Inc. W-CVD with fluorine-free tungsten nucleation
JP4785030B2 (ja) 2005-01-18 2011-10-05 富士通セミコンダクター株式会社 半導体装置とその製造方法
US20160086805A1 (en) * 2014-09-24 2016-03-24 Qualcomm Incorporated Metal-gate with an amorphous metal layer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851295A (en) * 1984-03-16 1989-07-25 Genus, Inc. Low resistivity tungsten silicon composite film
US5130266A (en) * 1990-08-28 1992-07-14 United Microelectronics Corporation Polycide gate MOSFET process for integrated circuits

Also Published As

Publication number Publication date
KR960016223B1 (en) 1996-12-07
JPH05315284A (ja) 1993-11-26
US5332691A (en) 1994-07-26
KR940006197A (ko) 1994-03-23

Similar Documents

Publication Publication Date Title
JP2889430B2 (ja) コンタクト部形成方法
JP3175721B2 (ja) 半導体装置の製造方法
JPH04142061A (ja) タングステンプラグの形成方法
JP2836529B2 (ja) 半導体装置の製造方法
JP2616554B2 (ja) 半導体装置の製造方法
JP3027946B2 (ja) 半導体装置およびその製造方法
JPH05129231A (ja) 電極配線
JPH1032248A (ja) タングステン膜形成法
JP3120517B2 (ja) シリサイドプラグの形成方法
JPH05347269A (ja) 半導体装置の製造方法
JP3246046B2 (ja) 高融点金属膜の堆積方法
JP2751606B2 (ja) 配線の形成方法
JPS6355932A (ja) 半導体装置の製造方法
JP3206943B2 (ja) Ｓｏｉ基板の製法および半導体装置
JP2976442B2 (ja) 絶縁膜の形成方法
JPH10209280A (ja) 半導体装置の製造方法
JP2871943B2 (ja) 半導体装置の製造方法
JPH053170A (ja) ブランケツトタングステンプラグ形成法
JP3109269B2 (ja) 半導体装置の製造方法
JPH07230991A (ja) 半導体装置の製造方法
JP3082230B2 (ja) 配線の形成方法
JP3191477B2 (ja) 配線構造およびその製造方法
JP3057869B2 (ja) 半導体装置の製造方法
JP2702293B2 (ja) 半導体装置の製造方法
JPH06268077A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090219

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100219

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100219

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110219

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120219

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120219

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 14