JP2702293B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2702293B2 JP2702293B2 JP3022048A JP2204891A JP2702293B2 JP 2702293 B2 JP2702293 B2 JP 2702293B2 JP 3022048 A JP3022048 A JP 3022048A JP 2204891 A JP2204891 A JP 2204891A JP 2702293 B2 JP2702293 B2 JP 2702293B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- tungsten
- conductive
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、コンタクトホール内に
ＣＶＤ法によってタングステン配線層を形成する工程を
有する半導体装置の製造方法に関する。
ＣＶＤ法によってタングステン配線層を形成する工程を
有する半導体装置の製造方法に関する。
【０００２】半導体集積回路の高集積化に伴い、コンタ
クトホールのアスペクト比が高くなり、従来のスパッタ
法で形成したアルミニウム配線層ではカバレッジ率が低
く、ボイド等が発生し易くて平坦な配線層を形成するこ
とができず、安定したコンタクトを得ることができなく
なってきている。
クトホールのアスペクト比が高くなり、従来のスパッタ
法で形成したアルミニウム配線層ではカバレッジ率が低
く、ボイド等が発生し易くて平坦な配線層を形成するこ
とができず、安定したコンタクトを得ることができなく
なってきている。
【０００３】このため、ＣＶＤ法等により、コンタクト
ホール内への埋め込みを行って平坦な配線層を形成する
ことができる半導体装置の製造方法が要求されている。
ホール内への埋め込みを行って平坦な配線層を形成する
ことができる半導体装置の製造方法が要求されている。
【０００４】
【従来の技術】図３は従来の半導体装置の製造方法を説
明する図である。図示例の製造方法はＭＯＳトランジス
タ等の製造方法に適用することができる。図３におい
て、31はシリコン膜、32はＳｉＯ2 等からなる絶縁性
膜、33は絶縁性膜32に形成されたコンタクトホール、34
はチタンナイトライド膜、35はタングステン膜である。
明する図である。図示例の製造方法はＭＯＳトランジス
タ等の製造方法に適用することができる。図３におい
て、31はシリコン膜、32はＳｉＯ2 等からなる絶縁性
膜、33は絶縁性膜32に形成されたコンタクトホール、34
はチタンナイトライド膜、35はタングステン膜である。
【０００５】次に、その製造方法について説明する。ま
ず、図３（ａ）に示すように、例えばＣＶＤ法によりシ
リコン膜31上にＳｉＯ2 を堆積して絶縁性膜32を形成
し、例えばＲＩＥにより絶縁性膜32をエッチングしてシ
リコン膜31が露出されるコンタクトホール33を形成した
後、例えばスパッタ法によりコンタクトホール33内のシ
リコン膜31とコンタクトを取るように全面にＴｉＮを堆
積してチタンナイトライド膜34を形成する。なお、ここ
で全面に形成したチタンナイトライド膜34はタングステ
ン膜35が絶縁性膜32から剥がれないように密着させるた
めに形成している。
ず、図３（ａ）に示すように、例えばＣＶＤ法によりシ
リコン膜31上にＳｉＯ2 を堆積して絶縁性膜32を形成
し、例えばＲＩＥにより絶縁性膜32をエッチングしてシ
リコン膜31が露出されるコンタクトホール33を形成した
後、例えばスパッタ法によりコンタクトホール33内のシ
リコン膜31とコンタクトを取るように全面にＴｉＮを堆
積してチタンナイトライド膜34を形成する。なお、ここ
で全面に形成したチタンナイトライド膜34はタングステ
ン膜35が絶縁性膜32から剥がれないように密着させるた
めに形成している。
【０００６】そして、ＣＶＤ法によりチタンナイトライ
ド膜34を介してシリコン膜31とコンタクトを取るように
チタンナイトライド膜34上全面にＷを堆積してタングス
テン膜35を形成することにより、図３（ｂ）に示すよう
な配線構造を得ることができる。
ド膜34を介してシリコン膜31とコンタクトを取るように
チタンナイトライド膜34上全面にＷを堆積してタングス
テン膜35を形成することにより、図３（ｂ）に示すよう
な配線構造を得ることができる。
【０００７】上記したＣＶＤ法によってタングステン膜
35を形成する従来の半導体装置の製造方法は、ＣＶＤ法
によってアルミニウム膜を形成する場合よりもカバレッ
ジ率を高くすることができるという利点がある。
35を形成する従来の半導体装置の製造方法は、ＣＶＤ法
によってアルミニウム膜を形成する場合よりもカバレッ
ジ率を高くすることができるという利点がある。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記し
た従来の半導体装置の製造方法は、コンタクトホール33
内から絶縁性膜32上まで全面にチタンナイトライド膜34
を形成しており、このチタンナイトライド膜34上全面に
タングステン膜35を形成していたため、近時の厳しい微
細化の要求に伴い、図４に示すように、タングステン膜
35表面にボイド40 （段差）が生じ、タングステン膜35表
面平坦化を行い難いという問題があった。なお、図４に
おいて、41は２層目のＳｉＯ 2 等からなる絶縁性膜であ
る。
た従来の半導体装置の製造方法は、コンタクトホール33
内から絶縁性膜32上まで全面にチタンナイトライド膜34
を形成しており、このチタンナイトライド膜34上全面に
タングステン膜35を形成していたため、近時の厳しい微
細化の要求に伴い、図４に示すように、タングステン膜
35表面にボイド40 （段差）が生じ、タングステン膜35表
面平坦化を行い難いという問題があった。なお、図４に
おいて、41は２層目のＳｉＯ 2 等からなる絶縁性膜であ
る。
【０００９】そこで本発明は、タングステン膜表面の平
坦化を実現することができ、タングステン膜上にボイド
を発生し難くすることができる半導体装置の製造方法を
提供することを目的としている。
坦化を実現することができ、タングステン膜上にボイド
を発生し難くすることができる半導体装置の製造方法を
提供することを目的としている。
【００１０】
【課題を解決するための手段】
本発明による半導体装置
の製造方法は上記目的達成のため、第１の導電性膜上に
絶縁性膜及び該第１の導電性膜よりもタングステン成長
速度が遅い第２の導電性膜を形成する工程と、該第２の
導電性膜及び該絶縁性膜をエッチングして該第１の導電
性膜が露出される開口部を形成する工程と、少なくと
も、該第１の導電性膜上に化学気相成長法によりタング
ステンを第１の温度にて成長させ、次いで、該第１、第
２の導電性膜上に化学気相成長法によりタングステンを
該第１の温度よりも高い第２の温度にて成長させてタン
グステン膜を形成する工程と、を含むことを特徴とす
る。 また、前記第１の導電性膜がシリコンからなり、前
記第２の導電性膜がチタンナイトライドからなることを
特徴としている。
の製造方法は上記目的達成のため、第１の導電性膜上に
絶縁性膜及び該第１の導電性膜よりもタングステン成長
速度が遅い第２の導電性膜を形成する工程と、該第２の
導電性膜及び該絶縁性膜をエッチングして該第１の導電
性膜が露出される開口部を形成する工程と、少なくと
も、該第１の導電性膜上に化学気相成長法によりタング
ステンを第１の温度にて成長させ、次いで、該第１、第
２の導電性膜上に化学気相成長法によりタングステンを
該第１の温度よりも高い第２の温度にて成長させてタン
グステン膜を形成する工程と、を含むことを特徴とす
る。 また、前記第１の導電性膜がシリコンからなり、前
記第２の導電性膜がチタンナイトライドからなることを
特徴としている。
【００１１】本発明に係る第１の導電性膜には、Ｓｉ
膜、Ｗ膜、シリサイド膜等が挙げられる。 本発明に係る
第２の導電性膜には、ＴｉＮ膜、ＴｉＷ膜、ＴｉＮ膜／
Ｔｉ膜等が挙げられる。
膜、Ｗ膜、シリサイド膜等が挙げられる。 本発明に係る
第２の導電性膜には、ＴｉＮ膜、ＴｉＷ膜、ＴｉＮ膜／
Ｔｉ膜等が挙げられる。
【００１２】
【作用】本発明では、図２に示すように、ＴｉＮからな
る第２の導電性膜３よりもＷ成長速度が速くＷ成長し易
いＳｉからなる第１の導電性膜１に、ＣＶＤ法により第
１の温度で直接Ｗを成長させ、次いで、第１の導電性膜
１及び第２の導電性膜３に、ＣＶＤ法により第１の温度
よりも高い第２の温度でＷを成長させるようにし たた
め、従来のＴｉＮ膜上のみにＷを形成していた場合より
もコンタクトホール４内にＷを速く成長させて速く埋め
込むことができる。このため、コンタクトホール４部で
タングステン膜５表面に段差（ボイド）を生じ難くする
ことができ、タングステン膜５表面の平坦化を実現する
ことができる。
る第２の導電性膜３よりもＷ成長速度が速くＷ成長し易
いＳｉからなる第１の導電性膜１に、ＣＶＤ法により第
１の温度で直接Ｗを成長させ、次いで、第１の導電性膜
１及び第２の導電性膜３に、ＣＶＤ法により第１の温度
よりも高い第２の温度でＷを成長させるようにし たた
め、従来のＴｉＮ膜上のみにＷを形成していた場合より
もコンタクトホール４内にＷを速く成長させて速く埋め
込むことができる。このため、コンタクトホール４部で
タングステン膜５表面に段差（ボイド）を生じ難くする
ことができ、タングステン膜５表面の平坦化を実現する
ことができる。
【００１３】
【実施例】
以下、本発明を図面に基づいて説明する。
図
１及び図２は本発明に係る半導体装置の製造方法の一実
施例を説明する図である。図示例の製造方法はＭＯＳト
ランジスタ等の製造方法に適用することができる。これ
らの図において、１はタングステン成長速度が速くタン
グステン成長し易いＳｉ等からなる第１の導電性膜、２
はＳｉＯ 2 等からなる絶縁性膜、３は第１の導電性膜１
よりもタングステン成長速度が遅くタングステン成長し
難いＴｉＮ等からなる第２の導電性膜、４は第２の導電
性膜３及び絶縁性膜２に形成されたコンタクトホール、
５はコンタクトホール４を介して第１の導電性膜１とコ
ンタクトを取るように形成されたタングステン膜であ
る。
１及び図２は本発明に係る半導体装置の製造方法の一実
施例を説明する図である。図示例の製造方法はＭＯＳト
ランジスタ等の製造方法に適用することができる。これ
らの図において、１はタングステン成長速度が速くタン
グステン成長し易いＳｉ等からなる第１の導電性膜、２
はＳｉＯ 2 等からなる絶縁性膜、３は第１の導電性膜１
よりもタングステン成長速度が遅くタングステン成長し
難いＴｉＮ等からなる第２の導電性膜、４は第２の導電
性膜３及び絶縁性膜２に形成されたコンタクトホール、
５はコンタクトホール４を介して第１の導電性膜１とコ
ンタクトを取るように形成されたタングステン膜であ
る。
【００１４】次に、その製造方法について説明する。 ま
ず、図１（ａ）に示すように、例えばＣＶＤ法によりＳ
ｉからなる第１の導電性膜１上にＳｉＯ 2 を堆積して膜
厚8000Å程度の絶縁性膜２を形成する。
ず、図１（ａ）に示すように、例えばＣＶＤ法によりＳ
ｉからなる第１の導電性膜１上にＳｉＯ 2 を堆積して膜
厚8000Å程度の絶縁性膜２を形成する。
【００１５】次に、図１（ｂ）に示すように、例えばス
パッタ法により絶縁性膜２上にＴｉＮを堆積して膜厚 5
00Å程度の第２の導電性膜３を形成する。
パッタ法により絶縁性膜２上にＴｉＮを堆積して膜厚 5
00Å程度の第２の導電性膜３を形成する。
【００１６】次に、図１（ｃ）に示すように、例えばＲ
ＩＥによりＴｉＮからなる第２の導電性膜３及びＳｉＯ
2 からなる絶縁性膜２を異方性エッチングしてＳｉから
なる第１の導電性膜１が露出される 0.7μｍ角程度のコ
ンタクトホール４を形成する。
ＩＥによりＴｉＮからなる第２の導電性膜３及びＳｉＯ
2 からなる絶縁性膜２を異方性エッチングしてＳｉから
なる第１の導電性膜１が露出される 0.7μｍ角程度のコ
ンタクトホール４を形成する。
【００１７】次に、図２（ｅ）に示すように、ＷＦ6 ガ
スを12sccm、ＳｉＨ4 ガスを10sccm、Ｈ2 ガスを200scc
m 、基板温度を300 ℃（第１の温度に相当）、圧力を20
0mTorr、成長時間を１分間とし、ＣＶＤ法によりコンタ
クトホール４内のＳｉからなる第１の導電性膜１及びＴ
ｉＮからなる第２の導電性膜３上にＷを成長して、第２
の導電性膜３上に膜厚 100Å程度のタングステン膜５を
形成するとともに、第１の導電性膜１上に膜厚4000Å程
度のタングステン膜５を形成する。なお、ここでは図２
（ｄ）に示すように、最初Ｗ成長し易いコンタクトホー
ル４内のＳｉからなる第１の導電性膜１上のみＷが成長
し、Ｗ成長し難いＴｉＮからなる第２の導電性膜３上に
はＷが成長しない。
スを12sccm、ＳｉＨ4 ガスを10sccm、Ｈ2 ガスを200scc
m 、基板温度を300 ℃（第１の温度に相当）、圧力を20
0mTorr、成長時間を１分間とし、ＣＶＤ法によりコンタ
クトホール４内のＳｉからなる第１の導電性膜１及びＴ
ｉＮからなる第２の導電性膜３上にＷを成長して、第２
の導電性膜３上に膜厚 100Å程度のタングステン膜５を
形成するとともに、第１の導電性膜１上に膜厚4000Å程
度のタングステン膜５を形成する。なお、ここでは図２
（ｄ）に示すように、最初Ｗ成長し易いコンタクトホー
ル４内のＳｉからなる第１の導電性膜１上のみＷが成長
し、Ｗ成長し難いＴｉＮからなる第２の導電性膜３上に
はＷが成長しない。
【００１８】そして、更に連続して基板温度を 400℃
（第２の温度に相当）、ＳｉＨ4 ガス流量を５sccm、成
長時間を３分間とし（他のＷ成長条件は上記した条件と
同じ）、ＣＶＤ法によりＳｉからなる第１の導電性膜１
及びＴｉＮからなる第２の導電性膜３上に更にＷを成長
することにより、図２（ｆ）に示すような配線構造を得
ることができる。
（第２の温度に相当）、ＳｉＨ4 ガス流量を５sccm、成
長時間を３分間とし（他のＷ成長条件は上記した条件と
同じ）、ＣＶＤ法によりＳｉからなる第１の導電性膜１
及びＴｉＮからなる第２の導電性膜３上に更にＷを成長
することにより、図２（ｆ）に示すような配線構造を得
ることができる。
【００１９】すなわち、本実施例では、ＴｉＮからなる
第２の導電性膜３よりもＷ成長速度が速くＷ成長し易い
Ｓｉからなる第１の導電性膜１に、ＣＶＤ法により第１
の温度で直接Ｗを成長させ、次いで、第１の導電性膜１
及び第２の導電性膜３に、ＣＶＤ法により第１の温度よ
りも高い第２の温度でＷを成長させるようにしたため、
従来のＴｉＮ膜上のみにＷを形成していた場合よりもコ
ンタクトホール４内にＷを速く成長させて速く埋め込む
ことができる。このため、コンタクトホール４部でタン
グステン膜５表面に段差（ボイド）を生じ難くすること
ができ、タングステン膜５表面の平坦化を実現すること
ができる。
第２の導電性膜３よりもＷ成長速度が速くＷ成長し易い
Ｓｉからなる第１の導電性膜１に、ＣＶＤ法により第１
の温度で直接Ｗを成長させ、次いで、第１の導電性膜１
及び第２の導電性膜３に、ＣＶＤ法により第１の温度よ
りも高い第２の温度でＷを成長させるようにしたため、
従来のＴｉＮ膜上のみにＷを形成していた場合よりもコ
ンタクトホール４内にＷを速く成長させて速く埋め込む
ことができる。このため、コンタクトホール４部でタン
グステン膜５表面に段差（ボイド）を生じ難くすること
ができ、タングステン膜５表面の平坦化を実現すること
ができる。
【００２０】また、コンタクトホール４部ではないＳｉ
Ｏ2 からなる絶縁性膜２上にＴｉＮからなる第２の導電
性膜３を形成したため、タングステン膜５をＳｉＯ2 か
らなる絶縁性膜２から剥がれ難くすることができる。
Ｏ2 からなる絶縁性膜２上にＴｉＮからなる第２の導電
性膜３を形成したため、タングステン膜５をＳｉＯ2 か
らなる絶縁性膜２から剥がれ難くすることができる。
【００２１】
【発明の効果】本発明によれば、タングステン膜表面の
平坦化を実現することができ、タングステン膜上にボイ
ドを発生し難くすることができることができるという効
果がある。
平坦化を実現することができ、タングステン膜上にボイ
ドを発生し難くすることができることができるという効
果がある。
【図１】一実施例の製造方法を説明する図である。
【図２】一実施例の製造方法を説明する図である。
【図３】従来例の製造方法を説明する図である。
【図４】従来例の課題を説明する図である。
１ 第１の導電性膜 ２ 絶縁性膜 ３ 第２の導電性膜 ４ コンタクトホール ５ タングステン膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−234026（ＪＰ，Ａ) 特開 平３−138932（ＪＰ，Ａ) 特開 平４−142762（ＪＰ，Ａ) 特開 平２−143445（ＪＰ，Ａ) 特開 平４−130720（ＪＰ，Ａ)
Claims (2)
- 【請求項１】第１の導電性膜上に絶縁性膜及び該第１の
導電性膜よりもタングステン成長速度が遅い第２の導電
性膜を形成する工程と、 該第２の導電性膜及び該絶縁性膜をエッチングして該第
１の導電性膜が露出される開口部を形成する工程と、 少なくとも、該第１の導電性膜上に化学気相成長法によ
りタングステンを第１の温度にて成長させ、次いで、該
第１、第２の導電性膜上に化学気相成長法によりタング
ステンを該第１の温度よりも高い第２の温度にて成長さ
せてタングステン膜を形成する工程と、を含むことを特
徴とする半導体装置の製造方法。 - 【請求項２】前記第１の導電性膜がシリコンからなり、
前記第２の導電性膜がチタンナイトライドからなること
を特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022048A JP2702293B2 (ja) | 1991-02-15 | 1991-02-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022048A JP2702293B2 (ja) | 1991-02-15 | 1991-02-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04260355A JPH04260355A (ja) | 1992-09-16 |
| JP2702293B2 true JP2702293B2 (ja) | 1998-01-21 |
Family
ID=12072043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3022048A Expired - Lifetime JP2702293B2 (ja) | 1991-02-15 | 1991-02-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2702293B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03234026A (ja) * | 1990-02-09 | 1991-10-18 | Seiko Epson Corp | 半導体装置 |
-
1991
- 1991-02-15 JP JP3022048A patent/JP2702293B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04260355A (ja) | 1992-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2889430B2 (ja) | コンタクト部形成方法 | |
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| JPH04142061A (ja) | タングステンプラグの形成方法 | |
| JP2800788B2 (ja) | 半導体装置の製造方法 | |
| JP2702293B2 (ja) | 半導体装置の製造方法 | |
| JPH05347269A (ja) | 半導体装置の製造方法 | |
| JP2751606B2 (ja) | 配線の形成方法 | |
| JP3018383B2 (ja) | 配線形成方法 | |
| JP3120517B2 (ja) | シリサイドプラグの形成方法 | |
| JP2733396B2 (ja) | 半導体装置の製造方法 | |
| JPS6355932A (ja) | 半導体装置の製造方法 | |
| JP3206943B2 (ja) | Ｓｏｉ基板の製法および半導体装置 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JP3057869B2 (ja) | 半導体装置の製造方法 | |
| JP2914023B2 (ja) | 微細配線の形成方法 | |
| JPH0629241A (ja) | 半導体装置の製造方法 | |
| JP3191477B2 (ja) | 配線構造およびその製造方法 | |
| JP3082230B2 (ja) | 配線の形成方法 | |
| JPH0562929A (ja) | 半導体装置の製造方法 | |
| JPH0536628A (ja) | 半導体装置およびその製造方法 | |
| JP2677180B2 (ja) | 半導体装置の製造方法 | |
| JPH10144629A (ja) | バリアメタルの製造方法 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| JP2985218B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000077357A (ja) | 配線層形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970909 |