JP2985218B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2985218B2 JP2985218B2 JP2093417A JP9341790A JP2985218B2 JP 2985218 B2 JP2985218 B2 JP 2985218B2 JP 2093417 A JP2093417 A JP 2093417A JP 9341790 A JP9341790 A JP 9341790A JP 2985218 B2 JP2985218 B2 JP 2985218B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- mixed layer
- semiconductor
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置及びその製造方法に関し、特に高
融点金属膜を含む配線を有する半導体装置及びその製造
方法に関する。
融点金属膜を含む配線を有する半導体装置及びその製造
方法に関する。
従来の半導体装置は、コンタクト用開口部（以下コン
タクト孔と記す）を有する絶縁膜上にシリコン膜を堆積
し、その表面層のみを高融点金属のハロゲン化物と反応
させることにより高融点金属膜を堆積し、これを選択的
にエッチングして配線を形成し、結果として、高融点金
属膜とシリコン膜の２層膜からなる配線を形成するのが
一般的であった。
タクト孔と記す）を有する絶縁膜上にシリコン膜を堆積
し、その表面層のみを高融点金属のハロゲン化物と反応
させることにより高融点金属膜を堆積し、これを選択的
にエッチングして配線を形成し、結果として、高融点金
属膜とシリコン膜の２層膜からなる配線を形成するのが
一般的であった。
また、下地絶縁膜上にTiW膜あるいはTiN膜をスパッタ
法で堆積し、その表面で、水素あるいはシランを用いて
高融点金属のハロゲン化物を還元することによってTiW
膜あるいはTiN膜と高融点金属膜との２層膜を形成する
方法も一般に用いられている。
法で堆積し、その表面で、水素あるいはシランを用いて
高融点金属のハロゲン化物を還元することによってTiW
膜あるいはTiN膜と高融点金属膜との２層膜を形成する
方法も一般に用いられている。
このような手法により高融点金属膜、例えばＷ膜を全
面形成する利点は、基板上の互に深さが大きく異なるコ
ンタクト孔を一様に埋め込めることであり、本利点は、
開口部内のみを選択的に埋め込む選択CVD法には求めら
れないものである。
面形成する利点は、基板上の互に深さが大きく異なるコ
ンタクト孔を一様に埋め込めることであり、本利点は、
開口部内のみを選択的に埋め込む選択CVD法には求めら
れないものである。
上述した従来の半導体装置及びその製造方法は、次に
述べる問題点があった。すなわち、 （Ａ）高融点金属膜とシリコン膜の２層構造では、高融
点金属のハロゲン化物がシリコン膜で還元される際にシ
リコン膜が消費されるが、この消費量を正確に制御する
のが難しい。例えば、消費量が少なく、シリコン膜の残
りが多いと、コンタクト抵抗が充分に低く出来ない。逆
に、シリコン膜を消費しすぎると、特に平坦部での高融
点金属膜の接着性が急激に悪化し、膜はがれを生ずる。
下地にシリサイド膜を用いた場合も、下部拡散層との反
応を避けるために高温（＞900℃）のアニールができ
ず、シリサイド膜自体の抵抗を充分に低くできない。こ
の結果、膜残りがあるかぎり抵抗を充分に低下させるこ
とはできない。
述べる問題点があった。すなわち、 （Ａ）高融点金属膜とシリコン膜の２層構造では、高融
点金属のハロゲン化物がシリコン膜で還元される際にシ
リコン膜が消費されるが、この消費量を正確に制御する
のが難しい。例えば、消費量が少なく、シリコン膜の残
りが多いと、コンタクト抵抗が充分に低く出来ない。逆
に、シリコン膜を消費しすぎると、特に平坦部での高融
点金属膜の接着性が急激に悪化し、膜はがれを生ずる。
下地にシリサイド膜を用いた場合も、下部拡散層との反
応を避けるために高温（＞900℃）のアニールができ
ず、シリサイド膜自体の抵抗を充分に低くできない。こ
の結果、膜残りがあるかぎり抵抗を充分に低下させるこ
とはできない。
（Ｂ）下地絶縁膜上にTiW膜あるいはTiN膜をスパッタ法
で堆積し、その表面で、水素あるいはシランを用いて高
融点金属のハロゲン化物を還元することによってＷ膜を
堆積し、TiW膜あるいはTiN膜と高融点金属膜との２層膜
を形成する方法では、アスペクト比が１を越える微細な
コンタクト孔やスルーホールの側壁にスパッタ法でTiW
膜あるいはTiN膜を形成する必要がある。この方法は、
スパッタ法の段差被覆性を考えれば、微細なコンタクト
孔などでは実用に供せないことは明らかである。
で堆積し、その表面で、水素あるいはシランを用いて高
融点金属のハロゲン化物を還元することによってＷ膜を
堆積し、TiW膜あるいはTiN膜と高融点金属膜との２層膜
を形成する方法では、アスペクト比が１を越える微細な
コンタクト孔やスルーホールの側壁にスパッタ法でTiW
膜あるいはTiN膜を形成する必要がある。この方法は、
スパッタ法の段差被覆性を考えれば、微細なコンタクト
孔などでは実用に供せないことは明らかである。
本発明の半導体装置は、半導体基板上に設けた絶縁膜
と、前記絶縁膜に設けたコンタクト用開口部と、前記絶
縁膜の表面に設けた前記絶縁膜とシリコン又はゲルマニ
ウムとの界面混合層と、前記開口部と前記界面混合層と
の上に設けられて少なくとも一部が前記界面混合層上に
残るように前記開口部内を充填する高融点金属膜を含む
配線とを有する。
と、前記絶縁膜に設けたコンタクト用開口部と、前記絶
縁膜の表面に設けた前記絶縁膜とシリコン又はゲルマニ
ウムとの界面混合層と、前記開口部と前記界面混合層と
の上に設けられて少なくとも一部が前記界面混合層上に
残るように前記開口部内を充填する高融点金属膜を含む
配線とを有する。
本発明の半導体装置の製造方法は、半導体基板上に設
けた絶縁膜にコンタクト用開口部を設ける工程と、前記
開口部を含む前記絶縁膜の表面にシリコンあるいはゲル
マニウムをその主たる構成要素として含む半導体膜ある
いは導電膜を堆積する工程と、前記半導体膜あるいは前
記導電膜表面からイオンを注入し前記半導体膜あるいは
前記導電膜と前記絶縁膜との界面に前記シリコンまたは
ゲルマニウムと前記絶縁膜との界面混合層を形成する工
程と、高融点金属膜で前記開口部を充填し、かつ前記界
面混合層表面を被覆する工程と、前記界面混合層の表面
上の前記高融点金属膜を所定のパターンにエッチングす
る工程とを含んで構成される。
けた絶縁膜にコンタクト用開口部を設ける工程と、前記
開口部を含む前記絶縁膜の表面にシリコンあるいはゲル
マニウムをその主たる構成要素として含む半導体膜ある
いは導電膜を堆積する工程と、前記半導体膜あるいは前
記導電膜表面からイオンを注入し前記半導体膜あるいは
前記導電膜と前記絶縁膜との界面に前記シリコンまたは
ゲルマニウムと前記絶縁膜との界面混合層を形成する工
程と、高融点金属膜で前記開口部を充填し、かつ前記界
面混合層表面を被覆する工程と、前記界面混合層の表面
上の前記高融点金属膜を所定のパターンにエッチングす
る工程とを含んで構成される。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明
するための工程順に示した半導体チップの断面図であ
る。
するための工程順に示した半導体チップの断面図であ
る。
まず、第１図（ａ）に示すように、Ｐ型シリコン基板
106の表面にリン等のＮ型不純物を選択的に導入してN+
型拡散層104を形成し、N+型拡散層104を含む表面に絶縁
膜101を堆積してN+型拡散層104の上の絶縁膜101を選択
的に開口し、開口径が0.8μｍのコンタクト孔103を形成
する。次に、コンタクト孔103を含む表面にポリシリコ
ン膜102を20nmの厚さに堆積し、全面にAsイオン108を加
速エネルギー70keV,ドーズ量１×1016cm-2でイオン注入
し、絶縁膜101及びポリシリコン膜102の界面付近の原子
を打込イオンのエネルギーで互に混在させた界面混合層
109を形成する。
106の表面にリン等のＮ型不純物を選択的に導入してN+
型拡散層104を形成し、N+型拡散層104を含む表面に絶縁
膜101を堆積してN+型拡散層104の上の絶縁膜101を選択
的に開口し、開口径が0.8μｍのコンタクト孔103を形成
する。次に、コンタクト孔103を含む表面にポリシリコ
ン膜102を20nmの厚さに堆積し、全面にAsイオン108を加
速エネルギー70keV,ドーズ量１×1016cm-2でイオン注入
し、絶縁膜101及びポリシリコン膜102の界面付近の原子
を打込イオンのエネルギーで互に混在させた界面混合層
109を形成する。
次に、第１図（ｂ）に示すように、80Torrの圧力中で
基板温度350℃、WF6ガスの流量100SCCM、Arガスの流量2
00SCCMの条件でコンタクト孔103を含む表面にＷ膜105を
0.5μｍの厚さに形成し、コンタクト孔103内を充填す
る。
基板温度350℃、WF6ガスの流量100SCCM、Arガスの流量2
00SCCMの条件でコンタクト孔103を含む表面にＷ膜105を
0.5μｍの厚さに形成し、コンタクト孔103内を充填す
る。
ここで、Ｗ膜105の成長は下地のポリシリコン膜102の
消費をともなうが、従来法でこのような全面膜成長を行
なうと、ポリシリコン膜が完全に消費された段階で、Ｗ
膜の強い膜応力のため絶縁膜の平坦部上のＷ膜が剥離す
る。一方、本実施例では、絶縁膜101表面の混合層109の
ために、ポリシリコン膜102が完全に消費された後でも
充分な接着力が得られ、Ｗ膜105が剥離することはな
い。なお、通常のイオン注入法では、コンタクト孔103
の側壁に形成されたシリコン膜102にまではイオン注入
がなされないが、コンタクト孔103の側壁へのＷ膜105成
長では、成長面が大面積の平坦面ではないため、剥離が
問題となることはない。
消費をともなうが、従来法でこのような全面膜成長を行
なうと、ポリシリコン膜が完全に消費された段階で、Ｗ
膜の強い膜応力のため絶縁膜の平坦部上のＷ膜が剥離す
る。一方、本実施例では、絶縁膜101表面の混合層109の
ために、ポリシリコン膜102が完全に消費された後でも
充分な接着力が得られ、Ｗ膜105が剥離することはな
い。なお、通常のイオン注入法では、コンタクト孔103
の側壁に形成されたシリコン膜102にまではイオン注入
がなされないが、コンタクト孔103の側壁へのＷ膜105成
長では、成長面が大面積の平坦面ではないため、剥離が
問題となることはない。
次に、第１図（ｃ）に示すように、ドライエッチング
法により、絶縁膜101の上面のＷ膜105を除去して平坦化
する。
法により、絶縁膜101の上面のＷ膜105を除去して平坦化
する。
次に、第１図（ｄ）に示すように、コンタクト孔103
のＷ膜105を含む表面にアルミニウム膜を堆積して選択
的にエッチングし、Ｗ膜105と接続するアルミニウム配
線107を形成する。
のＷ膜105を含む表面にアルミニウム膜を堆積して選択
的にエッチングし、Ｗ膜105と接続するアルミニウム配
線107を形成する。
第２図及び第３図は本発明の第２及び第３の実施例を
示す半導体チップの断面図である。
示す半導体チップの断面図である。
第２図に示すように、Ｗ膜105の形成までは第１図
（ａ），（ｂ）により説明した第１の実施例と同様の工
程で形成した後、絶縁膜101上のＷ膜105を選択的にエッ
チングしてパターニングし、配線の一部として用いる。
Ｗ膜105と下地絶縁膜101との接着性が良好なため、厚い
Ｗ膜105を加工しても膜はがれは生じない。又第３図に
示すように、Ｗ膜105上にアルミニウム膜110を形成した
２層構造の配線体を形成することにより、より電気抵抗
が低い配線形成も可能となる。
（ａ），（ｂ）により説明した第１の実施例と同様の工
程で形成した後、絶縁膜101上のＷ膜105を選択的にエッ
チングしてパターニングし、配線の一部として用いる。
Ｗ膜105と下地絶縁膜101との接着性が良好なため、厚い
Ｗ膜105を加工しても膜はがれは生じない。又第３図に
示すように、Ｗ膜105上にアルミニウム膜110を形成した
２層構造の配線体を形成することにより、より電気抵抗
が低い配線形成も可能となる。
以上説明したように、本発明により次のような効果を
得ることができる。
得ることができる。
（Ａ）高融点金属膜と下地絶縁膜との間に特別な接着層
を設けることなく、下地絶縁膜への安定接着性能が得ら
れる。
を設けることなく、下地絶縁膜への安定接着性能が得ら
れる。
（Ｂ）スパッタ法により接着層を形成する必要がないの
で、接着層に用いる膜の段差被覆性を考慮することな
く、深く微細な開口部内に全面成長法によってＷ膜を埋
め込むことが可能になる。
で、接着層に用いる膜の段差被覆性を考慮することな
く、深く微細な開口部内に全面成長法によってＷ膜を埋
め込むことが可能になる。
（Ｃ）高融点金属膜と下の拡散層の間のシリコンやゲル
マニウムはすべて消費されてしまうのでコンタクト抵抗
が低くなる。
マニウムはすべて消費されてしまうのでコンタクト抵抗
が低くなる。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図、第２図
及び第３図は本発明の第２及び第３の実施例を示す半導
体チップの断面図である。 101……絶縁膜、102……シリコン膜、103……コンタク
ト孔、104……N+型拡散層、105……Ｗ膜、106……Ｐ型
シリコン基板、107……アルミニウム配線、108……Asイ
オン、109……界面混合層、110……アルミニウム膜。
るための工程順に示した半導体チップの断面図、第２図
及び第３図は本発明の第２及び第３の実施例を示す半導
体チップの断面図である。 101……絶縁膜、102……シリコン膜、103……コンタク
ト孔、104……N+型拡散層、105……Ｗ膜、106……Ｐ型
シリコン基板、107……アルミニウム配線、108……Asイ
オン、109……界面混合層、110……アルミニウム膜。
Claims (3)
- 【請求項１】半導体基板上に設けた絶縁膜と、前記絶縁
膜に設けたコンタクト用開口部と、前記絶縁膜の表面に
設けた前記絶縁膜とシリコン又はゲルマニウムとの界面
混合層と、前記開口部と前記界面混合層との上に設けら
れて少なくとも一部が前記界面混合層上に残るように前
記開口部内を充填する高融点金属膜を含む配線とを有す
ることを特徴とする半導体装置。 - 【請求項２】半導体基板上に設けた絶縁膜にコンタクト
用開口部を設ける工程と、前記開口部を含む前記絶縁膜
の表面にシリコンあるいはゲルマニウムをその主たる構
成要素として含む半導体膜あるいは導電膜を堆積する工
程と、前記半導体膜あるいは前記導電膜表面からイオン
を注入し前記半導体膜あるいは前記導電膜と前記絶縁膜
との界面に前記シリコンまたはゲルマニウムと前記絶縁
膜との界面混合層を形成する工程と、高融点金属膜で前
記開口部を充填し、かつ前記界面混合層表面を被覆する
工程と、前記界面混合層の表面上の前記高融点金属膜を
所定のパターンにエッチングする工程とを含むことを特
徴とする半導体装置の製造方法。 - 【請求項３】特許請求の範囲第２項の記載において、前
記半導体膜あるいは前記導電膜表面からイオンを注入し
前記半導体膜あるいは前記導電膜と前記絶縁膜との界面
に前記シリコンまたはゲルマニウムと前記絶縁膜との界
面混合層を形成する工程におけるイオン注入のイオンと
してAsイオンを使用したことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2093417A JP2985218B2 (ja) | 1990-04-09 | 1990-04-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2093417A JP2985218B2 (ja) | 1990-04-09 | 1990-04-09 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03291919A JPH03291919A (ja) | 1991-12-24 |
| JP2985218B2 true JP2985218B2 (ja) | 1999-11-29 |
Family
ID=14081725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2093417A Expired - Lifetime JP2985218B2 (ja) | 1990-04-09 | 1990-04-09 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2985218B2 (ja) |
-
1990
- 1990-04-09 JP JP2093417A patent/JP2985218B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03291919A (ja) | 1991-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4833519A (en) | Semiconductor device with a wiring layer having good step coverage for contact holes | |
| US5723362A (en) | Method of forming interconnection | |
| JPH04142061A (ja) | タングステンプラグの形成方法 | |
| JPH07130682A (ja) | 半導体装置の製造方法 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JP2768304B2 (ja) | 半導体装置の製造方法 | |
| JP2985218B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03191518A (ja) | 半導体装置およびその製造方法 | |
| JP2733396B2 (ja) | 半導体装置の製造方法 | |
| JP2660072B2 (ja) | コンタクトの形成方法 | |
| JP2864624B2 (ja) | コンタクト埋め込み金属構造体およびその製造方法 | |
| JPS6334954A (ja) | 半導体装置およびその製造方法 | |
| JP2968005B2 (ja) | 半導体装置の製造方法 | |
| JPH01214137A (ja) | 集積回路の製造方法 | |
| JP2543192B2 (ja) | 半導体装置およびその製造方法 | |
| JP3082230B2 (ja) | 配線の形成方法 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| JPH01298717A (ja) | 半導体装置の製造方法 | |
| JP2911171B2 (ja) | 半導体素子のコンタクトプラグの形成方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JPH0536625A (ja) | 半導体装置の製造方法 | |
| JPH04154120A (ja) | 半導体装置の製造方法 | |
| JPH0719779B2 (ja) | 半導体装置の製造方法 | |
| JPH04252026A (ja) | 半導体装置の製造方法 | |
| JPH05166943A (ja) | 半導体装置の製造方法 |