JPH03291919A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH03291919A
JPH03291919A JP9341790A JP9341790A JPH03291919A JP H03291919 A JPH03291919 A JP H03291919A JP 9341790 A JP9341790 A JP 9341790A JP 9341790 A JP9341790 A JP 9341790A JP H03291919 A JPH03291919 A JP H03291919A
Authority
JP
Japan
Prior art keywords
film
insulating film
melting point
point metal
high melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9341790A
Other languages
English (en)
Other versions
JP2985218B2 (ja
Inventor
Yoshitsugu Tsunenari
欣嗣 恒成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2093417A priority Critical patent/JP2985218B2/ja
Publication of JPH03291919A publication Critical patent/JPH03291919A/ja
Application granted granted Critical
Publication of JP2985218B2 publication Critical patent/JP2985218B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置及びその製造方法に関し、特に高融
点金属膜を含む配線を有する半導体装置及びその製造方
法に関する。
〔従来の技術〕
従来の半導体装置は、コンタクト用開口部(以下コンタ
クト孔と記す)を有する絶縁膜上にシリコン膜を堆積し
、その表面層のみを高融点金属のハロゲン化物と反応さ
せることにより高融点金属膜を堆積し、これを選択的に
エツチングして配線を形成し、結果として、高融点金属
膜とシリコン膜の2層膜からなる配線を形成するのが一
般的であった。
また、下地絶縁膜上にT i W膜あるいはTiN膜を
スパッタ法で堆積し、その表面で、水素あるいはシラン
を用いて高融点金属のハロゲン化物を還元することによ
ってTiW膜あるいはTiN膜と高融点金属膜との2層
膜を形成する方法も一般に用いられている。
このような手法により高融点金属膜、例えばW膜を全面
形成する利点は、基板上の互に深さが大きく異なるコン
タクト孔を一様に埋め込めることであり、本利点は、開
口部内のみを選択的に埋め込む選択CVD法には求めら
れないものである。
〔発明が解決しようとする課題〕
上述した従来の半導体装置及びその製造方法は、次に述
べる問題点があった。すなわち、(A)高融点金属膜と
シリコン膜の2層構造では、高融点金属のハロゲン化物
がシリコン膜で還元される際にシリコン膜が消費される
が、この消費量を正確に制御するのが難しい。例えば、
消費量が少なく、シリコン膜の残りが多いと、コンタク
ト抵抗が充分に低く出来ない。逆に、シリコン膜を消費
しすぎると、特に平坦部での高融点金属膜の接着性が急
激に悪化し、膜はがれを生ずる。
下地にシリサイド膜を用いた場合も、下部拡散層との反
応を避けるために高温(>900℃)のアニールができ
ず、シリサイド膜自体の抵抗を充分に低くできない、こ
の結果、膜残りがあるかぎり抵抗を充分に低下させるこ
とはできない。
(B’)下地絶縁膜上にTiW膜あるいはTiN膜をス
パッタ法で堆積し、その表面で、水素あるいはシランを
用いて高融点金属のハロゲン化物を還元することによっ
てW膜を堆積し、TiW膜あるいはTiN膜と高融点金
属膜との2層膜を形成する方法では、アスペクト比が1
を越える微細なコンタクト孔やスルーホールの側壁にス
パッタ法でTiW膜あるいはTiN膜を形成する必要が
ある。この方法は、スパッタ法の段差被覆性を考えれば
、微細なコンタクト孔などでは実用に供せないことは明
らかである。
〔課題を解決するための手段〕
本発明の半導体装置は、半導体基板上に設けた絶縁膜と
、前記絶縁膜に設けたコンタクト用開口部と、前記開口
部を含む前記絶縁膜の表面に設けた前記絶縁膜とシリコ
ン又はゲルマニウムとの界面混合層と、前記界面混合層
の上に設けて前記開口部内を充填する高融点金属膜を含
む配線とを有する。
本発明の半導体装置の製造方法は、半導体基板上に設け
た絶縁膜にコンタクト用開口部を設ける工程と一前記開
口部を含む前記絶縁膜の表面にシリコンあるいはゲルマ
ニウムをその主たる構成要素として含む半導体膜あるい
は導電膜を堆積する工程と、前記半導体膜あるいは導電
膜と前記絶縁膜との界面付近に到達する平均飛程でイオ
ンを注入し前記界面付近に前記半導体膜あるいは導電膜
と前記絶縁膜との界面混合層を形成する工程と、高融点
金属のハロゲン化物を前記シリコンあるいはゲルマニウ
ム原子で還元して高融点金属膜を析出させ前記半導体膜
あるいは導電膜の少くとも一部を前記高融点金属膜で置
換する工程とを含んで構成される。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図(a)〜(d)は本発明の第1の実施例を説明す
るための工程順に示した半導体チップの断面図である。
まず、第1図(a)に示すように、P型シリコン基板1
06の表面にリン等のN型不純物を選択的に導入してN
+型型数散層104形成し、N+型型数散層104含む
表面に絶縁膜101を堆積してN+型型数散層104上
の絶縁膜101を選択的に開口し、開口径が0.8μm
のコンタクト孔103を形成する。次に、コンタクト孔
103を含む表面にポリシリコン膜102を20nmの
厚さに堆積し、全面にAsイオン108を加速エネルギ
ー70keV、 ドーズ量I X 1016c11−2
でイオン注入し、絶縁膜101及びポリシリコン膜10
2の界面付近の原子を打込イオンのエネルギ−で互に混
在させた界面混合層109を形成する。
次に、第1図(b)に示すように、80 T o rr
の圧力中で基板温度350℃、WF6ガスの流量100
SCCM、Arガスの流量2008CCMの条件でコン
タクト孔103を含む表面にW膜105を0.5μmの
厚さに形成し、コンタクト孔103内を充填する。
ここで、W膜105の成長は下地のポリシリコン膜10
2の消費をともなうが、従来法でこのような全面膜成長
を行なうと、ポリシリコン膜が完全に消費された段階で
、W膜の強い膜応力のため絶縁膜の平坦部上のW膜が剥
離する。一方、本実施例では、絶縁膜101表面の混合
層109のために、ポリシリコン膜102が完全に消費
された後でも充分な接着力が得られ、W膜105が剥離
することはない、なお、通常のイオン注入法では、コン
タクト孔103の側壁に形成されたシリコン膜102に
まではイオン注入がなされないが、コンタクト孔103
の側壁へのW膜105成長では、成長面が大面積の平坦
面ではないため、剥離が問題となることはない。
次に、第1図(C)に示すように、ドライエツチング法
により、絶縁膜101の上面のW膜105を除去して平
坦化する。
次に、第1図(d)に示すように、コンタクト孔103
のW膜105を含む表面にアルミニウム膜を堆積して選
択的にエツチングし、W膜105と接続するアルミニウ
ム配線107を形成する。
第2図及び第3図は本発明の第2及び第3の実施例を示
す半導体チップの断面図である。
第2図に示すように、W膜105の形成までは第1図(
a)、(b)により説明した第1の実施例と同様の工程
で形成した後、絶縁膜101上のW膜105を選択的に
エツチングしてパターニングし、配線の一部として用い
る。W膜105と下地絶縁膜101との接着性が良好な
ため、厚いW膜105を加工しても膜はがれは生じない
、又第3図に示すように、W膜105上にアルミニウム
膜110を形成した2層構造の配線体を形成することに
より、より電気抵抗が低い配線形成も可能となる。
〔発明の効果〕
以上説明したように、本発明により次のような効果を得
ることができる。
(A)高融点金属膜と下地絶縁膜との間に特別な接着層
を設けることなく、下地絶縁膜への安定接着性能が得ら
れる。
(B)スパッタ法により接着層を形成する必要がないの
で、接着層に用いる膜の段差被覆性を考慮することなく
、深く微細な開口部内に全面成長法によってW膜を埋め
込むことが可能になる。
(C)高融点金属膜と下の拡散層の間のシリコンやゲル
マニウムはすべて還元されてしまうのでコンタクト抵抗
が低くなる。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の第1の実施例を説明す
るための工程順に示した半導体チップの断面図、第2図
及び第3図は本発明の第2及び第3の実施例を示す半導
体チップの断面図である。 101・・・絶縁膜、102・・・シリコン膜、103
・・・コンタクト孔、104・・・N+型型数散層10
5・・・W膜、106・・・P型シリコン基板、107
・・・アルミニムラ配線、108・・・Arイオン、1
09・・・界面混合層、110・・・アルミニウム膜。

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板上に設けた絶縁膜と、前記絶縁膜に設け
    たコンタクト用開口部と、前記開口部を含む前記絶縁膜
    の表面に設けた前記絶縁膜とシリコン又はゲルマニウム
    との界面混合層と、前記界面混合層の上に設けて前記開
    口部内を充填する高融点金属膜を含む配線とを有するこ
    とを特徴とする半導体装置。 2、半導体基板上に設けた絶縁膜にコンタクト用開口部
    を設ける工程と、前記開口部を含む前記絶縁膜の表面に
    シリコンあるいはゲルマニウムをその主たる構成要素と
    して含む半導体膜あるいは導電膜を堆積する工程と、前
    記半導体膜あるいは導電膜と前記絶縁膜との界面付近に
    到達する平均飛程でイオンを注入し前記界面付近に前記
    半導体膜あるいは導電膜と前記絶縁膜との界面混合層を
    形成する工程と、高融点金属のハロゲン化物を前記シリ
    コンあるいはゲルマニウム原子で還元して高融点金属膜
    を析出させ前記半導体膜あるいは導電膜の少くとも一部
    を前記高融点金属膜で置換する工程とを含むことを特徴
    とする半導体装置の製造方法。
JP2093417A 1990-04-09 1990-04-09 半導体装置及びその製造方法 Expired - Lifetime JP2985218B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2093417A JP2985218B2 (ja) 1990-04-09 1990-04-09 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2093417A JP2985218B2 (ja) 1990-04-09 1990-04-09 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH03291919A true JPH03291919A (ja) 1991-12-24
JP2985218B2 JP2985218B2 (ja) 1999-11-29

Family

ID=14081725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2093417A Expired - Lifetime JP2985218B2 (ja) 1990-04-09 1990-04-09 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2985218B2 (ja)

Also Published As

Publication number Publication date
JP2985218B2 (ja) 1999-11-29

Similar Documents

Publication Publication Date Title
EP0279588B1 (en) Contact in a contact hole in a semiconductor and method of producing same
US5644166A (en) Sacrificial CVD germanium layer for formation of high aspect ratio submicron VLSI contacts
US5723362A (en) Method of forming interconnection
JPH07130682A (ja) 半導体装置の製造方法
US5192713A (en) Method of manufacturing semiconductor devices having multi-layered structure
JPS61133646A (ja) 半導体装置の製造方法
JP2616402B2 (ja) 半導体装置の製造方法
US6239015B1 (en) Semiconductor device having polysilicon interconnections and method of making same
JPH03191518A (ja) 半導体装置およびその製造方法
JPH03291919A (ja) 半導体装置及びその製造方法
JP2542617B2 (ja) 半導体装置の製造方法
JPH01214137A (ja) 集積回路の製造方法
KR960004078B1 (ko) 금속박막 적층구조를 사용한 콘택 형성방법
JP2660072B2 (ja) コンタクトの形成方法
JP3337758B2 (ja) 半導体装置の製造方法
JPH02143445A (ja) 半導体装置の製造方法
JPH09275136A (ja) 半導体装置及びその製造方法
JPH01298717A (ja) 半導体装置の製造方法
JP2779186B2 (ja) 半導体装置の製造方法
JPH05217940A (ja) 半導体装置の製造方法
JPH0497518A (ja) 半導体集積回路の製造方法
JP2706388B2 (ja) 半導体装置の製造方法
JP2911171B2 (ja) 半導体素子のコンタクトプラグの形成方法
JPH01276624A (ja) 半導体装置の製造方法
JPH0499317A (ja) 半導体装置の製造方法