JPH09275136A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH09275136A
JPH09275136A JP8081145A JP8114596A JPH09275136A JP H09275136 A JPH09275136 A JP H09275136A JP 8081145 A JP8081145 A JP 8081145A JP 8114596 A JP8114596 A JP 8114596A JP H09275136 A JPH09275136 A JP H09275136A
Authority
JP
Japan
Prior art keywords
film
metal film
barrier metal
wiring
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8081145A
Other languages
English (en)
Other versions
JP3308806B2 (ja
Inventor
Hideaki Harakawa
秀明 原川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP08114596A priority Critical patent/JP3308806B2/ja
Priority to US08/831,383 priority patent/US5913143A/en
Publication of JPH09275136A publication Critical patent/JPH09275136A/ja
Application granted granted Critical
Publication of JP3308806B2 publication Critical patent/JP3308806B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】上部配線と下部素子とを接続するプラグにおけ
るボイドの発生防止 【解決手段】 第一のAl膜1a上に層間絶縁膜2 を堆積
し、第一のAl膜1aとコンタクトするコンタクト孔を開
け、順にTiW 膜3 、W 膜4 を堆積した後、層絶縁膜2上
のTiW 膜3 、W 膜4 をエッチングし、下層から順にTiN
膜5 、第二のAl膜1bを堆積する。その後、所定形状のマ
スクに従い、第二のAl膜1b及びTiN 膜5 をCl系ガスを用
いたRIE で除去する。マスクがプラグ上部からずれた場
合においても、TiW 膜3 ／TiN 膜5 の選択比が約0.2 の
為、プラグ内のTiW 膜3 のエッチングを抑止し、続いて
絶縁膜を形成した後のボイドの発生を防止でき、配線の
寿命及び信頼性を向上させることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線、特にブラン
ケットW(タングステン) プラグを用いた多層配線の構造
及びその製造方法に関する。
【０００２】
【従来の技術】素子の微細化に伴い、素子間の接続をと
る配線の微細化及び多層化が進んでいる。現在では、こ
の傾向を満たした上で、安定した特性で且つ信頼性の高
い配線の技術の確立が求められている。
【０００３】以下、二層配線を例に図面を参照して、従
来の配線を説明する。尚、下層には素子が形成されてい
るが、記載を省略した。図９は、従来の半導体装置を示
す概略断面図である。
【０００４】図９のように、従来の半導体装置は、下層
の配線である第一のAl( アルミ) 膜91a 上に層間絶縁膜
92が形成され、層間絶縁膜92には第一のAl膜91a とのコ
ンタクトホールが開孔されている。そして、このコンタ
クトホール側面及び底面の第一のAl膜91a 上を覆う第一
のTiN(チタンナイトライド) 膜93、その内部を埋めこむ
W 膜94により、プラグが形成され、このプラグ上部に
は、下層から順に第二のTiN 膜95、第二のAl膜91b から
なる上層の配線が形成されている。次に、図９の半導体
装置の製造方法を説明する。
【０００５】図10乃至図14は、従来の半導体装置の製造
工程を示す概略断面図である。 (1) 半導体基板( 図示せず) 上の第一のAl膜91a 表面
に形成されたCVD SiO2 等の層間絶縁膜92を、RIE(反応
性イオンエッチング) で所定の形状にパターニングし、
第一のAl膜91a 表面へ達するコンタクトホールを開孔す
る( 図10参照) 。
【０００６】(2) 次にDCマグネトロンスパッタリング
により、グルーレイヤーとして第一のTiN 膜93を約100n
m 、層間絶縁膜92上及びコンタクト孔内の第一のAl膜91
a 上に堆積した後、CVD 法でW 膜94を約400nm 第一のTi
N 膜93上に堆積する( 図11参照) 。
【０００７】(3) 次に F( ふっ素) 系及びO(酸素) 系
のガスを使用したRIE により平坦化処理を行い、層間絶
縁膜92表面以上の位置に形成された、W 膜94及び第一の
TiN膜93をエッチングし、コンタクトホール内にプラグ
を形成する( 図12参照) 。
【０００８】(4) 次にDCマグネトロンスパッタリング
により、第二のTiN 膜95を約50nm層間絶縁膜92、W 膜94
及び第一のTiN 膜93上に堆積した後、第二のTiN 膜95上
に第二のAl膜91b を約800nm 堆積する( 図13参照) 。
【０００９】(5) 全面にレジスト96を約2.0 μm 塗
布した後、リソグラフィ技術によりこのレジスト96をパ
ターニングする( 図14(a) 参照) 。そして、このパター
ンをマスクに、Cl( 塩素) 系ガスを用いたRIE で、第二
のAl膜91b 及び第二のTiN 膜95をエッチングし、上層の
配線を形成する( 図14(b) 参照) 。尚、(2) 工程におい
て、グルーレイヤー（育成種）をコンタクト孔内に形成
することは、CVD 法でW 膜を均一に成長させるために不
可欠である。
【００１０】
【発明が解決しようとする課題】素子の微細化に伴い、
上層の配線91b を形成するマスク幅は短縮化され、コン
タクトホール幅と同程度になってきている。このため、
第二のAl膜91b 及び第ニのTiN 膜95をパターニングする
レジスト96が、図15(a) のようにコンタクトホール上部
から外れることがある。
【００１１】続いて、この状態で通常どうりRIE 装置内
にウエハを設置した後、エッチングガスを供給しRIE を
行なうが、エッチングガスの分布がウエハ面内において
不均一なため、エッチングレートのバラツキがある。周
知のように、配線以外の第二のAl膜91b 及び第二のTiN
膜95が層間絶縁膜92上に残存した場合、素子の電気的特
性の不良をひきおこす。そこで、（第二のAl膜91b 及び
第二のTiN 膜95の膜厚のバラツキを考慮した上で）エッ
チング速度の遅い領域において、確実に第二のTiN 膜95
をパターニングできる迄エッチングを行なっている。
【００１２】よって、エッチングレートの速い、マスク
が外れた領域においては、（Cl系ガスを用いたRIE は、
TiN に対し絶縁膜・W 膜のエッチングレートは低いた
め）、第一のTiN 膜93までエッチングが進む。
【００１３】つまり、(1) マスクが外れた故に、(2) 配
線を確実にパターニングするようオーバーエッチングを
行なうため、図15(b) のように本来除去されないコンタ
クトホール側面を覆う第一のTiN 膜93がエッチングさ
れ、狭スペースが生じる。この狭スペースには、続いて
形成された絶縁膜が堆積されないため、ボイドの発生に
つながる。
【００１４】そこで、本発明は、上記問題を解決し、配
線間を接続するプラグにおける狭スペースの発生を防止
し、その表面に絶縁膜をコンフォーマルに堆積し、配線
の寿命及び信頼性を向上させる半導体装置及びその製造
方法を提供する。
【００１５】
【課題を解決するための手段】本発明の半導体装置で
は、半導体基板上の絶縁膜上に形成された配線と、前記
絶縁膜に設けられたコンタクト内に形成され、前記配線
と前記絶縁膜より下層の配線、若しくは前記半導体基板
に形成された不純物拡散領域を電気的に接続する導電性
プラグとを備え、前記導電性プラグは、前記コンタクト
孔側面及び底面に形成された第一のバリヤメタル膜と、
この第一のバリヤメタル膜と接し前記コンタクト孔に埋
め込まれている第一の金属膜とからなり、前記配線は、
前記第一のバリヤメタル膜と前記第一の金属膜とに接触
している第二のバリヤメタル膜と、この第二のバリアメ
タル膜上に形成された第二の金属膜とからなり、前記第
二のバリヤメタル膜をエッチングするエッチャントに対
する、この第二のバリヤメタル膜のエッチングレート
は、前記第一のバリヤメタル膜の前記エッチャントに対
するエッチングレートより大きいことを特徴とする。こ
のため、第一のバリヤメタル膜は、第二のバリヤメタル
膜のエッチング時に実質的にエッチングされることはな
い。
【００１６】また、本発明の半導体装置の製造方法で
は、第一の配線もしくは不純物拡散領域上に絶縁膜を形
成する工程と、前記絶縁膜に、前記第一の配線もしくは
前記不純物拡散領域と接続するコンタクト孔を形成する
工程と、前記コンタクト孔側面及び底面に形成された第
一のバリアメタル膜とこの第一のバイヤメタル膜と接し
前記コンタクト孔に埋め込まれている第一の金属膜とか
らなる導電性プラグを形成する工程と、前記半導体基板
上に前記第一のバリヤメタル膜及び前記第一の金属膜を
被覆するように第二のバリヤメタル膜を形成し、この第
二のバリヤメタル膜上に第二の金属膜を形成する工程
と、前記第二のバリヤメタル膜及び第二の金属膜をエッ
チングして所定の形状にパターニングして第二の配線を
形成する工程とを備え、前記第二のバリヤメタル膜をエ
ッチングするエッチャントに対する、この第二のバリヤ
メタルエッチングレートは、前記第一のバリヤメタル膜
の前記エッチャントに対するエッチングレートより大き
いことを特徴とする。このため、第一のバリヤメタル膜
は、第二のバリヤメタル膜のエッチング時に実質的にエ
ッチングされることはない。
【００１７】尚、前記第二のバリヤメタル膜のこの第二
のバリヤメタルをエッチングするエッチャントに対する
エッチングレートは、前記第一のバリヤメタル、悪の前
記エッチャントに対するエッチングレートより５倍以上
大きいことを特徴とする。
【００１８】尚、前記第二のバリヤメタル膜がTiN 膜で
ある場合において、前記第一のバリヤメタル膜は、TiW
又はWNであり、前記第一の金属膜は、W であることを特
徴とする。尚、前記第二の金属膜は、Al若しくはAl合金
からなることを特徴とする。
【００１９】
【発明の実施の形態】以下、二層配線を例に図面を参照
して本発明の第一の実施例にかかる半導体装置を説明す
る。図１(a) 及び(b) は、各々本発明の第一の実施例に
かかる半導体装置の半導体基板（図示せず）上の配線を
示す平面図、Ｘ−Ｙ方向に沿ってみた断面図である。
尚、下層には素子が形成されているが、記載を省略し
た。
【００２０】図１のように、本発明の第一の実施例にか
かる半導体装置は、第一のAl膜1a上に CVD SiO2 膜など
の層間絶縁膜2 が形成され、層間絶縁膜2 には第一のAl
膜1aとのコンタクトホールが開孔されている。そして、
このコンタクトホール側面を覆うTiW 膜3 、その内部を
埋めこむW 膜4 により、プラグが形成され、このプラグ
上には下層から順にTiN 膜5 、第二のAl膜1bからなる上
層の配線が形成されている。
【００２１】本実施例の半導体装置において、TiN 膜5
のエッチング時のエッチャントに対するTiN 膜5 のエッ
チングレートは、TiW 膜3 のエッチングレートより大き
いため、 TiW膜3 は TiN膜5 のエッチング時に実質的に
エッチングされることはない。従って、良好な配線が形
成され、その寿命及び信頼性が向上されている。
【００２２】次に、本発明の第一の実施例にかかる半導
体装置の製造方法を説明する。図２乃至図７は、本発明
の第一の実施例にかかる配線の製造工程を示す概略断面
図である。
【００２３】(1) 半導体基板（図示せず）上の第一の
Al膜1a表面に形成された約400nm の層間絶縁膜を、RIE
で所定の形状にパターニングし、第一のAl膜1aへ達する
0.45〜0.5 μm 径のコンタクトホールを開孔する( 図２
参照) 。
【００２４】(2) 次にDCマグネトロンスパッタリング
により、グルーレイヤーとしてTiW膜3 を層間絶縁膜2
及びコンタクト孔内1a上に約100nm 堆積した後、CVD 法
でW膜4 を約400nm 堆積する( 図３参照) 。
【００２５】尚、W 膜4 形成時の主な化学反応は、 2WF6 + 3SiH4 →2W +3SiF4 + 6H2 という還元反応を利用しているが、絶縁膜上にはこの初
期の反応が生じにくい。そこで、グルーレイヤーを設け
ること、加えて SiH4 ガスの代わりに水素ガスを用いる
ことにより、W 膜4 を形成する反応を促進させている。
従って、コンタクト孔の内部から絶縁膜の表面まで全面
にW 膜4 を形成することができる。
【００２６】(3) 次に、 F系及びO 系のガスを使用した
RIE により平坦化処理を行い、層間絶縁膜2 の表面以上
に形成されたW 膜4 及びTiW 膜3 をエッチングし、コン
タクトホール内にプラグを形成する( 図４参照) 。
【００２７】(4) 次に、DCマグネトロンスパッタリング
により、TiN 膜5 を約50nm堆積した後、第二のAl膜1bを
約800nm 堆積する( 図５参照) 。尚、TiN 膜5 、第二の
Al膜1bを連続して堆積しているため、Alの粒径を約2 μ
m 弱と小さく且つ均一にでき、配線の信頼性を向上でき
る。
【００２８】(5) 次に、第二のAl膜2 の全面にレジスト
6 を約2.0 μm 塗布した後、リソグラフィ技術を用い、
コンタクトホールの径と同程度になるよう、0.45〜0.5
μm幅にパターニングした後( 図６(a) 参照) 、このレ
ジスト6 をマスクに、Cl系ガスを用いたRIE で、これら
第二のAl膜1 b 及びTiN 膜5 をエッチングし、上層の配
線を形成する( 図６(b) 参照) 。
【００２９】尚、第二のAl膜1bのエッチングにかかる時
間として約150 秒、TiN 膜5 のエッチングにかかる時間
として約８秒、つまりこの工程においては約158 秒エッ
チングを行なっている。
【００３０】本実施例によれば、(5) の工程において、
図７(a) のようにマスク合わせズレが生じた場合、Cl系
ガスを使用したRIE では、TiN 膜5 及びTiW 膜3 のエッ
チングレートは各々約500nm/min 、約100nm/min である
ため、膜厚のバラツキを考慮してもTiW 膜3 は約3nm 程
度しかエッチングされない。よって、図７(b) のように
コンタクトホールを覆うTiW 膜3 がエッチングされず、
その後続く絶縁膜の形成工程を経た後、ボイドが生ずる
ことはない。
【００３１】従って、本実施例によれば安定した特性
で、寿命の長い、信頼性の高い配線を形成することがで
きる。また、TiW 膜3 とTiN 膜5 の結合性は高いため、
TiN 膜5 がW 膜4 のみならずTiW 膜3 と接する場合、膜
同士の結合を良好に保つ効果を有する。
【００３２】尚、コンタクトホールの深さが浅い程、若
しくはアスペクト比が高い程、更にはコンタクトホール
が浅くアスペクト比が高い程、従来のボイドによる( 素
子がショートする等) 配線の不良性が高まるため、本発
明によるボイド発生を抑制したことによる効果は高い。
同様に、上記したように配線パターンが狭い程、マスク
合わせズレが生じるため、本発明のボイド発生を抑制し
たことによる効果は高い。
【００３３】尚、本発明は上記実施例に限定されず、以
下のとうり変更することができる。 (1) 第一の実施例においては、メタル配線間を接続する
コンタクトホール（Via ホール）に適用したが、図８の
ようにMOS のように素子を構成する拡散領域と配線を接
続するコンタクトホールに適用することもできる。
【００３４】図８は本発明を適用した半導体装置の一例
にかかる概略断面図である。p 型半導体基板80に、2 つ
のウェルが形成され、このうちP 型ウエル80p にはLDD
構造のnMOS、ｎ型ウエル80n はLDD 構造のpMOSが形成さ
れている。そしてこれらの素子上に層間絶縁膜82a を介
し第一の配線81a が形成されている。第一の配線81a 上
には層間絶縁膜82b を介して第二の配線81b が形成され
ている。
【００３５】素子と第一の配線81a との接続をとるコン
タクトホール、及び第一の配線81aと第二の配線81b と
の接続をとるコンタクトホールには、外側がTiW 膜83で
覆われたW 膜84で構成されるプラグが形成されている。
下層の配線81a 及び上層の配線81b は、 TiN／Al合金で
構成されている。
【００３６】この場合においても、配線の信頼性を向上
することのできる効果を有する。また図８において、上
部にある第一の配線81a と拡散領域87及び配線（電極を
含む)88 との接続をとるプラグの深さが異なっている
が、特に浅いプラグに適用した場合において、配線の信
頼性を向上できる。
【００３７】(2) 各膜厚は上記実施例に限定されない。
尚、本発明は、マスク合わせズレが生じた場合において
も、コンタクトホール側面を覆うTiW 膜3 がほとんどエ
ッチングされない為、グルーレイヤーとして必要最低限
の膜厚を形成すれば良い。
【００３８】(3)TiW膜3 の代わりにWN膜を使用しても良
い。 Cl 系ガスを使用したRIE ではWN膜／TiN 膜5 の選
択比が低い為、マスク合わせズレが生じた場合において
も、コンタクトホール側面を覆うWN膜がエッチングされ
ず、その上にコンフォーマルに絶縁膜を形成しボイド発
生を抑制できるためである。従って、配線の信頼性を向
上することができる。
【００３９】(4)Wプラグ上部の配線は、下層がTiN 膜5
であれば、その上層はAlのみに限定されず、Al-Si-Cu等
その他の材料であっても良く、加えてその上層に( 反射
防止膜の役割をもつ)TiN膜等を有しても良い。
【００４０】尚、TiN 膜5 上がAl合金膜( ここではAl単
体も含む) で構成される場合、TiN膜5 はAl合金膜より
ヤング率が高く、Al合金膜にかかるストレスを緩和でき
るため、配線の信頼性を向上する効果を有する。（特に
この効果は、配線幅が細い場合に、より顕著になる。）
従って、最終的に形成された半導体装置において、本発
明の配線の信頼性を向上する効果は高い。
【００４１】
【発明の効果】本発明は、上述のように構成されている
ので、上部配線とその下部の配線、素子とを接続するプ
ラグにおける狭スペースの発生を防止し、その表面に絶
縁膜をコンフォーマルに堆積し、配線の寿命及び信頼性
を向上することができる。
【図面の簡単な説明】
【図１】(a) は、本発明の第一の実施例にかかる半導体
装置の平面図、(b) はX-Y に沿って見た概略断面図であ
る。
【図２】本発明の第一の実施例のコンタクトホールを開
孔する工程断面図である。
【図３】本発明の第一の実施例のW プラグを形成する工
程断面図である。
【図４】本発明の第一の実施例のW プラグを形成する工
程断面図である。
【図５】本発明の第一の実施例のTiN 膜及び第二のAl膜
を形成する工程断面図である。
【図６】(a) 及び(b) は、本発明の第一の実施例のTiN
膜及び第二のAl膜をパターニングする工程断面図であ
る。
【図７】(a) 及び(b) は、図６の工程において、マスク
合わせズレが生じた場合の工程断面図である。
【図８】本発明の第二の実施例にかかる半導体装置の概
略断面図である。
【図９】従来の半導体装置を示す概略断面図である。
【図10】従来の半導体装置のコンタクトホールを開孔す
る工程断面図である。
【図11】従来の半導体装置のW プラグを形成する工程断
面図である。
【図12】従来の半導体装置のW プラグを形成する工程断
面図である。
【図13】従来の半導体装置のTiN 膜及び第二のAl膜を形
成する工程断面図である。
【図14】(a) 及び(b) は、従来の半導体装置のTiN 膜及
び第二のAl膜をパターニングする工程断面図である。
【図15】(a) 及び(b) は、図14の工程において、マスク
合わせズレが生じた場合の工程断面図である。
【符号の説明】
1a、91a 第一のAl膜 1b、91b 第二のAl膜 2 、82、92 層間絶縁膜 3 TiW 膜( 又はWN膜) 4 、84、94 Ｗ膜 5 、85 TiN 膜 6 、96 レジスト 81a 第一の配線 81b 第二の配線 87 拡散領域 88 電極( 若しくは配線) 93 第一のTiN 膜 95 第二のTiN 膜

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、 前記半導体基板上に形成された第一の配線と、 前記第一の配線上に形成された絶縁膜と、 前記絶縁膜上に形成された第二の配線と、 前記絶縁膜に設けられたコンタクト内に形成され、前記
    第一の配線と前記第二の配線とを電気的に接続する導電
    性プラグとを備え、 前記導電性プラグは、前記コンタクト孔側面及び底面に
    形成された第一のバリヤメタル膜と、この第一のバリヤ
    メタル膜と接し前記コンタクト孔に埋め込まれている第
    一の金属膜とからなり、前記第二の配線は、前記第一の
    バリヤメタル膜と前記第一の金属膜とに接触している第
    二のバリヤメタル膜と、この第二のバリアメタル膜上に
    形成された第二の金属膜とからなり、前記第二のバリヤ
    メタル膜をエッチングするエッチャントに対する、この
    第二のバリヤメタル膜のエッチングレートは、前記第一
    のバリヤメタル膜の前記エッチャントに対するエッチン
    グレートより大きいことを特徴とする半導体装置。
  2. 【請求項２】 不純物拡散領域を有する半導体基板と、 前記半導体基板上に形成された絶縁膜と、 前記絶縁膜上に形成された配線と、 前記絶縁膜に設けられたコンタクト内に形成され、前記
    不純物拡散領域と前記配線とを電気的に接続する導電性
    プラグとを備え、 前記導電性プラグは、前記コンタクト孔側面及び底面に
    形成された第一のバリヤメタル膜と、この第一のバリヤ
    メタル膜と接し前記コンタクト孔に埋め込まれている第
    一の金属膜とからなり、前記配線は、前記第一のバリヤ
    メタル膜と前記第一の金属膜とに接触している第二のバ
    リヤメタル膜と、この第二のバリアメタル膜上に形成さ
    れた第二の金属膜とからなり、前記第二のバリヤメタル
    膜をエッチングするエッチャントに対する、この第二の
    バリヤメタル膜のエッチングレートは、前記第一のバリ
    ヤメタル膜の前記エッチャントに対するエッチングレー
    トより大きいことを特徴とする半導体装置。
  3. 【請求項３】 前記第二のバリヤメタル膜のこの第二の
    バリヤメタルをエッチングするエッチャントに対するエ
    ッチングレートは、前記第一のバリヤメタル、悪の前記
    エッチャントに対するエッチングレートより５倍以上大
    きいことを特徴とする請求項１又は請求項２記載の半導
    体装置。
  4. 【請求項４】 前記第二のバリヤメタル膜がTiN 膜であ
    る場合において、前記第一のバリヤメタル膜は、TiW 又
    はWNであり、前記第一の金属膜は、W であることを特徴
    とする請求項１又は請求項２記載の半導体装置。
  5. 【請求項５】 前記第二の金属膜は、Al若しくはAl合金
    からなることを特徴とする請求項１乃至請求項４のいず
    れかに記載の半導体装置。
  6. 【請求項６】 第一の配線を有する半導体基板上に絶縁
    膜を形成する工程と、 前記絶縁膜に、前記第一の配線と接続するコンタクト孔
    を形成する工程と、 前記コンタクト孔側面及び底面に形成された第一のバリ
    アメタル膜とこの第一のバイヤメタル膜と接し前記コン
    タクト孔に埋め込まれている第一の金属膜とからなる導
    電性プラグを形成する工程と、 前記半導体基板上に前記第一のバリヤメタル膜及び前記
    第一の金属膜を被覆するように第二のバリヤメタル膜を
    形成し、この第二のバリヤメタル膜上に第二の金属膜を
    形成する工程と、 前記第二のバリヤメタル膜及び第二の金属膜をエッチン
    グして所定の形状にパターニングして第二の配線を形成
    する工程とを備え、 前記第二のバリヤメタル膜をエッチングするエッチャン
    トに対する、この第二のバリヤメタルエッチングレート
    は、前記第一のバリヤメタル膜の前記エッチャントに対
    するエッチングレートより大きいことを特徴とする半導
    体装置の製造方法。
  7. 【請求項７】 不純物拡散領域を有する半導体基板上に
    絶縁膜を形成する工程と、 前記絶縁膜に、その底面に
    前記不純物拡散領域が露出するようにコンタクト孔を形
    成する工程と、 前記コンタクト孔側面及び底面に形成された第一のバリ
    アメタル膜とこの第一のバイヤメタル膜と接し前記コン
    タクト孔に埋め込まれている第一の金属膜とからなる導
    電性プラグを形成する工程と、 前記半導体基板上に前記第一のバリヤメタル膜及び前記
    第一の金属膜を被覆するように第二のバリヤメタル膜を
    形成し、この第二のバリヤメタル膜上に第二の金属膜を
    形成する工程と、 前記第二のバリヤメタル膜及び第二の金属膜をエッチン
    グして所定の形状にパターニングして第二の配線を形成
    する工程とを備え、 前記第二のバリヤメタル膜をエッチングするエッチャン
    トに対する、この第二のバリヤメタルエッチングレート
    は、前記第一のバリヤメタル膜の前記エッチャントに対
    するエッチングレートより大きいことを特徴とする半導
    体装置の製造方法。
  8. 【請求項８】 前記第二のバリヤメタル膜及び前記第二
    の金属膜は、塩素系ガスを前記エッチャントとするRIE
    法によりエッチングされることを特徴とする請求項６又
    は請求項７に記載の半導体装置の製造方法。
  9. 【請求項９】 前記第二のバリヤメタル膜がTiN 膜であ
    る場合において、前記第一のバリヤメタル膜は、TiW 又
    はWNであり、前記第一の金属膜は、W であることを特徴
    とする請求項１又は請求項２記載の半導体装置の製造方
    法。
  10. 【請求項１０】 前記第二の金属膜は、Al若しくはAl合
    金からなることを特徴とする請求項１乃至請求項４のい
    ずれかに記載の半導体装置の製造方法。
JP08114596A 1996-04-03 1996-04-03 半導体装置及びその製造方法 Expired - Fee Related JP3308806B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP08114596A JP3308806B2 (ja) 1996-04-03 1996-04-03 半導体装置及びその製造方法
US08/831,383 US5913143A (en) 1996-04-03 1997-04-01 Method of making a multilayer interconnection of semiconductor device using plug

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08114596A JP3308806B2 (ja) 1996-04-03 1996-04-03 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH09275136A true JPH09275136A (ja) 1997-10-21
JP3308806B2 JP3308806B2 (ja) 2002-07-29

Family

ID=13738262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08114596A Expired - Fee Related JP3308806B2 (ja) 1996-04-03 1996-04-03 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US5913143A (ja)
JP (1) JP3308806B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19855924B4 (de) * 1998-11-19 2006-02-16 Mosel Vitelic Inc. Herstellungsverfahren für eine Verbindung

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071557B2 (en) * 1999-09-01 2006-07-04 Micron Technology, Inc. Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same
US6245657B1 (en) * 2000-04-03 2001-06-12 Taiwan Semiconductor Manufacturing Company Self-aligned, low contact resistance, via fabrication process
US7670946B2 (en) * 2006-05-15 2010-03-02 Chartered Semiconductor Manufacturing, Ltd. Methods to eliminate contact plug sidewall slit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US5393703A (en) * 1993-11-12 1995-02-28 Motorola, Inc. Process for forming a conductive layer for semiconductor devices
US5747379A (en) * 1996-01-11 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating seamless tungsten plug employing tungsten redeposition and etch back

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19855924B4 (de) * 1998-11-19 2006-02-16 Mosel Vitelic Inc. Herstellungsverfahren für eine Verbindung

Also Published As

Publication number Publication date
JP3308806B2 (ja) 2002-07-29
US5913143A (en) 1999-06-15

Similar Documents

Publication Publication Date Title
EP0279588B1 (en) Contact in a contact hole in a semiconductor and method of producing same
US20020070456A1 (en) Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof
JP2003124144A (ja) 半導体素子の製造方法
JP3027946B2 (ja) 半導体装置およびその製造方法
JP2573621B2 (ja) 電気的相互接続部の製造方法
JP3308806B2 (ja) 半導体装置及びその製造方法
JP2000243836A (ja) 半導体素子の配線形成方法
JP3102555B2 (ja) 半導体装置の製造方法
JPH10242269A (ja) 半導体装置の製造方法
JPH05299397A (ja) 金属プラグの形成方法
JP3087692B2 (ja) 半導体装置の製造方法
JP2003218201A (ja) 半導体装置およびその製造方法
JP2702007B2 (ja) 半導体装置の製造方法
JPH08139190A (ja) 半導体装置の製造方法
US6559542B1 (en) Semiconductor device and method of manufacturing the same
JP3532827B2 (ja) 多層配線を有する半導体装置及びその製造方法
JPH08203899A (ja) 半導体装置の製造方法
JP2002280449A (ja) 半導体装置の製造方法
JP2000294636A (ja) 半導体装置およびその製造方法
JP2911171B2 (ja) 半導体素子のコンタクトプラグの形成方法
JPH1126580A (ja) 半導体装置の製造方法
JPH04324636A (ja) 半導体装置およびその製造方法
JPH08330251A (ja) 半導体装置の製造方法
JPH0499317A (ja) 半導体装置の製造方法
JP2001284353A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees