JPH08330251A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08330251A
JPH08330251A JP7138192A JP13819295A JPH08330251A JP H08330251 A JPH08330251 A JP H08330251A JP 7138192 A JP7138192 A JP 7138192A JP 13819295 A JP13819295 A JP 13819295A JP H08330251 A JPH08330251 A JP H08330251A
Authority
JP
Japan
Prior art keywords
film
etched
etching
contact hole
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7138192A
Other languages
English (en)
Inventor
Setsuo Suzuki
説男 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7138192A priority Critical patent/JPH08330251A/ja
Publication of JPH08330251A publication Critical patent/JPH08330251A/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 全面エッチングの処理がなされる被エッチン
グ膜の形成面の特定部に凹部が存在し、この凹部内に形
成された被エッチング膜を残して他部をオーバーエッチ
ングによって除去する場合においても、凹部上におい
て、被エッチング膜に凹部が発生せずに平坦面として形
成し、この面に形成する成膜を段切れを生じることなく
成膜できるようにする。 【構成】 同一半導体基板1上に形成された同一の被エ
ッチング膜5に対する全面エッチングに際し、被エッチ
ング膜の特定部に、エッチング量を制御する制御処理領
域10を形成し、その後全面エッチングを行って目的と
する半導体装置を得る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば多層配線構造を
有する半導体装置を製造する場合に適用して好適な半導
体装置の製造方法に係わる。
【0002】
【従来の技術】半導体装置、特に半導体集積回路におい
ては、小型、高密度化に伴って、各種半導体素子が形成
された半導体基板上に、その電極もしくは配線(本明細
書においては、配線として総称する)が、半導体基板上
に形成された表面絶縁層、層間絶縁層等の絶縁層に穿設
した配線コンタクト孔を通じて上層配線が下層配線また
は半導体素子に電気的にコンタクトされる多層配線構造
がしばしば採られる。
【0003】ところで、半導体装置の設計ルールの微細
化に伴い、上述の配線コンタクト孔の径も縮小化されて
いる。これに対しコンタクト孔が穿設される絶縁層は、
耐圧を確保する必要性から、その厚さはある程度の厚さ
に保持されることが必要であってこのため、コンタクト
孔のアスペクト比(厚さ(深さ)/径)が大となって来
ている。したがって、このアスペクト比の大なるコンタ
クト孔を通じて、上層配線の例えばAl膜を形成する
と、このコンタクト孔の内外での段差部におけるAl膜
の被覆性(カバレージ)に問題が生じ、断線、導通不良
等を発生して不良品の発生、信頼性の低下を来す。
【0004】このような不都合を回避するために、この
コンタクト孔に例えばタングステンW等の高融点金属プ
ラグを充填する構造を採ることが行われる。この高融点
プラグの形成は、通常いわゆるブランケットタングステ
ンCVD(化学的気相成長)法によって行われる。これ
について、図3の概略断面図を参照して説明すると、こ
の場合、図3Aに示すように、半導体素子(図示せず)
が形成された半導体基板1上の表面絶縁層(図示せず)
上に所定のパターンに形成された下層配線2上に、絶縁
層3すなわち層間絶縁層が形成される。この絶縁層3の
特定部にはコンタクト孔4が穿設され、絶縁層3のコン
タクト孔4内を充填してCVD法によってタングステン
Wすなわち高融点金属膜4を、絶縁層2上に跨がって全
面的に形成する。
【0005】この場合、高融点金属膜5の形成に先立っ
てその被着を良好に行うための例えばチタンTiによる
下地層6いわゆる密着層を全面的に被着し、これの上に
上述のW膜による高融点金属膜5を形成する。
【0006】次に、図3Bに示すように、高融点金属膜
5とその下の下地層6を順次全面的に例えばRIE(反
応性イオンエッチング)によってエッチバックして、コ
ンタクト孔4内への充填部における実質的に厚さが大と
された高融点金属膜5と下地層6のみを残して絶縁層3
上の高融点金属膜5および下地層6を除去する。このよ
うにしてコンタクト孔4に残された高融点金属膜5と下
地層6とによってコンタクト孔4を充填する高融点金属
プラグ7を形成する。
【0007】その後、図3Cに示すように、高融点金属
プラグ7上を跨いで絶縁層3上に全面的に例えばAl蒸
着膜を形成し、これを所定のパターンにエッチングして
このAl蒸着膜による上層配線8を形成する。このよう
にすると、上層配線8が特定部において、高融点金属プ
ラグ7を介して下層配線2と電気的にコンタクトされた
目的とする半導体装置が構成される。
【0008】この方法による場合、図3Bで説明した高
融点金属膜5に対するエッチバックに際して絶縁層3上
においては高融点金属膜5が完全に排除されるように、
いわゆるオーバーエッチングがなされる。このために、
実際には図4にそのコンタクト孔部を更に拡大した断面
図で示すように、そのオーバーエッチングによってコン
タクト孔4内においても高融点金属膜5と、下地層6が
エッチングされ、金属プラグの高さが、コンタクト孔4
の深さより小となって凹部9が発生する。すなわち、い
わゆるプラグロス9Lやトレンチ9Tが発生する。
【0009】このような凹部9、すなわちプラグロス9
Lやトレンチ9Tが発生すると、これの上に形成する上
層配線7のAl膜のカバレージが低下し、断線の原因と
なって充分な信頼性の向上、不良品発生率の改善がなさ
れないという問題が発生する。
【0010】
【発明が解決しようとする課題】本発明においては、上
述したような半導体装置の設計ルールの微細化によって
も、配線相互の電気的コンタクトを確実に、高い信頼性
をもって行うことができるようにした半導体装置の製造
方法を提供するものである。
【0011】すなわち、本発明製造方法は、全面エッチ
ングの処理がなされる被エッチング膜が、その形成面の
特定部に例えばコンタクト孔による凹部が存在し、この
凹部内に形成された被エッチング膜を残して他部をオー
バーエッチングによって除去する場合においても、凹部
上において、被エッチング膜に凹部が発生することを回
避して平坦面として形成できるようにし、これの上に何
らかの膜形成例えば上層配線の形成を行う場合におい
て、これに段切れを発生することなく信頼性の高い成
膜、したがって信頼性の高い目的とする半導体装置を製
造することができるようにする。
【0012】
【課題を解決するための手段】本発明は、同一半導体基
板上に形成された同一の被エッチング膜に対する全面エ
ッチングに際し、被エッチング膜の特定部に、エッチン
グ量を制御する処理を施し、その後上記エッチング量を
制御する処理部と共に被エッチング膜をエッチングする
全面エッチングを行って目的とする半導体装置を得る。
【0013】尚、ここに、半導体基板とはその全体が半
導体によって構成されるバルク型構成はもとより、例え
ば絶縁ないしは半絶縁基板上に半導体層が形成された構
成による基板をも含んで指称するものである。
【0014】
【作用】上述の本発明によれば、被エッチング膜に対し
て全面エッチングによるエッチバックを行うに際し、特
定部においては、エッチングを制御するので実質的に局
部的にエッチング量の制限を行い、他部においては確実
に被エッチング膜を除去するための充分なエッチングす
なわちオーバーエッチングを行うことができる。
【0015】
【実施例】本発明による半導体装置の製造方法の実施例
を図1および図2の各工程の概略断面図を参照して説明
する。この実施例においては、各種半導体素子が形成さ
れた半導体基板1上に、その配線、特に上層配線と下層
配線とがその特定部において、両配線間に介在させた層
間絶縁層に穿設したコンタクト孔を通じてこのコンタク
ト孔内に充填されたタングステンW等の高融点金属プラ
グを介して電気的に接続された構成による多層配線構造
の半導体装置を製造する場合である。
【0016】まず、図1Aに示すように、半導体素子
(図示せず)が形成された半導体基板1上の表面絶縁層
(図示せず)上に所定のパターンに形成された例えば不
純物が高濃度にドープされた低比抵抗の多結晶シリコン
層よりなる下層配線2上に、絶縁層3すなわち層間絶縁
層が形成される。この絶縁層3の特定部すなわち最終的
に上下両配線層の電気的接続部に、コンタクト孔4が穿
設されて凹部が形成された面に、その絶縁層3のコンタ
クト孔4内すなわち凹部を充填してCVD法によって被
エッチング膜の例えばングステンWすなわち高融点金属
膜5を、絶縁層2上に跨がって全面的に形成する。
【0017】この場合、高融点金属膜5の形成に先立っ
てその被着を良好に行うための例えばチタンTi,また
はチタン合金あるいはチタン化合物層による下地層6い
わゆる密着層を全面的に被着し、これの上に上述のW膜
による高融点金属膜5を形成する。
【0018】そして、特に本発明においては、高融点金
属膜5の表面の、上述した特定部、すなわち上下両配線
層の接続部となるコンタクト孔4の開口上に相当する全
領域に、エッチング量を制御する制御処理領域10を形
成する。この制御処理領域10は、次の全面エッチング
に対して高融点金属膜5に対するエッチング速度より小
さいエッチング速度を有する或る程度のエッチング選択
比を示す材料構成とするか、それと同時にもしくはこの
エッチングの選択比を示すことがないものの絶縁層2の
上面よりの高融点金属層5の厚さをこの特定部において
増加させる効果を有する構成とする。図1に示す例で
は、制御処理領域10としては、所要の厚さtを有する
例えばフォトレジスト層を、周知のフォトリソグラフィ
すなわちフォトレジストの全面塗布、パターン露光、現
像処理によって形成する。
【0019】次に、図1Bに示すように、半導体基板1
の面に対して垂直方向に高いエッチング性を示す異方性
エッチング例えばRIEによって全面的にエッチバック
する。このようにすると、上述の特定部においては、此
処に制御処理領域10の例えばフォトレジスト層が形成
されていることから、これがエッチングされにくいと
か、此処の厚さが他部よりtだけ大であることから全面
エッチングによっても、この特定部において実質的に高
融点金属膜5のエッチング量が低下する。
【0020】更に、全面エッチングを進行させる。この
ようにすると、図1Cに示すように、制御処理領域10
がエッチング除去されてこの領域10における高融点金
属膜5もエッチングされるが、制御処理領域10が存在
した上述の特定部上の高融点金属膜5に関しては、制御
処理領域10が形成されなかった部分における絶縁層3
上の高融点金属膜5および下地層6が殆ど除去された状
態でも絶縁層3の面より突出して残存する。
【0021】続いて、更に全面エッチングを進行させ
て、いわゆるオーバーエッチングを行って、図2Aに示
すように、絶縁層3上の高融点金属膜5と下地層6とを
完全にエッチング除去する。このとき、コンタクト孔4
内への充填部における実質的に厚さが大とされた高融点
金属膜5と下地層6のみを残すことができる。つまり、
コンタクト孔4に残された下地層6と高融点金属膜5と
にコンタクト孔4を充填する高融点金属プラグ7を形成
する。この状態で、この高融点金属プラグ7の上面と絶
縁層3の上面をほぼ同一面とすることができる。すなわ
ち、図4で説明したような凹部9の高融点金属プラグ7
上に発生することを回避できる。いいかえれば、このよ
うに、コンタクト孔4内の高融点金属プラグ7の上面と
絶縁層3の上面とが同一平面になるように、予め上述し
た制御処理領域10の厚さtを、この制御処理領域10
のエッチングの選択比に応じて選定して置くものであ
る。
【0022】その後、図2Bに示すように、プラグ7上
を跨いで絶縁層3上に全面的に、例えばAl蒸着膜を形
成し、これをパターンエッチングして所定のパターンと
して上層配線8を形成する。このようにすると、上層配
線8が特定部において、高融点金属プラグ7を介して下
層配線2と電気的にコンタクトされた目的とする半導体
装置11が構成される。
【0023】この本発明製造方法によって形成した半導
体装置11における上層配線8は、その被着面すなわち
絶縁層3と高融点金属プラグ7の上面とがほぼ同一平面
に形成されていて、コンタクト孔4上に凹部が存在して
いないことから、上層配線8に段切れによる断線の発生
や、信頼性の低下を来すことがない。
【0024】更に、本発明製造方法の具体的実施例を挙
げる。 (実施例1)図1Aに示すように、Al層による下層配
線2を形成し、これの上にTEOS(テトラ・エチル・
オルソ・シリケート)を用いてプラズマCVD法によっ
て厚さ500nmのSiO2 を形成し、これの特定部に
フォトリソグラフィによるエッチングによって直径0.
4μmのコンタクト孔4を穿設した。このコンタクト孔
4内を含んで全面的に窒化Tiを70nmスパッタして
下地層6を成膜した。このスパッタ条件は、下記の条件
とした。
【0025】
【0026】このようにして形成した下地層6上に、い
わゆるブランケットタングステンCVD法によってコン
タクト孔4を埋込み絶縁層3上に跨がって全面的にW層
による高融点金属層5を厚さ600nmに堆積した。
【0027】特定部上、すなわちコンタクト孔4の開口
上に相当する部分の高融点金属層5上に、フォトレジス
ト層による制御処理領域10を形成する。その後全面エ
ッチングによるエッチバックを行う。このエッチバック
は、下記のエッチング条件とした。
【0028】 エッチング条件: 反応ガスとその流量比 SF6 /Cl2 =40/20 [sccm] 圧力 1 [Pa] 高周波パワー 600 [W]
【0029】制御処理領域10としてのフォトレジスト
層は、高融点金属膜5のタングステンWに比してエッチ
ングの選択比が高く、高融点金属膜5が先にエッチング
され、このエッチングに伴って図1B、図1Cおよび図
2で説明した過程を経てプラグ2の形成がなされ、この
ときこのプラグ形成部に図4で説明したような凹部9す
なわちトレンチ9Tやプラグロス9Lの発生が回避され
た。
【0030】(実施例2)実施例1と同様に、Al層に
よる下層配線2を形成し、これの上にTEOS(テトラ
・エチル・オルソ・シリケート)を用いてプラズマCV
D法によって厚さ500nmのSiO2 を形成し、これ
の特定部にフォトリソグラフィによるエッチングによっ
て直径0.4μmのコンタクト孔4を穿設した。このコ
ンタクト孔4内を含んで全面的に窒化Tiを70nmス
パッタして下地層6を成膜した。このスパッタ条件は、
下記の条件とした。
【0031】
【0032】このようにして形成した下地層6上に、い
わゆるブランケットタングステンCVD法によってコン
タクト孔4を埋込み絶縁層3上に跨がって全面的にW層
による高融点金属層5を厚さ600nmに堆積した。
【0033】特定部上、すなわちコンタクト孔4の開口
上に相当する部分の高融点金属層5上を除いて他部を1
μmの厚さのフォトレジスト層をフォトリソグラフィに
よって被着し、これをマスクに特定部上において高融点
金属層5の表面に、下記条件でN2 のイオン注入を行っ
て、此処に制御処理領域10の形成を行う。
【0034】イオン注入条件: エネルギー 10 [keV] ドーズ量 1017/cm2
【0035】その後全面エッチングによるエッチバック
を行う。このエッチバックは、下記のエッチング条件と
した。
【0036】 エッチング条件: 反応ガスとその流量比 SF6 /Cl2 =40/20 [sccm] 圧力 1 [Pa] 高周波パワー 600 [W]
【0037】制御処理領域10としてのフォトレジスト
層は、高融点金属膜5のタングステンWに比してエッチ
ングの選択比が高く、高融点金属膜5が先にエッチング
され、このエッチングに伴って図1B、図1Cおよび図
2で説明した過程を経てプラグ2の形成がなされ、この
ときこのプラグ形成部に図4で説明したような凹部9す
なわちトレンチ9Tやプラグロス9Lの発生が回避され
た。
【0038】上述したように、本発明方法によって、作
製した半導体装置11は、上層配線8の形成面の、絶縁
層3がそのコンタクト孔4の形成部凹部の発生がなく全
面的にほぼ一平面にすなわち平坦に形成されることから
上層配線8に段切れ等を発生することがなく、信頼性の
高い多層配線を行うことができる。
【0039】尚、上述した例においては、本発明を多層
配線構造の半導体装置を得る場合に適用した場合である
が、全面エッチングバックにおいて、特定部に凹部の発
生を回避することが必要な各種半導体装置の製造方法に
本発明を適用することができる。
【0040】
【発明の効果】上述したように本発明製造方法によれ
ば、全面エッチングの処理がなされる被エッチング膜
が、その形成面に凹部が存在し、この凹部内に形成され
た被エッチング膜を残して他部をオーバーエッチングに
よって除去する場合においても、凹部上において、被エ
ッチング膜に凹部が発生することを回避して平坦面とし
て形成できることから、これの上に何らかの膜形成を行
う場合において、これに段切れを発生することなく信頼
性の高い成膜を行うことができる。したがって、本発明
製造方法によれば、このような被エッチング膜の全面エ
ッチングとその後の成膜を伴う半導体装置の製造工程を
伴う半導体装置を高い信頼性をもって製造することがで
きる。
【0041】したがって、本発明を多層配線構造の半導
体装置の製造に適用した場合、下層配線上の絶縁層の特
定部に形成したコンタクト孔に高融点金属プラグを充填
する場合に適用して、その表面を絶縁層と同一平面に形
成することができることから、上層配線層の形成を平坦
面に形成できるものであり、この上層配線層に段切れ、
断線等を発生することなく、コンタクト孔を通じて下層
配線に確実にコンタクトができるものであり、信頼性の
高い目的とする半導体装置を得ることができる。
【図面の簡単な説明】
【図1】本発明による半導体装置の製造方法の一例の一
部の工程図である。Aは、その一工程における概略断面
図である。Bは、その一工程における概略断面図であ
る。Cは、その一工程における概略断面図である。
【図2】本発明による半導体装置の製造方法の一例の一
部の工程図である。Aは、その一工程における概略断面
図である。Bは、その一工程における概略断面図であ
る。
【図3】従来の半導体装置の製造方法の一例の一部の工
程図である。Aは、その一工程における概略断面図であ
る。Bは、その一工程における概略断面図である。C
は、その一工程における概略断面図である。
【図4】従来の半導体装置の製造方法によって得た半導
体装置の要部の断面図である。
【符号の説明】
1 半導体基板 2 下層配線 3 絶縁層 4 コンタクト孔 5 高融点金属膜 6 下地層 7 高融点金属プラグ 8 上層配線 10 制御処理領域

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 同一半導体基板上に形成された同一の被
    エッチング膜に対する全面エッチングに際し、 上記被エッチング膜の特定部に、エッチング量を制御す
    る処理を施し、 その後上記エッチング量を制御する処理部と共に上記被
    エッチング膜をエッチングする全面エッチングを行うこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項2】 上記エッチング量を制御する処理が、フ
    ォトレジスト層の被着であることを特徴とする請求項1
    に記載の半導体装置の製造方法。
  3. 【請求項3】 上記エッチング量を制御する処理が、上
    記被エッチング膜に対する化合物膜の生成であることを
    特徴とする請求項1に記載の半導体装置の製造方法。
  4. 【請求項4】 上記被エッチング膜が、配線コンタクト
    孔を埋込んで形成された高融点金属による被エッチング
    膜であって、 上記エッチング量を制御する処理が上記配線コンタクト
    孔部に施され、 上記全面エッチングによって上記配線コンタクト内に限
    定的に上記高融点金属による被エッチング膜を残して他
    部をエッチング除去し、上記配線コンタクト孔内に該配
    線コンタクト孔を充填する金属プラグを形成することを
    特徴とする請求項1に記載の半導体装置の製造方法。
  5. 【請求項5】 上記高融点金属による被エッチング膜が
    タングステンであることを特徴とする請求項4に記載の
    半導体装置の製造方法。
  6. 【請求項6】 上記高融点金層による被エッチング膜の
    下地層として、チタン,またはチタン合金あるいはチタ
    ン化合物を形成し、 上記全面エッチングによって上記配線コンタクト内に限
    定的に上記下地層と上記高融点金属による被エッチング
    膜を残して他部をエッチング除去し、上記配線コンタク
    ト孔内に該配線コンタクト孔を充填する金属プラグを形
    成することを特徴とする請求項4に記載の半導体装置の
    製造方法。
JP7138192A 1995-06-05 1995-06-05 半導体装置の製造方法 Granted JPH08330251A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7138192A JPH08330251A (ja) 1995-06-05 1995-06-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7138192A JPH08330251A (ja) 1995-06-05 1995-06-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08330251A true JPH08330251A (ja) 1996-12-13

Family

ID=15216235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7138192A Granted JPH08330251A (ja) 1995-06-05 1995-06-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH08330251A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100354282B1 (ko) * 1999-10-22 2002-09-28 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
KR100383084B1 (ko) * 2001-05-16 2003-05-12 아남반도체 주식회사 반도체 소자의 플러그 형성 방법
JP2007123924A (ja) * 1999-12-15 2007-05-17 Asm Genitech Korea Ltd 触媒及び化学気相蒸着法を用いて銅配線及び薄膜を形成する方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100354282B1 (ko) * 1999-10-22 2002-09-28 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2007123924A (ja) * 1999-12-15 2007-05-17 Asm Genitech Korea Ltd 触媒及び化学気相蒸着法を用いて銅配線及び薄膜を形成する方法
KR100383084B1 (ko) * 2001-05-16 2003-05-12 아남반도체 주식회사 반도체 소자의 플러그 형성 방법

Similar Documents

Publication Publication Date Title
US7056823B2 (en) Backend metallization method and device obtained therefrom
US6372649B1 (en) Method for forming multi-level metal interconnection
JPH0775235B2 (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
JP2000323479A (ja) 半導体装置およびその製造方法
JPH1117005A (ja) 半導体装置及びその製造方法
JP2000332106A (ja) 半導体装置およびその製造方法
JPH10335459A (ja) 半導体装置およびその製造方法
JPH08330251A (ja) 半導体装置の製造方法
US20020056921A1 (en) Semiconductor device having improved contact hole structure, and method of manufacturing the same
JPH05299397A (ja) 金属プラグの形成方法
JPH10177969A (ja) 半導体装置及びその製造方法
JPH07321098A (ja) コンタクトホールの形成方法
JPH11154702A (ja) 半導体装置及びその製造方法
JP3208608B2 (ja) 配線形成方法
JPH08288385A (ja) 半導体装置の製造方法
KR100352304B1 (ko) 반도체 장치 및 그 제조 방법
JPH1074837A (ja) 半導体装置及びその製造方法
JPH09275136A (ja) 半導体装置及びその製造方法
JP2001284353A (ja) 半導体装置の製造方法
JP3413697B2 (ja) 配線形成方法
JPH06310507A (ja) 半導体装置とその製造方法
US7842608B2 (en) Method for manufacturing semiconductor device having via plug
JPH08153689A (ja) 半導体装置の製造方法
JPH10135325A (ja) コンタクトの形成方法および半導体装置の製造方法
JPH06244187A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20080303

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090303

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees