JP2911171B2 - 半導体素子のコンタクトプラグの形成方法 - Google Patents
半導体素子のコンタクトプラグの形成方法Info
- Publication number
- JP2911171B2 JP2911171B2 JP9405990A JP9405990A JP2911171B2 JP 2911171 B2 JP2911171 B2 JP 2911171B2 JP 9405990 A JP9405990 A JP 9405990A JP 9405990 A JP9405990 A JP 9405990A JP 2911171 B2 JP2911171 B2 JP 2911171B2
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- contact
- semiconductor device
- film
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は、ULSI（超々大規模集積回路）のコンタク
トでも特にアスペクト比（コンタクト深さ／コンタクト
径）が1.0を超えるようなコンタクト内に形成する半導
体素子のコンタクトプラグの形成方法に関するものであ
る。
トでも特にアスペクト比（コンタクト深さ／コンタクト
径）が1.0を超えるようなコンタクト内に形成する半導
体素子のコンタクトプラグの形成方法に関するものであ
る。
（従来の技術） 従来、ULSIにおいて、コンタクト径が1.0μｍより小
さく、アスペクト比が1.0を超えると、その後に形成す
るアルミニウム配線がコンタクト底部にほとんど形成で
きなかったり、コンタクト側壁のAl配線の膜厚が薄く、
その後の熱処理等によって断線したりする。
さく、アスペクト比が1.0を超えると、その後に形成す
るアルミニウム配線がコンタクト底部にほとんど形成で
きなかったり、コンタクト側壁のAl配線の膜厚が薄く、
その後の熱処理等によって断線したりする。
そこで、「A CONTACT FILLING PROCESS WITH CVD−TU
NGSTEN FOR MULTILEVEL METALLIZATION SYSTEMS」June9
−10.1986V−MIC Conf.（プィーエム アイ シー コ
ンファレンス）に記述してあるように、第３図に示すご
とく、Si基板21上にNSG,PSG等の絶縁膜22をCVD法で形成
した後、ほぼ85゜の角度を有するように、異方性エッチ
ングによりコンタクト孔を形成する。
NGSTEN FOR MULTILEVEL METALLIZATION SYSTEMS」June9
−10.1986V−MIC Conf.（プィーエム アイ シー コ
ンファレンス）に記述してあるように、第３図に示すご
とく、Si基板21上にNSG,PSG等の絶縁膜22をCVD法で形成
した後、ほぼ85゜の角度を有するように、異方性エッチ
ングによりコンタクト孔を形成する。
次に、タングステン膜との密着性をよくするために、
密着層23を形成し、しかる後に、タングステン膜をLPCV
D装置でウエハ全面にデポジットした後に、全面エッチ
バックによりタングステン膜をコンタクト内だけに残し
て、タングステンプラグ24を形成した後に、アルミニウ
ム配線25を行ない、アルミニウム配線の信頼性を向上さ
せている。
密着層23を形成し、しかる後に、タングステン膜をLPCV
D装置でウエハ全面にデポジットした後に、全面エッチ
バックによりタングステン膜をコンタクト内だけに残し
て、タングステンプラグ24を形成した後に、アルミニウ
ム配線25を行ない、アルミニウム配線の信頼性を向上さ
せている。
（発明が解決しようとする課題） しかし、以上述べた方法では、タングステンプラグ24
の形成のために、タングステン膜をエッチバックした際
に、タングステンプラグ24の中央部のエッチング速度が
速く、第３図のようなくぼみ26を有する形状となる。
の形成のために、タングステン膜をエッチバックした際
に、タングステンプラグ24の中央部のエッチング速度が
速く、第３図のようなくぼみ26を有する形状となる。
これは、ウエハ面内でエッチング速度のばらつきがあ
ったり、オーバーエッチングを行った際に顕著になる。
ったり、オーバーエッチングを行った際に顕著になる。
くぼみ26が大きくなると、その後のアルミニウム配線
25の被覆性（ステップカバレッジ）を悪くしてしまう。
25の被覆性（ステップカバレッジ）を悪くしてしまう。
特に、２層アルミニウム配線構造をとる場合は、２層
目のアルミニウム配線で顕著になる。このように、コン
タクトプラグの形状として、完全には満足できるものが
得られていない。
目のアルミニウム配線で顕著になる。このように、コン
タクトプラグの形状として、完全には満足できるものが
得られていない。
この発明は、前記従来技術が持っている問題点のう
ち、タングステン膜のエッチバックの際のタングステン
プラグの中央部のエッチング速度が速く、中央部にくぼ
みが生じるという問題点について解決した半導体素子の
コンタクトプラグの形成方法を提供するものである。
ち、タングステン膜のエッチバックの際のタングステン
プラグの中央部のエッチング速度が速く、中央部にくぼ
みが生じるという問題点について解決した半導体素子の
コンタクトプラグの形成方法を提供するものである。
（課題を解決するための手段） この発明は前記問題点を解決するために、半導体素子
のコンタクトプラグの形成方において、コンタクトホー
ル内にタングステン膜を形成した後アルミニウムイオン
を加速器を用いてイオンインプランテーションする工程
を導入したものである。
のコンタクトプラグの形成方において、コンタクトホー
ル内にタングステン膜を形成した後アルミニウムイオン
を加速器を用いてイオンインプランテーションする工程
を導入したものである。
（作 用） この発明によれば、半導体素子のコンタクトプラグの
形成方法において、以上のような工程を導入したので、
アルミニウムイオンがタングステン膜中に打ち込まれる
ことにより、タングステン膜のエッチング速度が均一と
なり、タングステン膜の中央部のくぼみの発生を抑制す
るように作用し、したがって、前記問題点を除去でき
る。
形成方法において、以上のような工程を導入したので、
アルミニウムイオンがタングステン膜中に打ち込まれる
ことにより、タングステン膜のエッチング速度が均一と
なり、タングステン膜の中央部のくぼみの発生を抑制す
るように作用し、したがって、前記問題点を除去でき
る。
（実施例） 以下、この発明の半導体素子のコンタクトプラグの形
成方法の実施例について図面に基づき説明する。
成方法の実施例について図面に基づき説明する。
第１図はその一実施例を示す工程断面図である。ま
ず、第１図（ａ）に示すように、半導体基板としてのSi
基板１上にNSG,PSG,BPSG等の絶縁膜２をCVD法で形成し
た後に、ホトリソグラフィ、ドライエッチング技術によ
ってコンタクトホールを形成する。
ず、第１図（ａ）に示すように、半導体基板としてのSi
基板１上にNSG,PSG,BPSG等の絶縁膜２をCVD法で形成し
た後に、ホトリソグラフィ、ドライエッチング技術によ
ってコンタクトホールを形成する。
この時、Si基板１は場合によっては、拡散層であった
り、多結晶シリコン膜であったり、高融点金属シリサイ
ド膜であったりする。
り、多結晶シリコン膜であったり、高融点金属シリサイ
ド膜であったりする。
また、コンタクトホールは、アスペクト比が1.0を超
える形状で、例えば、コンタクトの直径が0.7μｍのと
き、深さが１〜２μｍあるような、径が小さくて、深さ
が深いコンタクトホールである。
える形状で、例えば、コンタクトの直径が0.7μｍのと
き、深さが１〜２μｍあるような、径が小さくて、深さ
が深いコンタクトホールである。
次に、その後のタングステン膜と下地の密着力を強め
るために、密着層３として、例えば、チタンナイトライ
ド（TiN）膜、チタンタングステン（TiW）膜をスパッタ
法で約1000Å形成する。
るために、密着層３として、例えば、チタンナイトライ
ド（TiN）膜、チタンタングステン（TiW）膜をスパッタ
法で約1000Å形成する。
ここでの密着層３は、スパッタ法で形成されるため、
アスペクト比の大きなコンタクトホールでは、ホールの
側壁、特にSi基板１寄りの下の部分とホールの底部に
は、数十Å程度の薄い膜しか形成できない。
アスペクト比の大きなコンタクトホールでは、ホールの
側壁、特にSi基板１寄りの下の部分とホールの底部に
は、数十Å程度の薄い膜しか形成できない。
この後、六弗化タングステン（WF6）ガスと水素
（H2）ガスあるいはシラン（SiH4）ガスを用いた減圧CV
D法によってタングステン膜４を0.5〜１μｍ形成する。
（H2）ガスあるいはシラン（SiH4）ガスを用いた減圧CV
D法によってタングステン膜４を0.5〜１μｍ形成する。
ここでのタングステン膜４は下地を忠実に再現するよ
うな（コンフォーマルな）ステップカバレッジを持ち、
第２図に示すようなグレインを有する。
うな（コンフォーマルな）ステップカバレッジを持ち、
第２図に示すようなグレインを有する。
この状態でエッチングすると、コンタクトホールの中
心部は、側壁から成長してきたタングステンのグレイン
が付き合うところで、タングステン膜14の密度が小さく
なっているために、他の領域よりエッチング速度が速く
なる。
心部は、側壁から成長してきたタングステンのグレイン
が付き合うところで、タングステン膜14の密度が小さく
なっているために、他の領域よりエッチング速度が速く
なる。
そこで、アルミニウムイオンを40〜60KeVの加速電圧
で5E1015〜1E1016/cm2だけインプランテーションし、N2
雰囲気中でランプアニール（500〜650℃、10〜30秒）
し、アルミニウムをタングステン４のグレインバンダリ
（以下粒界という）に拡散させ、粒界のすき間をアルミ
ニウムで埋めてしまう。
で5E1015〜1E1016/cm2だけインプランテーションし、N2
雰囲気中でランプアニール（500〜650℃、10〜30秒）
し、アルミニウムをタングステン４のグレインバンダリ
（以下粒界という）に拡散させ、粒界のすき間をアルミ
ニウムで埋めてしまう。
その後、塩素系のガスを用いて、タングステン４とア
ルミニウム合金５のエッチング速度が同じになる条件で
エッチバックを行い、コンタクトホール内だけにタング
ステン４を残す。
ルミニウム合金５のエッチング速度が同じになる条件で
エッチバックを行い、コンタクトホール内だけにタング
ステン４を残す。
このようにして形成されたタングステン４のプラグ
は、プラグの中央部がくぼむこと無く、平坦な形状が得
られる。
は、プラグの中央部がくぼむこと無く、平坦な形状が得
られる。
最後に第１図（ｂ）に示すように、アルミニウム合金
５、例えばAl−Si、Al−Si−Cu等をスパッタ法で約5000
Å形成し、配線を形成する。
５、例えばAl−Si、Al−Si−Cu等をスパッタ法で約5000
Å形成し、配線を形成する。
（発明の効果） 以上、詳細に説明したように、この発明によれば、タ
ングステン膜にアルミニウムイオンを打ち込んで、タン
グステン膜のエッチング速度を均一にするようにしたの
で、エッチバック後のタングステンプラグの上部が平坦
になり、その後のアルミニウム配線のステップカバレッ
ジが良くなり、配線の信頼性が向上するという効果があ
る。
ングステン膜にアルミニウムイオンを打ち込んで、タン
グステン膜のエッチング速度を均一にするようにしたの
で、エッチバック後のタングステンプラグの上部が平坦
になり、その後のアルミニウム配線のステップカバレッ
ジが良くなり、配線の信頼性が向上するという効果があ
る。
さらに、タングステン中にアルミニウムが存在するの
で、密着層が薄いために、タングステンと絶縁膜の密着
性が悪いコンタクトホールの側壁でも、タングステンの
密着性が向上するという効果もある。
で、密着層が薄いために、タングステンと絶縁膜の密着
性が悪いコンタクトホールの側壁でも、タングステンの
密着性が向上するという効果もある。
第１図（ａ）および第１図（ｂ）はこの発明の半導体素
子のコンタクトプラグの製造方法の一実施例を説明する
ための工程断面図、第２図は同上実施例を説明するため
のタングステングレインを示す断面図、第３図は従来の
半導体素子のコンタクトプラグの製造方法を説明するた
めの断面図である。 １……Si基板、２……絶縁膜、３……密着層、４……タ
ングステン、５……アルミニウム合金。
子のコンタクトプラグの製造方法の一実施例を説明する
ための工程断面図、第２図は同上実施例を説明するため
のタングステングレインを示す断面図、第３図は従来の
半導体素子のコンタクトプラグの製造方法を説明するた
めの断面図である。 １……Si基板、２……絶縁膜、３……密着層、４……タ
ングステン、５……アルミニウム合金。
Claims (1)
- 【請求項１】（ａ）半導体基体に形成した絶縁膜にコン
タクトホールを形成した後の上記半導体基体に、低圧CV
D法でタングステン膜を形成する工程と、 （ｂ）上記タングステン膜にアルミニウムイオンを打ち
込んだ後に熱処理を行う工程と、 （ｃ）上記タングステン膜をエッチバックによってタン
グステンのプラグを形成する工程と、 より成る半導体素子のコンタクトプラグの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9405990A JP2911171B2 (ja) | 1990-04-11 | 1990-04-11 | 半導体素子のコンタクトプラグの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9405990A JP2911171B2 (ja) | 1990-04-11 | 1990-04-11 | 半導体素子のコンタクトプラグの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03292737A JPH03292737A (ja) | 1991-12-24 |
| JP2911171B2 true JP2911171B2 (ja) | 1999-06-23 |
Family
ID=14099966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9405990A Expired - Fee Related JP2911171B2 (ja) | 1990-04-11 | 1990-04-11 | 半導体素子のコンタクトプラグの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2911171B2 (ja) |
-
1990
- 1990-04-11 JP JP9405990A patent/JP2911171B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03292737A (ja) | 1991-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6309967B1 (en) | Method of forming a contact | |
| EP0279588B1 (en) | Contact in a contact hole in a semiconductor and method of producing same | |
| US5960320A (en) | Metal wiring layer forming method for semiconductor device | |
| US5960314A (en) | Semiconductor processing method of providing an electrically conductive interconnecting plug between an elevationally conductive node and an elevationally outer electrically conductive node | |
| US6048788A (en) | Method of fabricating metal plug | |
| US6696368B2 (en) | Titanium boronitride layer for high aspect ratio semiconductor devices | |
| JPH04142061A (ja) | タングステンプラグの形成方法 | |
| US6888252B2 (en) | Method of forming a conductive contact | |
| US6043148A (en) | Method of fabricating contact plug | |
| US6229213B1 (en) | Germanium alloy electrical interconnect structure | |
| JP2591450B2 (ja) | 半導体装置の製造方法 | |
| US20020043722A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JPH021925A (ja) | 電気接続体の製造方法 | |
| JPS6390838A (ja) | 電気的相互接続部の製造方法 | |
| JP2911171B2 (ja) | 半導体素子のコンタクトプラグの形成方法 | |
| JP3018383B2 (ja) | 配線形成方法 | |
| JPH1041386A (ja) | 半導体装置の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JPH10209280A (ja) | 半導体装置の製造方法 | |
| JPH09275136A (ja) | 半導体装置及びその製造方法 | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2904165B2 (ja) | 半導体装置の製造方法 | |
| JPH05217940A (ja) | 半導体装置の製造方法 | |
| JPH06268077A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |