JPH03292737A - 半導体素子のコンタクトプラグの形成方法 - Google Patents

半導体素子のコンタクトプラグの形成方法

Info

Publication number
JPH03292737A
JPH03292737A JP9405990A JP9405990A JPH03292737A JP H03292737 A JPH03292737 A JP H03292737A JP 9405990 A JP9405990 A JP 9405990A JP 9405990 A JP9405990 A JP 9405990A JP H03292737 A JPH03292737 A JP H03292737A
Authority
JP
Japan
Prior art keywords
film
tungsten
tungsten film
plug
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9405990A
Other languages
English (en)
Other versions
JP2911171B2 (ja
Inventor
Akihiro Sakamoto
明広 坂元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP9405990A priority Critical patent/JP2911171B2/ja
Publication of JPH03292737A publication Critical patent/JPH03292737A/ja
Application granted granted Critical
Publication of JP2911171B2 publication Critical patent/JP2911171B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、IJLST(超々大規模集積回路)のコン
タクトでも特にアスペクト比(コンタクト深さ/コンタ
クト径)が160を超えるようなコンタクト内に形成す
る半導体素子のコンタクトプラグの形成方法に関するも
のである。
(従来の技術) 従来、ULS Iにおいて、コンタクト径が1.0匹よ
り小さく、アスペクト比が1.0を超えると、その後に
形成するアルミニウム配線がコンタクト底部にほとんど
形成できなかったり、コンタクト側壁のM配線の膜厚が
薄く、その後の熱処理等によって断線したりする。
そこで、rA C0NTACT FILLING PR
OCESS [Tl(CVD TUNGSTEN FO
RMULTILEVEL METALLIZATION
SYSTEMS I June 9−10.1986 
V−旧CConf、 (ブイ−エム アイ ノー コン
ファレンス)に記述しであるように、第3図に示すごと
<、31基板21上にNSC,PSC;等の絶縁W22
2をCVD法で形成した後、はぼ85°の角度を有する
ように、異方性エツチングによりコンタクト孔を形成す
る。
次に、タングステン膜との密着性をよくするために、密
着層23を形成し、しかる後に、タングステン膜をLP
CVD装置でウェハ全面にデポジットした後に、全面エ
ンナハノクによりタングステン膜をコンタクト内だけに
残して、タングステンプラグ24を形成した後に、アル
ミニウム配線25を行ない、アルミニウム配線の信顧性
を向上させている。
(発明が解決しようとする課題) しかし、以上述べた方法では、タングステンプラグ24
の形成のために、タングステン膜をエッチバックした際
に、タングステンプラグ24の中央部のエツチング速度
が速く、第3図のようなくぼみ26を有する形状となる
これは、ウェハ面内でエツチング速度のばらつきがあっ
たり、オーバーエツチングを行った際に顕著になる。
くぼみ26が大きくなると、その後のアルミニウム配線
25の被覆性(ステップカバレッジ)を悪くしてしまう
特に、2層アルミニウム配線構造をとる場合は、2層目
のアルミニウム配線で顕著になる。このように、コンタ
クトプラグの形状として、完全には満足できるものが得
られていない。
この発明は、前記従来技術が持っている問題点のうち、
タングステン膜のエッチバックの際のタングステンプラ
グの中央部のエツチング速度が速く、中央部にくぼみが
生じるという問題点について解決した半導体素子のコン
タクトプラグの形成方法を提供するものである。
(課題を解決するための手段) この発明は前記問題点を解決するために、半導体素子の
コンタクトプラグの形成力において、コンタクトホール
内にタングステン膜を形成した後アルミニウムイオンを
加速器を用いてイオンインプランテーションする工程を
導入したものである。
(作 用) この発明によれば、半導体素子のコンタクトプラグの形
成方法において、以上のような工程を導入したので、ア
ルミニウムイオンがタングステン膜中に打ち込まれるこ
とにより、タングステン膜の工・ンチング速度が均一と
なり、タングステン膜の中央部のくぼみの発生を抑制す
るように作用し、したがって、前記問題点を除去できる
(実施例) 以下、この発明の半導体素子のコンタクトプラグの形成
方法の実施例について凹面に基づき説明する。
第1図はその一実施例を示す工程断面図であるまず、第
1図(a)に示すように、半導体基板とし70:) S
 j基板1上にNSC,PSG、BP’SG等の絶縁膜
2をCVD法で形成した後に、ホトリソグラフィ、ドラ
イエツチング技術によってコンタクトホールを形成する
この時、Si基板1は場合によっては、拡散層であった
り、多結晶シリコン膜であったり、高融点金属ノリサイ
ド膜であったりする。
また、コンタクトホールは、アスペクト比が1.0を超
える形状で、例えば、コンタクトの直径が0.7.のと
き、深さが1〜2匹あるような、径が小さ(て、深さが
深いコンタクトボールである6次に、その後のタングス
テン膜と下地の密着力を強めるために、密着層3として
、例えば、チタンナイトライド(TiN)膜、チタンタ
ングステン(Tie)膜をスバ、り法で約1000人形
成する。
ここでの密着層3は、スバンタ法で形成されるため、ア
スペクト比の大きなコンタクトホールでは、ホールの側
壁、特にSi基[1寄りの下の部分とホールの底部には
、数十人程度の薄い膜しが形成できない。
この後、六弗化タングステン(WFi) ガスと水素(
H2)ガスあるいはフラン(Sin−)ガスを用いた減
圧CVD法によってタングステン膜4を0.5〜ltr
m形成する。
ここでのタングステン膜4は下地を忠実に再現するよう
な(コンフォーマルな)ステップカバレッジを持ち、第
2図に示すようなグレインを有する。
この4大聾でエツチングすると、コンタクトホルの中、
LL・部は、側壁から成長してきたタングステンのグレ
インが付き合うところで、タングステン膜14の密麿が
小さくなっているために、他の領域よりエツチング速度
が速くなる。
そこで、アルミニウムイオンを40〜60Keν(7)
jJO速電圧テ5 E 10” 〜I E 10”/c
jだけインプランテーションし、N2雰囲気中でランプ
アニール(500〜650°C210〜30秒)し、ア
ルミニウムをタングステン4のグレインバンダリ(以下
粒界という)に拡散させ、粒界のすき間をアルミニウム
で埋めてしまう。
その後、塩素系のガスを用いて、タングステン4とアル
ミニウム合金5のエツチング速度が同じになる条件でエ
ッチバックを行い、コンタクトホール内だけにタングス
テン4を残す。
このようにして形成されたタングステン4のプラグは、
プラグの中央部がくぼむこと無く、平坦な形状が得られ
る。
最後に第1図0))に示すように、アルミニウム合金5
、例えばAI  Si、 AI−5i−Cu等をスパッ
タ法で約5000人形成し、配線を形成する。
(発明の効果) 以上、詳細に説明したように、この発明によれば、タン
グステン膜にアルミニウムイオンを打ち込んで、タング
ステン膜のエンチング速度を均一にするようにしたので
、エッチバック後のタングステンプラグの上部が平坦に
なり、その後のアルミニウム配線のステップカバレッジ
が良くなり、配線の信穀性が向上するという効果がある
さらに、タングステン中にアルミニウムが存在するので
、密着層が薄いために、タングステンと絶縁膜の密着性
が悪いコンタクトホールの側壁でも、タングステンの密
着性が向上するという効果もある。
【図面の簡単な説明】
第1図(a)および第1図(b)はこの発明の半導体素
子のコンタクトプラグの製造方法の一実施例を説明する
ための工程断面図、第2図は同上実施例を説明するため
のタングステングレインを示す断面図、第3図は従来の
半導体素子のコンタクトプラグの製造方法を説明するた
めの断面図である。 1・・・81基板、2・・・絶縁膜、3・・・密着層、
4・・・タングステン、5・・・アルミニウム合金。 A1+ #+ AI” 不督明のT才!軒厘r5 第1図 杢調日月のタ〕クズテン膿めフレイン所印面図第2図

Claims (1)

  1. 【特許請求の範囲】 (a)半導体基体に形成した絶縁膜にコンタクトホール
    を形成した後の上記半導体基体に、低圧CVD法でタン
    グステン膜を形成する工程と、 (b)上記タングステン膜にアルミニウムイオンを打ち
    込んだ後に熱処理を行う工程と、 (c)上記タングステン膜をエッチバックによってタン
    グステンのプラグを形成する工程と、 より成る半導体素子のコンタクトプラグの形成方法。
JP9405990A 1990-04-11 1990-04-11 半導体素子のコンタクトプラグの形成方法 Expired - Fee Related JP2911171B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9405990A JP2911171B2 (ja) 1990-04-11 1990-04-11 半導体素子のコンタクトプラグの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9405990A JP2911171B2 (ja) 1990-04-11 1990-04-11 半導体素子のコンタクトプラグの形成方法

Publications (2)

Publication Number Publication Date
JPH03292737A true JPH03292737A (ja) 1991-12-24
JP2911171B2 JP2911171B2 (ja) 1999-06-23

Family

ID=14099966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9405990A Expired - Fee Related JP2911171B2 (ja) 1990-04-11 1990-04-11 半導体素子のコンタクトプラグの形成方法

Country Status (1)

Country Link
JP (1) JP2911171B2 (ja)

Also Published As

Publication number Publication date
JP2911171B2 (ja) 1999-06-23

Similar Documents

Publication Publication Date Title
JP3501265B2 (ja) 半導体装置の製造方法
JP2889430B2 (ja) コンタクト部形成方法
US6136690A (en) In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications
US5960314A (en) Semiconductor processing method of providing an electrically conductive interconnecting plug between an elevationally conductive node and an elevationally outer electrically conductive node
JPH04307933A (ja) タングステンプラグの形成方法
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
US6022800A (en) Method of forming barrier layer for tungsten plugs in interlayer dielectrics
JP2587335B2 (ja) 金属薄膜の平坦化形成方法
JP3252397B2 (ja) 配線形成方法
JPH03248534A (ja) 半導体素子の製造方法
JP2768304B2 (ja) 半導体装置の製造方法
JPH07115073A (ja) 半導体装置の製造方法
JP2950029B2 (ja) 半導体装置の製造方法
JPH03292737A (ja) 半導体素子のコンタクトプラグの形成方法
JP3246046B2 (ja) 高融点金属膜の堆積方法
JPH1041386A (ja) 半導体装置の製造方法
JPH02162722A (ja) 半導体装置の製造方法
JPH10209280A (ja) 半導体装置の製造方法
JPS6334954A (ja) 半導体装置およびその製造方法
JP2733396B2 (ja) 半導体装置の製造方法
JPH08139190A (ja) 半導体装置の製造方法
JPH11330365A (ja) 半導体装置の製造方法および半導体装置
JP3407516B2 (ja) 半導体装置及びその製造方法
JPH0529316A (ja) 半導体装置の製造方法
JP3082230B2 (ja) 配線の形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees