JPH1041386A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH1041386A
JPH1041386A JP8194711A JP19471196A JPH1041386A JP H1041386 A JPH1041386 A JP H1041386A JP 8194711 A JP8194711 A JP 8194711A JP 19471196 A JP19471196 A JP 19471196A JP H1041386 A JPH1041386 A JP H1041386A
Authority
JP
Japan
Prior art keywords
film
metal
contact hole
metal film
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8194711A
Other languages
English (en)
Inventor
Toshiaki Tsutsumi
聡明 堤
Kenichi Mori
健壹 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8194711A priority Critical patent/JPH1041386A/ja
Priority to CH00490/97A priority patent/CH692028A5/de
Priority to US08/813,939 priority patent/US6080953A/en
Publication of JPH1041386A publication Critical patent/JPH1041386A/ja
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23HWORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
    • B23H11/00Auxiliary apparatus or details, not otherwise provided for
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23HWORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
    • B23H1/00Electrical discharge machining, i.e. removing metal with a series of rapidly recurring electrical discharges between an electrode and a workpiece in the presence of a fluid dielectric
    • B23H1/02Electric circuits specially adapted therefor, e.g. power supply, control, preventing short circuits or other abnormal discharges
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23HWORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
    • B23H1/00Electrical discharge machining, i.e. removing metal with a series of rapidly recurring electrical discharges between an electrode and a workpiece in the presence of a fluid dielectric
    • B23H1/10Supply or regeneration of working media

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 従来の技術では、半導体装置内にコンタクト
プラグを形成する場合、コンタクトホール内に導電物質
を埋設する際に、高温スパッタ法によって熱処理を行い
埋め込む方法が取られていた。しかし、この方法ではコ
ンタクトプラグ内にボイドが残り、コンタクトプラグの
電気特性の低下が生じる等の問題があった。 【解決手段】 コンタクトホール3内にバリアメタル4
を介してCu膜7を均一な厚さに積層し、さらにAl膜
8を積層後、リフローを行う。この方法によるとコンタ
クトホール内に十分に導電物質が積層され、加熱によっ
て生じるAlCu合金膜の流動性が高いため、ボイドを
発生することなくコンタクトホールを埋設することが可
能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、特に層間絶縁膜内にコンタクトホールを
開口後、その内部に導電物質を埋設し、コンタクトプラ
グを形成する方法及び、絶縁物質からなる層内に溝を形
成後、その内部に導電物質を埋設し、配線を形成する方
法に関する。
【0002】
【従来の技術】半導体装置の製造段階において、例えば
半導体基板の導電領域と上層配線と接続するコンタクト
プラグ、若しくは上層配線と下層配線とを接続するスル
ーホール(ここではコンタクトプラグと総称する)を形
成する際、半導体基板の導電領域上、若しくは下層配線
上に積層された層間絶縁膜に対し、選択的にエッチング
を行いコンタクトホールを開口後、このコンタクトホー
ル内に導電物質を埋設してコンタクトプラグを形成する
方法が一般的に用いられている。
【0003】従来の製造方法によってコンタクトプラグ
を形成する場合、まず、図13に示すように、半導体基
板101の一主面上に絶縁物質からなる層間絶縁膜10
2を10000Å程度の厚さに積層後、所定の位置に層
間絶縁膜102の表面から半導体基板101の一主面ま
での高さにかけて選択的に異方性エッチングを行い、開
口径(X)が約3000Åであるコンタクトホール10
3を形成する。さらに、イオン注入を行うなどして半導
体基板101の一主面に導電領域101aを形成する。
【0004】その後、図14に示すように、層間絶縁膜
102の表面及びコンタクトホール103の露出した内
壁(側壁及び底面)にスパッタリング、若しくはCVD
技術を用いて例えばTiN等からなるバリアメタル10
4を1000Åの厚さに積層し、さらにAl若しくはA
lCu(0.5重量%)からなる金属膜105を500
0Åの厚さに積層する。
【0005】その後、図15に示すように、400〜5
00℃程度の温度で熱処理することにより、合金膜10
5を流動させ(リフロー)、コンタクトホール103の
開口部内に金属膜105を埋め込み、コンタクトプラグ
103aを形成する。このリフローの際に、Alの融点
が660℃と高温であるのに400〜500℃の熱処理
によって金属膜105の流動化させることが可能となる
のは、金属膜105の最表面では表面拡散によって流動
性が高くなり、コンタクトホール103の開口部へ層間
絶縁膜102の表面上に積層された金属膜105が流れ
込むためである。また、Al合金膜を埋め込む方法とし
て、高温下におけるスパッタリング法によりAl合金膜
を堆積すると同時に、この方法により積層されたAl合
金膜の表面流動性が高いことを利用して埋め込みを行う
という方法があるが、この方法を用いた場合には形成さ
れたAl合金膜の表面の凹凸が激しくなってしまう。
【0006】しかし、金属膜105の表面部分の流動に
よって形成されるコンタクトプラグ103aは、コンタ
クトホール103の開口部内が金属膜105によって完
全に埋め尽くされる前に開口部上端を、この近傍に位置
する流動性が増した金属膜105が塞いでしまい、コン
タクトプラグ103aの内部にはボイド(空洞)106
が残った状態となってしまう。
【0007】リフロー終了後、図16に示すように、層
間絶縁膜102上に積層された金属膜105及びバリア
メタル104に対してパターニングを行い、上層配線1
07を形成する。
【0008】また、コンタクトプラグ103aの内部に
残ったボイド106の形状は、その後の工程に熱処理が
あった場合に図17に示すように、表面の曲率半径を増
大させるように成長し、その結果、コンタクトプラグ1
03aを構成する金属膜105の膜厚が局所的に薄膜化
し、その部分において、コンタクトプラグ103aの信
頼性を劣化させていた。
【0009】このように、コンタクトホール103のア
スペクト比が大きく(例えばその値が3以上に)なる
と、金属膜105の最表面での拡散現象に依存する上記
のプロセスでは、コンタクトホール103の上部(開口
部)で流動したAlがオーバーハング形状となり、コン
タクトホール103の内部に金属膜105が充填される
前に開口部上端が塞がれ、その結果コンタクトホール1
03内部には図15、図16に示すように、ボイド10
6が形成されてしまい、コンタクトホール103の信頼
性低下の原因となり、半導体装置の微細が進むとともに
良好な特性のコンタクトプラグを得ることが困難となっ
てきている。
【0010】上記のようなボイドの発生を抑制し、隙間
なく導電物質をコンタクトホール103内に埋め込む方
法として様々な方法が考えられているが、融点の高いC
u膜をコンタクトホールに埋め込む方法が特開平6−2
32278号公報に示されている。
【0011】この方法では、図13と同様に、コンタク
トホール103を開口した後、図18に示すように、ス
パッタ法によりコンタクトホール103の内壁を含む層
間絶縁膜102の表面にAl膜108を被着させ、その
後、さらに高温スパッタ法によりCu膜109を積層す
る。このCu膜109の成膜と同時にAlとCu間では
合金反応が起こり、この合金反応によって生じた合金膜
110は流動性が高い為に、コンタクトホール103内
にボイドを生じさせることなくCu合金膜を充填させて
いた。
【0012】
【発明が解決しようとする課題】しかし、特開平6−2
32278号公報に示されている従来のコンタクトプラ
グの形成方法では、スパッタ法によりAl膜、Cu膜を
順次積層するため、コンタクトホール103内に積層さ
れる金属膜(Al膜、Cu膜)の膜厚はコンタクトホー
ル103の開口部上端から底面にかけて徐々に小さくな
る傾向にあり、コンタクトホール103の底面近傍にス
パッタによって堆積される金属の量が少なくなってしま
い、効率良くコンタクトプラグの埋め込みを行うことが
できずハーフミクロン以下のホールではボイドが形成さ
れていた。
【0013】さらに、図19に示すように、高温下にお
いてスパッタ法によりAl膜105の成膜を行い、コン
タクトホール103の埋め込みを行うと、形成されたA
l膜105の表面には凹凸が生じ、この段差はその後の
成膜工程によっても解消されずに残り、上層配線のパタ
ーニングのための写真製版を行う段階での露光光がAl
膜105表面の凹凸のために乱反射し、正確なパターニ
ングが困難になる等の問題があった。
【0014】この発明は、コンタクトホールの埋め込み
を確実かつ効率良く行い、良好な電気特性のコンタクト
プラグ、またはスルーホールを得る方法を提供し、さら
に、同じ要領で絶縁膜内に良好な電気特性を有する埋め
込み配線を形成する方法を提供するものである。
【0015】
【課題を解決するための手段】この発明による半導体装
置の製造方法は、半導体基板内の導電領域若しくは半導
体基板上の配線上に積層された層間絶縁膜に選択的にエ
ッチングを行い、上記層間絶縁膜の上面から上記導電領
域若しくは上記配線の上面の高さにかけてコンタクトホ
ールを開口する工程、少なくとも上記コンタクトホール
の底面を含む内壁にバリアメタルを介して第一の金属膜
を積層する工程、上記第一の金属膜の上面に第二の金属
膜を積層する工程、熱処理を行い、上記第一、第二の金
属膜の合金膜を生成し、上記コンタクトホール内に上記
合金膜を埋設し、コンタクトプラグを形成する工程を含
み、さらに、上記第一の金属膜は、少なくとも上記コン
タクトホールの内壁に均一な厚さとなるように積層する
ものである。
【0016】また、この発明による半導体装置の製造方
法は、半導体基板内の導電領域若しくは半導体基板上の
配線上に積層された層間絶縁膜に選択的にエッチングを
行い、上記層間絶縁膜の上面から上記導電領域若しくは
上記配線の上面の高さにかけてコンタクトホールを開口
する工程、少なくとも上記コンタクトホールの底面を含
む内壁にバリアメタルを介して第一の金属膜を積層する
工程、上記第一の金属膜の上面に第二の金属膜を積層す
る工程、熱処理を行い、上記第一、第二の金属膜の合金
膜を生成し、上記コンタクトホール内に上記合金膜を埋
設し、コンタクトプラグを形成する工程を含み、さら
に、上記熱処理工程は、上記第一、第二の金属膜を積層
後に行うものである。
【0017】さらに、この発明による半導体装置の製造
方法は、絶縁膜の一主面下に所定の形状の開口部を形成
する工程、上記開口部の内壁を含む上記絶縁膜の表面上
にバリアメタルを介して第一の金属膜を積層する工程、
上記第一の金属膜の上面に第二の金属膜を積層する工
程、熱処理を行い、上記第一、第二の金属膜からなる合
金膜を生成し、上記合金膜の一部を上記開口部内に埋め
込む工程、上記合金膜のうち上記絶縁膜の一主面より上
部に積層された部分を除去し、上記開口部内に埋設され
た合金膜のみを残す工程を含むものである。
【0018】また、この発明による半導体装置の製造方
法は、上記のような半導体装置の製造方法において、特
に第一の金属膜をCVD技術を用いて積層するものであ
る。
【0019】さらに、この発明による半導体装置の製造
方法は、上記のような半導体装置の製造方法に加え、さ
らに、第一の金属膜はCu、Ge、Ga、Mg、Sn、
In、Sbのいずれかによって構成し、第二の金属膜は
Alによって構成するものである。
【0020】また、この発明による半導体装置の製造方
法は、上記のような半導体装置の製造方法に加え、第一
の金属膜はAl、Ge、Ga、Mg、Sn、In、Sb
のいずれかによって構成し、第二の金属膜はCuによっ
て構成するものである。
【0021】また、この発明による半導体装置の製造方
法は、熱処理(リフロー)を、第一、第二の金属膜を積
層後に行う場合を除き、上記第二の金属膜を積層する工
程と上記熱処理工程とを同時に処理するものである。
【0022】
【発明の実施の形態】
実施の形態1.図1は、この発明の実施の形態1の製造
方法によって形成した半導体装置の一断面図を示してお
り、図において、1は半導体基板、2は半導体基板1の
一主面上に10000Åの厚さにCVD技術によって積
層された絶縁物質からなる層間絶縁膜、3は層間絶縁膜
2の上面から半導体基板1の一主面までを選択的な異方
性エッチングによって開口したコンタクトホールを示し
ており、このコンタクトホール3は半導体基板1の表面
にイオン注入などによって形成された導電領域1aに接
している。
【0023】さらに、4はTiN膜等からなり、コンタ
クトホール3の内壁(側壁及び底面)及び層間絶縁膜2
の表面に付着した膜厚1000Åのバリアメタル、5は
バリアメタル4の上面に積層され、コンタクトホール3
内を完全に埋設した状態のAlとCuの合金膜であり、
コンタクトホール3内に埋設された部分であるコンタク
トプラグ6aと、層間絶縁膜2上に配線の形状にパター
ニングされた部分である上層配線6bからなっている。
【0024】次に、図1に示した半導体装置の製造方法
について以下に説明する。まず、図2に示すように半導
体基板1の一主面にシリコン酸化膜等の絶縁物質をCV
D技術を用いて10000Åの厚さに積層し、層間絶縁
膜2を形成する。その後、半導体基板1の表面の活性領
域となっている領域上に位置する層間絶縁膜2を選択的
に写真製版及び異方性エッチングを行うことで除去し、
開口径(X)が3000Åであるコンタクトホール3を
形成する。その後、イオン注入などにより、コンタクト
ホール3の下部に位置する半導体基板1の表面に導電領
域1aを形成する。
【0025】その後、図3に示すように、コンタクトホ
ール3の内壁及び層間絶縁膜2の表面にスパッタリング
若しくはCVD技術を用いてTiN膜等からなるバリア
メタル4を1000Åの厚さに積層する。次に、バリア
メタル4上にCu膜7をCVD技術により、150〜2
50℃の温度で、原材料ガスとしてはCu(HFA)
(tmvs)(ヘキサフルオロアセチルアセテートトリ
メチルビニルシリルカッパー)等を用いて、圧力1〜5
Torrの条件下において膜厚50〜100Åとなるよ
うに積層する。ここで形成するCu膜7は、CVD技術
により成膜を行っているため、層間絶縁膜2の表面上及
びコンタクトホール3の内壁にも均一な厚さとなるよう
に積層される。
【0026】さらに、Cu膜7の表面上にAl膜8をス
パッタリング法を用いて室温〜200℃の温度で、圧力
数mTorr、パワー数kwの条件下において、層間絶
縁膜2の上面に膜厚5000〜10000Åの厚さとな
るように成膜を行う。このAl膜8はスパッタリング法
によって形成しているためコンタクトホール3の側壁に
積層される膜厚は開口部上端から底面に向かって徐々に
減少し、また、底面においても層間絶縁膜2上面に積層
された膜厚よりも小さい膜厚のAl膜8が積層された状
態となる。
【0027】次に、図4に示すように、例えば、400
〜500℃で3〜5分のアニールを行う(リフロー)こ
とでCu膜7とAl膜8を反応させ、CuAlからなる
合金膜5とし、同時にコンタクトホール3内に合金膜5
を埋め込み、コンタクトプラグ6aを形成する。その
後、層間絶縁膜2上に積層された合金膜5及びバリアメ
タル4に対して写真製版とエッチングの組み合わせによ
りパターニングを行うなどして上層配線6bを形成する
ことで図1に示すようなコンタクトプラグ6aを含む半
導体装置を得る。
【0028】上記の熱処理による合金膜5の形成とコン
タクトプラグ6aの形成について、さらに説明を加える
と、400〜500℃の熱処理を加えた段階で、まずC
u膜7とAl膜8の界面近傍においてAl膜8にCuが
溶解し、この部分に合金膜5が形成される。さらに溶解
が進み、合金膜5を構成する物質の一方の濃度が、Al
とCuとの共晶反応点近傍の濃度(約33重量%)に達
すると、合金膜5の融点は550℃程度まで低下し、流
動性が改善され、コンタクトホール3内への埋め込みが
さらに容易となる。
【0029】本発明によれば、層間絶縁膜2の上層に積
層された金属膜の最表面のみが流動化するのではなく、
コンタクトホール3内及びその近傍のAl膜8とCu膜
7との界面においても合金膜5の流動性が増し、オーバ
ーハング形状の形成を防止しつつコンタクトホール3内
への良好な埋め込みが可能になる。さらに、Cu膜7は
Al膜8に吸収され、時間とともに徐々に拡散し、ほぼ
均一なCu濃度の合金膜5を形成できる。
【0030】また、リフローの初期段階においてはコン
タクトホール3内においては、コンタクトホール3の外
部よりもAlの量に対するCuの量が多く、相対的に見
てCu濃度が高いために、コンタクトホール3内におい
て特に流動性を向上させることができ、良好な埋め込み
特性のコンタクトプラグ6aを形成することが可能で、
リフロー後には、Cuが合金膜5全体に拡散するため
に、最終的には合金膜5のAlに対するCu濃度が小さ
くなり、コンタクトプラグ6aの抵抗及び、層間絶縁膜
2の上面に形成される上層配線6bの抵抗の上昇を抑制
することが可能である。
【0031】さらに、上記に示したCu膜7、Al膜8
の膜厚に限らず、積層するCu膜7、Al膜8の堆積量
を任意に調整することによって最終的に得られる合金膜
5の抵抗値を変化させることが可能である。
【0032】また、例えば、Alを主成分とするAlC
u合金膜5のCu濃度を最終的に0.5〜5重量%程度
とできれば、バリアメタル4上に積層する膜をCu単体
からなる膜ではなく、AlCuからなる合金膜とし、こ
の合金膜上に、さらにAl膜8を積層し、リフローを行
うことで図1に示すような良好な電気特性を有するコン
タクトプラグ6aを得ることが可能である。
【0033】さらに、本発明のCu膜7、Al膜8の積
層は比較的低温(常温〜200℃)の条件下において行
い、その後、リフローを行う方法を採っているため、高
温スパッタ法を用い、成膜しつつリフローを行う場合と
は異なり、合金膜5の表面には凹凸が生じることなく、
その後、上層配線6bをパターングする際にも、写真製
版時に合金膜5の表面において露光光が乱反射すること
なく、正確なパターニングを行うことが可能となる。
【0034】また、第一の金属膜であるCu膜7の代わ
りに、Ge、Ga、Mg、Sn、In、Sbのいずれか
からなる膜を積層することによっても、Cu膜7を積層
した場合と全く同様に良好なコンタクトプラグ形成を行
うことが可能である。
【0035】さらに、上記の例では、半導体基板1の表
面の導電領域1aと上層配線6bとを接続するコンタク
トプラグ6aの形成について述べたが、下層配線と上層
配線を接続するスルーホールを形成する場合、つまり、
下層配線を構成するAl、W等の金属膜、WSi2、T
iSi2等の金属シリサイド若しくは多結晶シリコン膜
等からなる膜で構成した後、上記のコンタクトプラグ6
aを形成する要領で、スルーホールを形成することも可
能である。上記の方法によって形成したスルーホールは
埋め込み特性に優れ、良好な電気特性を有するものとす
ることが可能である。
【0036】実施の形態2.実施の形態1においては、
半導体基板1上に積層された層間絶縁膜2にコンタクト
ホール3を開口し、バリアメタル4を積層後、Cu膜7
をCVD技術によって、原材料ガスとしてCu(HF
A)(tmvs)を用い、圧力1〜5Torr、150
〜250℃の温度という条件下で積層し、その後、スパ
ッタリング法によって圧力が数mTorr、パワーが数
kw、温度が室温〜200℃の比較的低温である条件下
においてAl膜8を積層する例を示した。この実施の形
態では、Al膜8をスパッタリング法によって形成する
のではなく、CVD技術を用いて形成する場合について
述べる。
【0037】まず、実施の形態1と同様に、層間絶縁膜
2内にコンタクトホール3を形成し、バリアメタル4を
1000Åの厚さとなるようにコンタクトホール3の内
壁と層間絶縁膜2の上面に付着形成し、さらにCu膜7
をCVD技術によってCu(HFA)(tmvs)等を
原材料ガスとし、圧力1〜5Torr、温度150〜2
50℃の条件下においてCVD技術を用いて50〜10
0Åの厚さとなるように積層する。
【0038】その後、図5に示すように、DMAH
((CH32AlH:ジメチルアルミハイドライド)若
しくはTIBA(トリイソブチルアルミ)等のガスを用
いて、温度150〜200℃、圧力数m〜数十mTor
r、RF(radio-frequency)電力100〜500Wの
条件下において、プラズマCVD技術により、層間絶縁
膜2の上面に積層される膜厚が5000〜10000Å
となるようにAl膜9を積層する。なお、この図5にお
いて、説明のために付した符号は、既に説明のために用
いた符号と同一符号は同一、若しくは相当部分を示すも
のである。
【0039】ここで形成したAl膜9は、プラズマCV
D技術で形成しているため、減圧で残留ガスの影響の少
ない状態で純度の高いAl膜が形成されるが、スパッタ
法で形成した膜と同様に層間絶縁膜2の上面で厚く、コ
ンタクトホール3内で薄く形成される。コンタクトホー
ル3の内壁には、均一な厚さのCu膜7が形成されてお
り、その後、例えば400〜500℃の温度で3〜5分
間の熱処理を行う(リフロー)ことで、実施の形態1の
図4に示す場合と同様に、Cu膜7とAl膜9の合金化
が生じ、合金膜5が生成され、これとともに合金膜5の
流動性が向上し、コンタクトホール3の開口部内に流れ
込み、ボイドを形成することなく完全にコンタクトホー
ル3の内部を埋設することが可能になる。
【0040】このように、Al膜9をプラズマCVD技
術によって形成する場合においても、その下層に積層し
たCu膜7をCVD技術を用いて十分な厚さに積層して
いるため、リフロー時にコンタクトホール3内部に形成
されるAlCu合金膜のCu濃度を所定値以上とするこ
とができ、十分な流動性を確保できるため、コンタクト
ホール内を完全に埋め込むことができる。
【0041】さらに、実施の形態1と同様に、リフロー
終了後には、Cuは合金膜5内部に拡散し、均一な濃度
となるため、最終的に得られるコンタクトプラグ6a及
び、層間絶縁膜2の表面上にその後のパターニングによ
って形成される上層配線6bの抵抗上昇を抑制でき、良
好な電気特性のコンタクトを含む半導体装置を得ること
が可能となる。
【0042】また、実施の形態1と同様に第一、第二の
金属膜であるCu膜7、Al膜9を低温で形成した後、
リフローを行うため、形成された合金膜5の表面は凹凸
のない平坦な面となり、その後のパターニングの写真製
版時に合金膜5の表面において露光光が乱反射せず、寸
法精度の高いパターニングを行うことが可能となる。
【0043】また、この実施の形態2においても、実施
の形態1と同様に、第一の金属膜であるCu膜7の代わ
りにGe、Ga、Mg、Sn、In、Sbのいずれかか
らなる膜を形成することでも全く同様の効果を得ること
が可能になる。
【0044】実施の形態3.次に、この発明の実施の形
態3について説明する。実施の形態1、2においては、
コンタクトホール3を形成後、バリアメタル4を成膜し
た後、第一の金属膜としてCu膜7を、さらに第二の金
属膜としてAl膜8(9)をそれぞれ形成した例を示し
た。
【0045】この実施の形態3では第一、第二の金属膜
を構成する物質を実施の形態1、2の場合とは逆に設定
し、第一の金属膜としてAl膜をDMAH若しくはTI
BA等のガスを用いて、温度150〜200℃、圧力1
〜2Torrの条件下において、CVD技術により、層
間絶縁膜2の上面に積層される膜厚がほぼ均一に50〜
100Åとなるように積層する。次に第二の金属膜とし
てCu膜をスパッタリング法よって形成する点に特徴が
ある。
【0046】次に、その製造方法について述べる。ま
ず、最初に、実施の形態1、2と同様に、半導体基板1
の一主面の導電領域を一部露出させるように層間絶縁膜
2を選択的にエッチングし、コンタクトホール3を形成
する(図2に相当する)。その後、TiN等からなるバ
リアメタル4をコンタクトホール3の内壁及び層間絶縁
膜2の上面にCVD技術、若しくはスパッタリング法を
用いて50〜100Åの厚さに積層する。
【0047】次に、図6に示すように、Al膜10をD
MAH、TIBA等のガスを用い、処理温度150〜2
00℃、圧力1〜2Torrの条件下においてCVD技
術によってバリアメタル4の表面上に50〜100Åの
厚さとなるように積層する。次に、Al膜10の表面上
に、スパッタリング法により層間絶縁膜2の上に積層さ
れる膜厚が5000〜10000ÅとなるようにCu膜
11を積層する。
【0048】その後、400〜500℃の温度で3〜5
分間リフローを行い、コンタクトホール3の空洞となっ
ている部分をAl膜、Cu膜からなる合金膜5によって
埋め込み、図1に示すようなコンタクトプラグ6aを形
成する。このリフロー後に得られるAl膜10とCu膜
11の合金膜5(実施の形態1とは構成する物質の比が
異なる)は、Cuを主成分として含有し、そのAl濃度
が0.5〜5重量%となるようにする。最後に、層間絶
縁膜2の上面に残った合金膜5及びバリアメタル4に対
してパターニングを行い、上層配線6bを形成すること
については既に説明した実施の形態1、2と同様であ
る。
【0049】このように、第一の金属膜としてAl膜1
0を形成し、第二の金属膜としてCu膜11を形成して
も、リフロー時にAl膜10とCu膜11との界面にお
いて溶解し、共晶反応点近傍の低融点のAlCu合金が
生成され、この合金膜が流動し、埋め込み特性を顕著に
向上させる。
【0050】Cuは単体であれば、その融点は1085
℃と高温であるが、Al膜と接する状態とすることで、
400〜500℃の熱処理でコンタクトホール3への効
果的な埋め込みを可能としている。また、Cuを主成分
とするAl濃度の小さい合金膜5をコンタクトプラグ6
及びその上部に形成される上層配線の原材料とできるた
め、低抵抗でかつエレクトロマイグレーション耐性に優
れた配線膜を得ることが可能になる。
【0051】また、第一の金属膜として形成するAl膜
10はGe、Ga、Mg、Sb、In、Snのいずれか
からなる金属であっても全く同様に効率良くコンタクト
ホール3を埋設し、コンタクトプラグ6aを形成するこ
とが可能である。
【0052】実施の形態4.次に実施の形態4について
説明する。実施の形態3ではコンタクトホール3を形成
後、バリアメタル4を積層し、第一の金属膜としてAl
膜10をCVD技術を用いて積層し、さらにCu膜11
をスパッタリング法によって圧力数mTorr、パワー
数kw、温度を室温〜200℃の条件下において積層
後、リフローを行い、コンタクトホール3内への埋め込
みを行うというものであった。この実施の形態4では、
第一の金属膜であるAl膜は実施の形態3と同様に形成
を行い、第二の金属膜であるCu膜11については、プ
ラズマCVD技術を用いて成膜を行うという点に特徴が
ある。
【0053】第二の金属膜としてCu膜11aを形成し
た段階での断面図を図7に示す。このCu膜11aはプ
ラズマCVD技術により比較的減圧(数mTorr〜数
十mTorr)でRF電力100〜500W、温度15
0〜250℃で形成するため、熱CVD技術により形成
された膜に比べCVD反応室の残留ガスの影響が少な
く、純度の高い膜が形成されるが、スパッタ法と同様
に、層間絶縁膜2上面(5000〜10000Å)に比
べてコンタクトホール3内壁は薄い(200〜1000
Å)膜が形成された状態となる。
【0054】その後、実施の形態3と同様にリフローを
行うことによって、コンタクトホール3の内部にAl膜
10とCu膜11a及びそれらの合金膜が流動性を増す
ことで、流れ込み、最終的に、合金膜5(実施の形態1
とは構成する物質の比が異なる)のAl濃度、Cu濃度
は異なるが、図1に示すコンタクトプラグ構造を得るこ
とができ、実施の形態3とほぼ同様の効果を有する良好
な電気特性のコンタクトプラグ6aを有する半導体装置
を形成することが可能である。
【0055】実施の形態5.次に、この発明の実施の形
態5について説明する。既に説明した実施の形態におい
ては、コンタクトプラグ6a及び上層配線となる第一の
金属膜と第二の金属膜を形成後に熱処理により第二の金
属膜をリフローしていた。しかし、この実施の形態5で
は、第一の金属膜としてCu膜をCVD技術を用いて形
成し、第二の金属膜としてCu膜を400〜500℃の
高温下において、スパッタリング法によって成膜を行う
という点に特徴がある。
【0056】従来の技術にあるように、Al膜を高温下
で形成すると表面の凹凸の激しい膜となり、写真製版が
困難になり、時にはボイドが形成されたりしていた。
【0057】しかし、本発明では、第一の金属膜とし
て、最初にCu膜を熱CVD技術によってコンタクトホ
ール3内に均一な厚さ50〜100Åとなるように積層
し、その後、高温下においてスパッタリング法でAl膜
を層間絶縁膜2上に積層される膜厚が5000〜100
00Å程度となるように成膜を行うことで、高温下にお
けるAl膜の形成と同時にコンタクトホール3内及びそ
の近傍においてCu濃度が約30重量%に近づき流動性
が増し、コンタクトホール3の空洞の部分へと流動化し
た金属膜が流れ込み、隙間なくコンタクトホール3内部
を埋めることが可能となり、良好な電気特性のコンタク
トプラグ6aを形成することが可能となる。
【0058】この実施の形態5では、第一の金属膜とし
てCuを積層後、第二の金属膜としてAlを高温下にお
いて積層するため、Al積層段階初期に形成されるAl
Cu合金は、Cuが高濃度に含有されているため、グレ
イン成長が抑制でき、コンタクトホールの埋め込み特性
を向上させつつ、得られる合金膜の表面を平坦なものと
することが可能になる。
【0059】表面が平坦な合金膜が形成できることで、
この合金膜及びこの下層のバリアメタルのパターニング
のための写真製版工程において、露光光が合金膜表面に
おいて乱反射することなく、良好な状態での露光が可能
となり、正確な寸法の上層配線を得ることができる。
【0060】実施の形態6.既に説明した実施の形態1
〜5においては、半導体基板の一主面に形成された導電
領域若しくは下層配線と上層配線を接続するコンタクト
及びスルーホールの形成方法について述べた。次に、こ
の発明の実施の形態6として実施の形態1〜5のコンタ
クトプラグの形成方法を応用した配線の形成方法につい
て述べる。
【0061】図8は本実施の形態6の製造方法によって
形成した配線の配線幅方向に沿って切断した場合の断面
図を示すものであり、図において15は、層間絶縁膜2
の表面に形成された溝14の内部にバリアメタル4を介
して形成された合金膜からなる埋め込み配線を示してお
り、既に説明のために用いた符号と同一符号は同一、若
しくは相当部分を示すものである。この埋め込み配線1
5は、上記の実施の形態1〜7のコンタクトプラグ6と
同様の方法で形成されたものであり、その形成方法の一
例を次に示す。
【0062】まず、図9に示すように、半導体基板1の
上層に層間絶縁膜2を10000Å程度の厚さに積層す
る。その後、写真製版及び異方性エッチングを行うこと
によって深さ4000Åで幅4000Å、長さ数十μm
程度の寸法の溝14を形成する。その後、図10に示す
ように、少なくとも溝14内壁に付着するようにCVD
技術若しくはスパッタリング法を用いてバリアメタル4
として例えばTiNを500Å程度の厚さに積層する。
【0063】さらにバリアメタル4の上層に、CVD技
術によって第一の金属膜であるCu膜16を50〜10
0Å程度の厚さとなるように積層し、さらに上層にスパ
ッタリング法又はプラズマCVD法によってAl膜17
を5000Åの厚さとなるように積層する。なお、上記
の各膜の膜厚は、層間絶縁膜2の上面に積層される膜厚
を示している。
【0064】また、上記のCu膜16とAl膜17の形
成方法については、実施の形態1〜5に示した製造方法
に対応する第一の金属膜と第二の金属膜の成膜方法に従
って、同様に処理することが可能である。また、図11
は後工程において埋め込み配線15が形成される溝14
の長さ方向に沿った断面図を示すものである。
【0065】図10に示すように、他の実施の形態のよ
うにスパッタリング法又はプラズマCVD法によってA
l膜17を成膜すると、溝14の内部においては、その
Al膜17の膜厚は、溝14の開口部上端から底面にか
けて徐々に小さくなる傾向にあることが分かる。
【0066】次に、図12に示すように、実施の形態1
と同様に400〜500℃の条件下において3〜5分間
の熱処理を行い(リフロー)、Al膜17を流動させて
溝14の内部への埋め込みを行う。この熱処理によっ
て、第一、第二の金属膜であるCu膜16及びAl膜1
7は合金膜18となる。
【0067】その後、層間絶縁膜2の一主面より上に位
置するバリアメタル4及び合金膜18に対し、CMP
(chemical mechanical polishing)法によって研磨を
行い、溝14の内部にのみバリアメタル4及び合金膜1
8を残した状態とする。このような処理を行うことで図
9に示すような埋め込み配線15を得ることが可能とな
る。
【0068】また、上記のような例に限らず、第一、第
二の金属膜として形成する膜の堆積量の比率を変化させ
ることで最終的に得られる埋め込み配線15の配線抵抗
を調整することが可能であり、さらに第一の金属膜を構
成する物質を、他の実施の形態と同様に、Ga、Ge、
In、Sn、Mg、Sbによって形成することも可能で
あり、その場合においても、この例のようにCu膜16
を積層した場合と全く同様の効果を有するものである。
【0069】さらに、この実施の形態6において、第一
の金属膜はCVD技術により形成したCu膜、第二の金
属膜はスパッタリングによって形成したAl膜として例
示したが、これに限らず、実施の形態1ないし6の場合
に対応する成膜方法、構成物質を用いて第一、第二の金
属膜を成膜し、ボイド等が形成されておらず、低抵抗で
埋め込み配線15を形成することが可能となる。
【0070】このように、コンタクトプラグの形成だけ
に限らず、層間絶縁膜2等の絶縁膜中に溝14を設け、
この内部に良好な電気特性の埋め込み配線を形成するこ
とも可能である。
【0071】
【発明の効果】この発明は、コンタクトホール内にバリ
アメタルを介して第一の金属膜を埋め込む際、この膜を
均一な厚さとして形成し、また上層に堆積する第二の金
属膜に対し、十分な膜厚を確保できるようにすること
で、熱処理時にコンタクトホール内において、ボイドを
生じることなく完全に埋め込みを行うことが可能であ
り、良好な電気特性のコンタクトプラグを有する半導体
装置を形成することが可能となる。
【0072】また、この発明は、コンタクトホールの開
口部内の埋め込みを行うリフロー(熱処理)は、コンタ
クトホール内部に第一、第二の金属膜積層後に行う方法
を採っているため、最終的に得られる第一、第二の金属
膜からなる合金膜の表面には凹凸がなく平坦なものとな
っている。これによって、上層配線のパターニングの際
の写真製版工程において露光光が合金膜の表面で乱反射
することがなく、正確なパターニングが可能となる。
【0073】さらに、層間絶縁膜等の絶縁物質内に埋め
込み配線を形成する場合にも、コンタクトを形成する場
合と同様に、コンタクトホールの代わりに溝を設け、こ
の溝内に第一、第二の金属膜を積層し、リフローを行う
ことで合金膜の生成と同時に溝を埋め込み、溝上に残っ
た合金膜を除去することで埋め込み配線を形成すること
が可能である。このように形成した埋め込み配線は、第
一、第二の金属膜の流動性が溝内においても向上するた
め、埋め込みが容易になるという効果がある。
【0074】また、コンタクトホール内にバリアメタル
を介して第一、第二の金属膜を形成する際に、第一の金
属膜の形成は熱CVD等の技術を用いて行い、第二の金
属膜は常温下においてスパッタリング法又はプラズマC
VD法によって形成することで、第一の金属膜はコンタ
クトホール内において均一な膜厚となるように積層し、
コンタクトホール側壁に付着した第二の金属膜はコンタ
クトホールの開口部上端から底面に向かって徐々にその
膜厚が減少する傾向となるため、コンタクトホール内
部、特に底面近傍において合金膜を構成する物質の一方
の濃度が、共晶反応点近傍の濃度に近い値となり、金属
膜(合金膜)の融点が低下し、流動性が改善され、コン
タクトホール内への埋め込みがさらに容易となる。
【0075】また、コンタクトホール内にバリアメタル
を介して積層する第一の金属膜をCuで、第二の金属膜
をAl、Ga、Ge、Mg、In、Sn、Sbのいずれ
かで構成することが可能であり、優れた電気特性のコン
タクトを有する半導体装置を形成することが可能とな
る。
【0076】また、上記の場合とは逆に、第一の金属膜
をAl、Ga、Ge、Mg、In、Sn、Sbのいずれ
かで構成し、第二の金属膜をCu膜で構成することでも
良好な埋め込みを行うことが可能であり、優れた電気特
性のコンタクトを有する半導体装置を形成することが可
能となる。
【0077】さらに、コンタクトホール内にバリアメタ
ルを介して積層する第一、第二の金属膜の内、第二の金
属膜を積層すると同時に熱処理を行う場合、つまり高温
下において第二の金属膜を積層する方法を採る場合にお
いても、第一の金属膜をコンタクトホール内においても
均一な厚さとなるように積層し、特にコンタクトホール
の底面近傍で十分な厚さを持つように形成しているた
め、第一、第二の金属膜の比率が共晶反応点の濃度に近
い値となるため、コンタクトホールへの埋め込みが容易
になるという効果があり、第一、第二の金属膜を積層し
た後に熱処理をする場合よりも工程数を少なくすること
が可能となる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1を示す半導体装置の
断面図である。
【図2】 この発明の実施の形態1の製造フローを示す
図である。
【図3】 この発明の実施の形態1の製造フローを示す
図である。
【図4】 この発明の実施の形態1の製造フローを示す
図である。
【図5】 この発明の実施の形態2の製造フローを示す
図である。
【図6】 この発明の実施の形態3の製造フローを示す
図である。
【図7】 この発明の実施の形態4の製造フローを示す
図である。
【図8】 この発明の実施の形態6を示す半導体装置の
断面図である。
【図9】 この発明の実施の形態6の製造フローを示す
図である。
【図10】 この発明の実施の形態6の製造フローを示
す図である。
【図11】 この発明の実施の形態6の製造フローを示
す図である。
【図12】 この発明の実施の形態6の製造フローを示
す図である。
【図13】 従来の技術を示す図である。
【図14】 従来の技術を示す図である。
【図15】 従来の技術を示す図である。
【図16】 従来の技術を示す図である。
【図17】 従来の技術を示す図である。
【図18】 従来の技術を示す図である。
【図19】 従来の技術を示す図である。
【符号の説明】
1.半導体基板 1a.導電領域 2.層間絶縁膜 3.コンタクトホール 4.バリアメタル 5、18.合金膜 6a.コンタクトプラグ 6b.上層配線 7、11、11a、13、16.Cu膜 8、9、10、12、17.Al膜 14.溝 15.埋め込み配線

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板内の導電領域若しくは半導体
    基板上の配線上に積層された層間絶縁膜に選択的にエッ
    チングを行い、上記層間絶縁膜の上面から上記導電領域
    若しくは上記配線の上面の高さにかけてコンタクトホー
    ルを開口する工程、少なくとも上記コンタクトホールの
    底面を含む内壁にバリアメタルを介して第一の金属膜を
    積層する工程、上記第一の金属膜の上面に第二の金属膜
    を積層する工程、熱処理を行い、上記第一、第二の金属
    膜の合金膜を生成し、上記コンタクトホール内に上記合
    金膜を埋設し、コンタクトプラグを形成する工程を含む
    半導体装置の製造方法において、上記第一の金属膜は、
    少なくとも上記コンタクトホールの内壁に均一な厚さと
    なるように積層されることを特徴とする半導体装置の製
    造方法。
  2. 【請求項2】 半導体基板内の導電領域若しくは半導体
    基板上の配線上に積層された層間絶縁膜に選択的にエッ
    チングを行い、上記層間絶縁膜の上面から上記導電領域
    若しくは上記配線の上面の高さにかけてコンタクトホー
    ルを開口する工程、少なくとも上記コンタクトホールの
    底面を含む内壁にバリアメタルを介して第一の金属膜を
    積層する工程、上記第一の金属膜の上面に第二の金属膜
    を積層する工程、熱処理を行い、上記第一、第二の金属
    膜の合金膜を生成し、上記コンタクトホール内に上記合
    金膜を埋設し、コンタクトプラグを形成する工程を含む
    半導体装置の製造方法において、上記熱処理工程は、上
    記第一、第二の金属膜を積層後に行うことを特徴とする
    半導体装置の製造方法。
  3. 【請求項3】 絶縁膜の一主面下に所定の形状の開口部
    を形成する工程、上記開口部の内壁を含む上記絶縁膜の
    表面上にバリアメタルを介して第一の金属膜を積層する
    工程、上記第一の金属膜の上面に第二の金属膜を積層す
    る工程、熱処理を行い、上記第一、第二の金属膜からな
    る合金膜を生成し、上記合金膜の一部を上記開口部内に
    埋め込む工程、上記合金膜のうち上記絶縁膜の一主面よ
    り上部に積層された部分を除去し、上記開口部内に埋設
    された合金膜を残す工程を含むことを特徴とする半導体
    装置の製造方法。
  4. 【請求項4】 第一の金属膜はCVD技術を用いて積層
    することを特徴とする請求項1〜3のいずれか一項記載
    の半導体装置の製造方法。
  5. 【請求項5】 第一の金属膜はCu、Ge、Ga、M
    g、Sn、In、Sbのいずれかによって構成され、第
    二の金属膜はAlによって構成されることを特徴とする
    請求項1〜3のいずれか一項記載の半導体装置の製造方
    法。
  6. 【請求項6】 第一の金属膜はAl、Ge、Ga、M
    g、Sn、In、Sbのいずれかによって構成され、上
    記第二の金属膜はCuによって構成されることを特徴と
    する請求項1〜3のいずれか一項記載の半導体装置の製
    造方法。
  7. 【請求項7】 第二の金属膜を積層する工程と熱処理工
    程を同時に処理することを特徴とする請求項1、3、5
    のいずれか一項記載の半導体装置の製造方法。
JP8194711A 1996-07-24 1996-07-24 半導体装置の製造方法 Pending JPH1041386A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8194711A JPH1041386A (ja) 1996-07-24 1996-07-24 半導体装置の製造方法
CH00490/97A CH692028A5 (de) 1996-07-24 1997-02-28 Speisegerät für die Funkenerosion.
US08/813,939 US6080953A (en) 1996-07-24 1997-03-03 Power supply device for electrical discharge machining

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8194711A JPH1041386A (ja) 1996-07-24 1996-07-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1041386A true JPH1041386A (ja) 1998-02-13

Family

ID=16328987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8194711A Pending JPH1041386A (ja) 1996-07-24 1996-07-24 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6080953A (ja)
JP (1) JPH1041386A (ja)
CH (1) CH692028A5 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091875A (ja) * 2006-09-29 2008-04-17 Hynix Semiconductor Inc 半導体素子の金属配線及びその形成方法
JP2011086825A (ja) * 2009-10-16 2011-04-28 Ulvac Japan Ltd 銅薄膜形成方法及び銅薄膜付き基板
JP2013125554A (ja) * 2011-12-13 2013-06-24 Showa Denko Kk 磁気記録媒体の製造方法、磁気記録媒体及び磁気記録再生装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602005023981D1 (de) * 2005-08-01 2010-11-18 Agie Charmilles S A Verfahren zum Betreiben einer Funkenerosionsmaschine und Funkenerosionsmaschine.
ES2660512T3 (es) 2013-08-29 2018-03-22 Agie Charmilles Sa Máquina de electroerosión por hilo
CN105195840B (zh) * 2015-09-14 2017-11-14 佛山市铬维科技有限公司 一种可自动升压的电火花加工电源的控制方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5973224A (ja) * 1982-10-20 1984-04-25 Mitsubishi Electric Corp 放電加工用電源装置
JPH0266922A (ja) * 1988-09-01 1990-03-07 Matsushita Electric Ind Co Ltd 固体電解コンデンサの製造方法
JPH036848A (ja) * 1989-06-03 1991-01-14 Hitachi Ltd 半導体冷却モジュール
CN1055684A (zh) * 1990-02-26 1991-10-30 埃洛斯公司 电蚀加工设备的综合间隙箱
US5166489A (en) * 1990-02-26 1992-11-24 Elox Corporation Integrated gapbox for electroerosive machining apparatus
JPH05162021A (ja) * 1991-12-13 1993-06-29 Mitsubishi Electric Corp ワイヤ放電加工装置
CA2102662C (en) * 1992-11-09 1997-10-07 Shinya Akamatsu Structure for cooling an integrated circuit
US5316077A (en) * 1992-12-09 1994-05-31 Eaton Corporation Heat sink for electrical circuit components
JP3519150B2 (ja) * 1994-12-22 2004-04-12 株式会社ソディック 放電加工用回路装置及び放電加工装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091875A (ja) * 2006-09-29 2008-04-17 Hynix Semiconductor Inc 半導体素子の金属配線及びその形成方法
JP2011086825A (ja) * 2009-10-16 2011-04-28 Ulvac Japan Ltd 銅薄膜形成方法及び銅薄膜付き基板
JP2013125554A (ja) * 2011-12-13 2013-06-24 Showa Denko Kk 磁気記録媒体の製造方法、磁気記録媒体及び磁気記録再生装置

Also Published As

Publication number Publication date
CH692028A5 (de) 2002-01-15
US6080953A (en) 2000-06-27

Similar Documents

Publication Publication Date Title
US5910020A (en) Method for fabricating a semiconductor device having a refractory metal pillar for electrical connection
US6229211B1 (en) Semiconductor device and method of manufacturing the same
US6566258B1 (en) Bi-layer etch stop for inter-level via
JP2985692B2 (ja) 半導体装置の配線構造及びその製造方法
JPH10247650A (ja) 銅線相互接続及び選択cvdアルミニウムプラグを用いた完全平坦化二重ダマシーンメタライゼーション
JP2000150647A (ja) 配線構造およびその製造方法
JP2004063556A (ja) 半導体装置の製造方法
JP2002075994A (ja) 半導体装置及びその製造方法
JPH07211776A (ja) 半導体基板に導体路を形成する方法
JPH0936230A (ja) 半導体装置の製造方法
US6339029B1 (en) Method to form copper interconnects
US6027994A (en) Method to fabricate a dual metal-damascene structure in a substrate
KR20010076659A (ko) 반도체 소자의 배선형성 방법
KR100331906B1 (ko) 반도체 장치의 제조 방법
US6492267B1 (en) Low temperature nitride used as Cu barrier layer
JP3391933B2 (ja) 半導体素子とその製造方法
JP3816091B1 (ja) 半導体装置及びその製造方法
JP2000332106A (ja) 半導体装置およびその製造方法
JPH1041386A (ja) 半導体装置の製造方法
JP2573621B2 (ja) 電気的相互接続部の製造方法
JP2560626B2 (ja) 半導体装置の製造方法
JPH06204218A (ja) 半導体装置の製造方法
JP3269490B2 (ja) 半導体集積回路装置およびその製造方法
JPH08139190A (ja) 半導体装置の製造方法
JP2004356315A (ja) 半導体装置及びその製造方法