JPH10247650A - 銅線相互接続及び選択ｃｖｄアルミニウムプラグを用いた完全平坦化二重ダマシーンメタライゼーション - Google Patents
銅線相互接続及び選択ｃｖｄアルミニウムプラグを用いた完全平坦化二重ダマシーンメタライゼーションInfo
- Publication number
- JPH10247650A JPH10247650A JP9370395A JP37039597A JPH10247650A JP H10247650 A JPH10247650 A JP H10247650A JP 9370395 A JP9370395 A JP 9370395A JP 37039597 A JP37039597 A JP 37039597A JP H10247650 A JPH10247650 A JP H10247650A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum
- deposition
- barrier layer
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 39
- 229910052782 aluminium Inorganic materials 0.000 title claims description 41
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title claims description 41
- 230000009977 dual effect Effects 0.000 title claims description 25
- 238000001465 metallisation Methods 0.000 title description 14
- 238000000034 method Methods 0.000 claims abstract description 76
- 238000000151 deposition Methods 0.000 claims abstract description 75
- 229910052751 metal Inorganic materials 0.000 claims abstract description 69
- 239000002184 metal Substances 0.000 claims abstract description 69
- 230000004888 barrier function Effects 0.000 claims abstract description 52
- 230000008021 deposition Effects 0.000 claims abstract description 51
- 239000010949 copper Substances 0.000 claims abstract description 36
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 34
- 229910052802 copper Inorganic materials 0.000 claims abstract description 32
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 28
- 239000000126 substance Substances 0.000 claims abstract description 9
- 238000005498 polishing Methods 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 43
- 230000002708 enhancing effect Effects 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 238000005240 physical vapour deposition Methods 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 239000010936 titanium Substances 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims 2
- 238000000354 decomposition reaction Methods 0.000 abstract description 6
- 238000001947 vapour-phase growth Methods 0.000 abstract 1
- 238000005755 formation reaction Methods 0.000 description 22
- 239000000758 substrate Substances 0.000 description 19
- 239000010408 film Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 239000002243 precursor Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000006911 nucleation Effects 0.000 description 4
- 238000010899 nucleation Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229940024548 aluminum oxide Drugs 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- TUTOKIOKAWTABR-UHFFFAOYSA-N dimethylalumane Chemical compound C[AlH]C TUTOKIOKAWTABR-UHFFFAOYSA-N 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- -1 acetone or EKC Chemical class 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000024121 nodulation Effects 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
- H01L21/28562—Selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 本発明は、一般的にの高度に集積された相互
接続部を形成するためのメタライゼーションプロセスを
提供する。 【解決手段】 更に詳細には、本発明は、バリア層内に
形成された、金属ワイアで埋め込まれた選択化学気相堆
積アルミニウム（ＣＶＤ−Ａｌ）バイアを組み込んだデ
ュアルダマシーン相互接続モジュールを提供する。本発
明は、アルミニウムより低い抵抗率（高い導電性）及び
高いエレクトロマイグレーション耐性を有する銅ワイア
を有すること、銅ワイア及び包囲している絶縁材料との
間にバリア層を提供すること、ボイドのないサブハーフ
ミクロン選択ＣＶＤ−Ａｌバイアプラグを提供するこ
と、及びこのような集積性を達成するためのプロセスス
テップ数を低減すること、といった利点を提供する。
接続部を形成するためのメタライゼーションプロセスを
提供する。 【解決手段】 更に詳細には、本発明は、バリア層内に
形成された、金属ワイアで埋め込まれた選択化学気相堆
積アルミニウム（ＣＶＤ−Ａｌ）バイアを組み込んだデ
ュアルダマシーン相互接続モジュールを提供する。本発
明は、アルミニウムより低い抵抗率（高い導電性）及び
高いエレクトロマイグレーション耐性を有する銅ワイア
を有すること、銅ワイア及び包囲している絶縁材料との
間にバリア層を提供すること、ボイドのないサブハーフ
ミクロン選択ＣＶＤ−Ａｌバイアプラグを提供するこ
と、及びこのような集積性を達成するためのプロセスス
テップ数を低減すること、といった利点を提供する。
Description
【０００１】
〔発明の分野〕本発明は、半導体デバイスを製造するた
めのメタライゼーション法に関する。より詳細には、本
発明は、銅線相互接続部及び選択ＣＶＤ金属バイアプラ
グを用いた、完全に平坦化されたデュアル（二重化、du
al）ダマシーンメタライゼーションに関する。
めのメタライゼーション法に関する。より詳細には、本
発明は、銅線相互接続部及び選択ＣＶＤ金属バイアプラ
グを用いた、完全に平坦化されたデュアル（二重化、du
al）ダマシーンメタライゼーションに関する。
【０００２】[関連技術の背景]サブハーフミクロンのマ
ルチレベルメタライゼーションは、次世代超大規模集積
化（ＶＬＳＩ）の鍵となる技術のひとつである。この技
術の中心となるマルチレベル相互接続部には、コンタク
ト、バイア、ライン及び他の特徴部を含む高アスペクト
比の開口部内に形成された相互接続特徴部の平担化が必
要とされる。これら相互接続特徴部を信頼できるように
形成することは、ＶＬＳＩの成功にとって、そして、個
々の基板及びダイ上の回路密度及び品質を向上させるべ
く継続されてきた努力にとって、非常に重要である。
ルチレベルメタライゼーションは、次世代超大規模集積
化（ＶＬＳＩ）の鍵となる技術のひとつである。この技
術の中心となるマルチレベル相互接続部には、コンタク
ト、バイア、ライン及び他の特徴部を含む高アスペクト
比の開口部内に形成された相互接続特徴部の平担化が必
要とされる。これら相互接続特徴部を信頼できるように
形成することは、ＶＬＳＩの成功にとって、そして、個
々の基板及びダイ上の回路密度及び品質を向上させるべ
く継続されてきた努力にとって、非常に重要である。
【０００３】回路密度が増加すると、バイア、コンタク
ト及び他の特徴部の幅は、それらの間の絶縁材料の幅と
同様に減少する。従って、ますます小さくなってくる、
ボイドのない特徴部の形成に多大な努力が向けられてい
る。そのような方法のひとつに、基板面上に提供された
露出したニュークリエーション（核形成nucleation）面
上のみに、構成材料の選択（的）堆積（ＣＶＤ）を行う
ものがある。選択ＣＶＤでは、化学気相堆積の材料が導
電性基板と接触した時に膜層が堆積される。この構成材
料は、そのような基板上で核となって、更に堆積が進行
する金属表面が作られる。
ト及び他の特徴部の幅は、それらの間の絶縁材料の幅と
同様に減少する。従って、ますます小さくなってくる、
ボイドのない特徴部の形成に多大な努力が向けられてい
る。そのような方法のひとつに、基板面上に提供された
露出したニュークリエーション（核形成nucleation）面
上のみに、構成材料の選択（的）堆積（ＣＶＤ）を行う
ものがある。選択ＣＶＤでは、化学気相堆積の材料が導
電性基板と接触した時に膜層が堆積される。この構成材
料は、そのような基板上で核となって、更に堆積が進行
する金属表面が作られる。
【０００４】選択ＣＶＤ金属堆積（選択的なＣＶＤによ
る金属の堆積）は、ＣＶＤ金属（ＣＶＤによって堆積さ
れる金属）前駆ガスの分解が、通常は、導電性ニューク
リエーション膜からの電子ソースを必要とする事実に基
づいている。従来の選択ＣＶＤ金属堆積プロセスによる
と、金属は、下地導電層からの金属膜、ドープされたシ
リコン又は金属シリサイドが露出した開口部の底部で成
長するが、フィールドや開口部壁等の絶縁面上では成長
しないであろう。下地導金属膜、即ちドープされたシリ
コンは、絶縁フィールド及び開口部壁と異なり電気的に
導電性であり、金属前駆ガスの分解に必要な電子を供給
して、結果として金属の堆積を行う。選択堆積の結果に
よって、開口部内でのＣＶＤ金属のエピタキシャル「ボ
トムアップ」成長を提供することができ、寸法が非常に
小さく（＜０．２５ミクロン）高アスペクト比（＞５：
１）のバイア又はコンタクト開口部を埋め込むことがで
きる。
る金属の堆積）は、ＣＶＤ金属（ＣＶＤによって堆積さ
れる金属）前駆ガスの分解が、通常は、導電性ニューク
リエーション膜からの電子ソースを必要とする事実に基
づいている。従来の選択ＣＶＤ金属堆積プロセスによる
と、金属は、下地導電層からの金属膜、ドープされたシ
リコン又は金属シリサイドが露出した開口部の底部で成
長するが、フィールドや開口部壁等の絶縁面上では成長
しないであろう。下地導金属膜、即ちドープされたシリ
コンは、絶縁フィールド及び開口部壁と異なり電気的に
導電性であり、金属前駆ガスの分解に必要な電子を供給
して、結果として金属の堆積を行う。選択堆積の結果に
よって、開口部内でのＣＶＤ金属のエピタキシャル「ボ
トムアップ」成長を提供することができ、寸法が非常に
小さく（＜０．２５ミクロン）高アスペクト比（＞５：
１）のバイア又はコンタクト開口部を埋め込むことがで
きる。
【０００５】単体アルミニウム（Ａｌ）及びその合金
は、アルミニウムの低い抵抗率及び二酸化シリコン（Ｓ
ｉＯ2）に対する優れた付着性、パターンニングの容易
性及び高純度のために、従来より半導体処理におけるラ
イン及びプラグの形成に使用されてきた金属である。更
に、上記の選択ＣＶＤプロセスを促進するアルミニウム
前駆ガスは市販されている。しかし、アルミニウムは、
エレクトロマイグレーションに対しては抵抗率が高く、
問題を有している。エレクトロマイグレーションは、製
造中に起きる故障と相対して、回路の操作中に金属回路
内に起きる現象である。エレクトロマイグレーション
は、回路内でセットアップされる電場内の金属の拡散に
よって発生する。金属は、数時間に亘る操作の後に一端
から他端に移送されて、やがては完全に分離し、回路内
に穴を発生させる。この問題は、Ｃｕをドープし、性質
を改善することによって時には克服される。しかし、エ
レクトロマイグレーションは、集積度が増加するにつれ
悪化する問題である。
は、アルミニウムの低い抵抗率及び二酸化シリコン（Ｓ
ｉＯ2）に対する優れた付着性、パターンニングの容易
性及び高純度のために、従来より半導体処理におけるラ
イン及びプラグの形成に使用されてきた金属である。更
に、上記の選択ＣＶＤプロセスを促進するアルミニウム
前駆ガスは市販されている。しかし、アルミニウムは、
エレクトロマイグレーションに対しては抵抗率が高く、
問題を有している。エレクトロマイグレーションは、製
造中に起きる故障と相対して、回路の操作中に金属回路
内に起きる現象である。エレクトロマイグレーション
は、回路内でセットアップされる電場内の金属の拡散に
よって発生する。金属は、数時間に亘る操作の後に一端
から他端に移送されて、やがては完全に分離し、回路内
に穴を発生させる。この問題は、Ｃｕをドープし、性質
を改善することによって時には克服される。しかし、エ
レクトロマイグレーションは、集積度が増加するにつれ
悪化する問題である。
【０００６】一方、銅及びをその合金は、アルミニウム
より低い抵抗率とかなり高いエレクトロマイグレーショ
ン耐性を有している。これらの特性は、高度の集積度で
発生する高い電流密度を支持するために重要であり、デ
バイス速度を増加する。しかし、マルチレベルメタライ
ゼーション装置での銅金属を集積するうえの主要な問題
は、（１）エッチング技術を用いての金属のパターンニ
ングの困難性と、（２）ＣＶＤプロセスを用いずにＰＶ
Ｄを用いて小さなバイアを埋め込むこととにある。サブ
ミクロン最小特徴サイズのデバイスに対しては、液体表
面張力、等方エッチプロファイル及びオーバエッチの困
難性のために、銅のパターンニングにウエットエッチ技
術は適応することができず、また信頼性を有するドライ
エッチプロセスはない。
より低い抵抗率とかなり高いエレクトロマイグレーショ
ン耐性を有している。これらの特性は、高度の集積度で
発生する高い電流密度を支持するために重要であり、デ
バイス速度を増加する。しかし、マルチレベルメタライ
ゼーション装置での銅金属を集積するうえの主要な問題
は、（１）エッチング技術を用いての金属のパターンニ
ングの困難性と、（２）ＣＶＤプロセスを用いずにＰＶ
Ｄを用いて小さなバイアを埋め込むこととにある。サブ
ミクロン最小特徴サイズのデバイスに対しては、液体表
面張力、等方エッチプロファイル及びオーバエッチの困
難性のために、銅のパターンニングにウエットエッチ技
術は適応することができず、また信頼性を有するドライ
エッチプロセスはない。
【０００７】選択無電解メッキ、選択化学気相堆積、高
温反応イオンエッチング及びリフトオフ処理を含んだ、
多くの方法が、パターンニングされた銅相互接続部を作
るために提案されてきた。無電解メッキでは、相互接続
部のフロアを導電性にするためにフロアに種をまかなく
てならない。これによって導電性フロアはチャージされ
て、溶液及び槽から銅を引き付けることができる。
温反応イオンエッチング及びリフトオフ処理を含んだ、
多くの方法が、パターンニングされた銅相互接続部を作
るために提案されてきた。無電解メッキでは、相互接続
部のフロアを導電性にするためにフロアに種をまかなく
てならない。これによって導電性フロアはチャージされ
て、溶液及び槽から銅を引き付けることができる。
【０００８】選択化学気相堆積は、通常、電気的に導電
的な表面で金属前駆ガスを分解する。しかし、選択ＣＶ
Ｄ銅に対する信頼性を有するプロセスはない。
的な表面で金属前駆ガスを分解する。しかし、選択ＣＶ
Ｄ銅に対する信頼性を有するプロセスはない。
【０００９】高温反応イオンエッチング（ＲＩＥ）或い
はスパッタエッチングも、銅層をパターンニングするた
めに使用される。更に、ＲＩＥは、過剰な金属が剥離層
（release layer）によって構造体から持ち上げられ
て、銅の特徴部が内部に形成された平坦面を残すリフト
オフ処理と共に使用されることができる。
はスパッタエッチングも、銅層をパターンニングするた
めに使用される。更に、ＲＩＥは、過剰な金属が剥離層
（release layer）によって構造体から持ち上げられ
て、銅の特徴部が内部に形成された平坦面を残すリフト
オフ処理と共に使用されることができる。
【００１０】銅の金属配線の更に他の技術には、ＳｉＯ
2等の絶縁材料の厚い層内にあるトラフ及び／又はコン
タクトのパターンニング及びエッチングが含まれる。そ
れらの後に、Ｔｉ、ＴｉＷ又はＴｉＮ等のバリア金属の
薄い層が絶縁層の表面とトラフ及び／又はコンタクト内
とに提供されて、拡散バリアとして機能し、シリコン内
及びそれらの金属と酸化物との間に続いて堆積される金
属の内部拡散を防止するであろう。バリア金属堆積の
後、銅の層はトレンチを完全に埋め込むように堆積され
る。
2等の絶縁材料の厚い層内にあるトラフ及び／又はコン
タクトのパターンニング及びエッチングが含まれる。そ
れらの後に、Ｔｉ、ＴｉＷ又はＴｉＮ等のバリア金属の
薄い層が絶縁層の表面とトラフ及び／又はコンタクト内
とに提供されて、拡散バリアとして機能し、シリコン内
及びそれらの金属と酸化物との間に続いて堆積される金
属の内部拡散を防止するであろう。バリア金属堆積の
後、銅の層はトレンチを完全に埋め込むように堆積され
る。
【００１１】これらの技術があるにもかかわらず、高い
集積度においては、相互接続部を製造するための銅メタ
ライゼーションプロセスの必要性がいまだ存在する。こ
のような高集積相互接続部では、コンタクト及びバイア
を形成するために、特に高アスペクト比のサブクォータ
ミクロン幅の開口部内にボイドのないバイアを提供しな
くてはならない。更に、プロセスには高い導電率及び改
善されたエレクトロマイグレーション耐性を有する回路
を提供する必要性がある。バイア内に金属プラグを、ト
レンチにワイアを形成するために少ない処理ステップで
すむ単純なプロセスを有することが望ましいであろう。
プロセスが、この全てを金属エッチ技術を用いることな
く達成することができれば更に望ましいであろう。
集積度においては、相互接続部を製造するための銅メタ
ライゼーションプロセスの必要性がいまだ存在する。こ
のような高集積相互接続部では、コンタクト及びバイア
を形成するために、特に高アスペクト比のサブクォータ
ミクロン幅の開口部内にボイドのないバイアを提供しな
くてはならない。更に、プロセスには高い導電率及び改
善されたエレクトロマイグレーション耐性を有する回路
を提供する必要性がある。バイア内に金属プラグを、ト
レンチにワイアを形成するために少ない処理ステップで
すむ単純なプロセスを有することが望ましいであろう。
プロセスが、この全てを金属エッチ技術を用いることな
く達成することができれば更に望ましいであろう。
【００１２】
【発明の概要】本発明は、デュアルダマシーンバイア及
びワイア形成部(wire definition)を有するデュアルダ
マシーン相互接続部を絶縁層内に形成する方法を提供す
るものである。なお、バイアは堆積強化（deposition e
nhancing）材料を露出したフロアを有している。本方法
は、プラグをバイア内に形成するために、導電金属（好
ましくはアルミニウム）をバイアフロアの堆積強化材料
上へ選択化学気相堆積することを含む。バリア層は、次
に、プラグ及びワイア形成部の露出された表面上に堆積
される。ワイア形成部は次に、導電金属（好ましくは
銅）をバリア層上に堆積することによって埋め込まれ
る。最後に、導電金属、バリア層及び絶縁層は、化学的
機械研磨等によって平坦化され、導電性ワイアを形成す
る。
びワイア形成部(wire definition)を有するデュアルダ
マシーン相互接続部を絶縁層内に形成する方法を提供す
るものである。なお、バイアは堆積強化（deposition e
nhancing）材料を露出したフロアを有している。本方法
は、プラグをバイア内に形成するために、導電金属（好
ましくはアルミニウム）をバイアフロアの堆積強化材料
上へ選択化学気相堆積することを含む。バリア層は、次
に、プラグ及びワイア形成部の露出された表面上に堆積
される。ワイア形成部は次に、導電金属（好ましくは
銅）をバリア層上に堆積することによって埋め込まれ
る。最後に、導電金属、バリア層及び絶縁層は、化学的
機械研磨等によって平坦化され、導電性ワイアを形成す
る。
【００１３】他の見地によると、本発明はデュアルダマ
シーン相互接続モジュールを、堆積強化材料上に形成す
る方法を提供するものである。本方法は、更に絶縁層を
堆積強化材料上に形成して絶縁層をエッチングし、デュ
アルダマシーンバイア及びワイア形成部を形成するステ
ップを含んでいる。なお、バイアは堆積強化材料が露出
したフロアを有している。基板がもはや堆積強化材料の
層を有していないところでは、この層は絶縁層の形成に
先立って提供されている。更に、マルチレベル金属相互
接続部は、本発明によって、後続の堆積強化材料のバリ
ア層を平坦化された層の上に堆積することによって形成
されるであろう。絶縁層は引き続いて形成されて上記の
ステップの繰り返しによって埋め込まれる。
シーン相互接続モジュールを、堆積強化材料上に形成す
る方法を提供するものである。本方法は、更に絶縁層を
堆積強化材料上に形成して絶縁層をエッチングし、デュ
アルダマシーンバイア及びワイア形成部を形成するステ
ップを含んでいる。なお、バイアは堆積強化材料が露出
したフロアを有している。基板がもはや堆積強化材料の
層を有していないところでは、この層は絶縁層の形成に
先立って提供されている。更に、マルチレベル金属相互
接続部は、本発明によって、後続の堆積強化材料のバリ
ア層を平坦化された層の上に堆積することによって形成
されるであろう。絶縁層は引き続いて形成されて上記の
ステップの繰り返しによって埋め込まれる。
【００１４】
【好ましい実施形態の詳細な説明】本発明は、一般的
に、高集積構造体に、低減された相互接続抵抗及び改良
されたエレクトロマイグレーション性能を有する相互接
続部を提供するインサイチュ（in-situ）メタライゼー
ションプロセスを提供する。更に詳細には、本発明は、
バリア層に形成された銅ワイアを用いたバイアの選択化
学気相堆積（ＣＶＤ）金属埋込部を組み込んだデュアル
ダマシーン相互接続部を提供する。本発明は、（１）ア
ルミニウムより低い抵抗率（高導電性）及び高いエレク
トロマイグレーション耐性を有する銅ワイアと、（２）
銅ワイアと、包囲している絶縁材料との間のバリア層
と、（３）ボイドのないサブハーフミクロン選択ＣＶＤ
金属バイアプラグと、（４）少ないプロセスステップ数
と、を有するという利点を提供する。
に、高集積構造体に、低減された相互接続抵抗及び改良
されたエレクトロマイグレーション性能を有する相互接
続部を提供するインサイチュ（in-situ）メタライゼー
ションプロセスを提供する。更に詳細には、本発明は、
バリア層に形成された銅ワイアを用いたバイアの選択化
学気相堆積（ＣＶＤ）金属埋込部を組み込んだデュアル
ダマシーン相互接続部を提供する。本発明は、（１）ア
ルミニウムより低い抵抗率（高導電性）及び高いエレク
トロマイグレーション耐性を有する銅ワイアと、（２）
銅ワイアと、包囲している絶縁材料との間のバリア層
と、（３）ボイドのないサブハーフミクロン選択ＣＶＤ
金属バイアプラグと、（４）少ないプロセスステップ数
と、を有するという利点を提供する。
【００１５】明確にするために、以下に、バイアプラグ
を形成するための選択ＣＶＤ−Ａｌプロセスとワイアを
形成するためのＰＶＤ−Ｃｕプロセスとに関して本発明
を説明する。しかし、他の選択ＣＶＤ金属プロセス及び
ＰＶＤ−Ａｌ／Ｃｕ等の他のＰＶＤ金属プロセスを、本
発明の利点を達成するために用いることができる。本発
明の一見地によると、低抵抗率及び高エレクトロマイグ
レーション耐性を有するデュアルダマシーン相互接続部
を形成するための方法が提供される。この方法は、絶縁
層内にエッチングされるデュアルダマシーンバイア及び
ワイア形成部を利用するものである。サブハーフミクロ
ンバイアは、ボイドなしで選択ＣＶＤ−Ａｌによって埋
め込まれる。従って、ワイア形成部にはバリア層が与え
られて、物理気相堆積（ＰＶＤ）技術を用いて銅（Ｃ
ｕ）で埋め込まれる。ワイアは構造体を平坦化すること
によって仕上げられる。
を形成するための選択ＣＶＤ−Ａｌプロセスとワイアを
形成するためのＰＶＤ−Ｃｕプロセスとに関して本発明
を説明する。しかし、他の選択ＣＶＤ金属プロセス及び
ＰＶＤ−Ａｌ／Ｃｕ等の他のＰＶＤ金属プロセスを、本
発明の利点を達成するために用いることができる。本発
明の一見地によると、低抵抗率及び高エレクトロマイグ
レーション耐性を有するデュアルダマシーン相互接続部
を形成するための方法が提供される。この方法は、絶縁
層内にエッチングされるデュアルダマシーンバイア及び
ワイア形成部を利用するものである。サブハーフミクロ
ンバイアは、ボイドなしで選択ＣＶＤ−Ａｌによって埋
め込まれる。従って、ワイア形成部にはバリア層が与え
られて、物理気相堆積（ＰＶＤ）技術を用いて銅（Ｃ
ｕ）で埋め込まれる。ワイアは構造体を平坦化すること
によって仕上げられる。
【００１６】本発明の他の見地によると、上記のよう
に、ウォーム（warm）ＰＶＤ−Ａｌ層を、バリア層の形
成に先立ってＣＶＤ−Ａｌプラグ及び露出絶縁層上に堆
積する更なるステップを有する方法が提供される。ウォ
ームＰＶＤ−Ａｌ層は、約１５０℃より高く、好ましく
は２５０℃より高い温度で堆積される。ウォームＰＶＤ
−Ａｌは、ＣＶＤ−Ａｌステップでの選択性の損失が絶
縁面にノジュール(団塊(nodule))を作り出しているとこ
ろに、平坦化された金属膜を提供するのに望ましい。こ
れらのノジュールは薄い平坦化された金属層内に組み込
まれ、続いて堆積されるバリア層は、確実に、銅が拡散
してしまうギャップ或いはボイドなしで均一に堆積され
る。
に、ウォーム（warm）ＰＶＤ−Ａｌ層を、バリア層の形
成に先立ってＣＶＤ−Ａｌプラグ及び露出絶縁層上に堆
積する更なるステップを有する方法が提供される。ウォ
ームＰＶＤ−Ａｌ層は、約１５０℃より高く、好ましく
は２５０℃より高い温度で堆積される。ウォームＰＶＤ
−Ａｌは、ＣＶＤ−Ａｌステップでの選択性の損失が絶
縁面にノジュール(団塊(nodule))を作り出しているとこ
ろに、平坦化された金属膜を提供するのに望ましい。こ
れらのノジュールは薄い平坦化された金属層内に組み込
まれ、続いて堆積されるバリア層は、確実に、銅が拡散
してしまうギャップ或いはボイドなしで均一に堆積され
る。
【００１７】本発明に従ってＩＣ構造体を形成するに
は、従来技術によって、基板に形成された堆積強化材料
上に、絶縁層が形成される。絶縁層は、単一メタライゼ
ーション層の約２倍の厚さであろう。それはデュアルダ
マシーンバイア及びワイア形成部がエッチングされるか
らである。現在既知であるか或いはいまだ発見される状
態にあるかを問わず、いかなる絶縁層も使用されること
ができ、本発明の範囲内にある。絶縁層は、適切ならば
いかなる堆積強化材料堆積上にも堆積されることができ
るが、好ましい堆積強化材料は、導電金属及びドープさ
れたシリコンを含んでいる。
は、従来技術によって、基板に形成された堆積強化材料
上に、絶縁層が形成される。絶縁層は、単一メタライゼ
ーション層の約２倍の厚さであろう。それはデュアルダ
マシーンバイア及びワイア形成部がエッチングされるか
らである。現在既知であるか或いはいまだ発見される状
態にあるかを問わず、いかなる絶縁層も使用されること
ができ、本発明の範囲内にある。絶縁層は、適切ならば
いかなる堆積強化材料堆積上にも堆積されることができ
るが、好ましい堆積強化材料は、導電金属及びドープさ
れたシリコンを含んでいる。
【００１８】図１（Ａ）〜図１（Ｅ）について述べる。
好ましくは導電性部材又は層である堆積強化層１４上に
形成された絶縁層１６を含む形で重層構造体１０の断面
図を示す。堆積強化層１４は、ドープされたシリコン基
板、或いは基板上に形成された第１又は後続の導電層の
形であろう。絶縁層１６が、当業者に既知の手順に従っ
て堆積強化層１４上に形成され、全集積回路の一部分を
形成する。
好ましくは導電性部材又は層である堆積強化層１４上に
形成された絶縁層１６を含む形で重層構造体１０の断面
図を示す。堆積強化層１４は、ドープされたシリコン基
板、或いは基板上に形成された第１又は後続の導電層の
形であろう。絶縁層１６が、当業者に既知の手順に従っ
て堆積強化層１４上に形成され、全集積回路の一部分を
形成する。
【００１９】絶縁層は堆積された後でエッチングされ
て、デュアルダマシーンバイア及びワイアが形成され
る。バイアはフロア３０を有し、堆積強化層１４の僅か
な部分を露出している。絶縁層１６のエッチングが、プ
ラズマエッチングを含んだ絶縁エッチングプロセスを用
いて達成される。二酸化シリコン及び有機材料をエッチ
ングするための特有の技術は、緩衝材で処理されたフッ
化水素酸及びアセトン或いはＥＫＣのような化合物をそ
れぞれ含んでいるであろう。しかし、パターンニングは
当該技術にに既知の方法を用いて達成されるであろう。
て、デュアルダマシーンバイア及びワイアが形成され
る。バイアはフロア３０を有し、堆積強化層１４の僅か
な部分を露出している。絶縁層１６のエッチングが、プ
ラズマエッチングを含んだ絶縁エッチングプロセスを用
いて達成される。二酸化シリコン及び有機材料をエッチ
ングするための特有の技術は、緩衝材で処理されたフッ
化水素酸及びアセトン或いはＥＫＣのような化合物をそ
れぞれ含んでいるであろう。しかし、パターンニングは
当該技術にに既知の方法を用いて達成されるであろう。
【００２０】図１（Ａ）は、絶縁層１６内に形成された
デュアルダマシーンバイア及びワイア形成部３２の断面
図を示している。本発明に従って形成された形成部３２
は、通常、下地導電部材と電気的に相互接続する導電性
相互接続部の堆積を促進するためのものである。形成部
３２にはバイア壁３４及びフロア３０が設けられてお
り、少なくとも堆積強化層１４の一部分が露出されてい
る。堆積強化層１４は、金属、ドープされたシリコン若
しくは他の導電性材料を含むデバイス、層、又はワイア
であろう。特に、堆積強化材料は、アルミニウム、アル
ミニウム酸化物、チタニウム、チッ化チタニウム、チッ
化タンタル及びドープされたシリコンからなる群から選
択される金属のバリア層が設けられているであろう。本
発明に従うと、導電性バイアフロアの存在によって、選
択的ＣＶＤ金属プロセスが提供されて、バイア或いはプ
ラグが埋め込まれる。選択的ＣＶＤ処理のための好まし
い金属は、アルミニウムである。例えば、ＣＶＤ−Ａｌ
膜は、ジメチルアルミニウム水素化物（「ＤＭＡＨ」）
の分解反応によって形成されることができる。この特定
反応は、反応物質が、導電材料の表面等の電子供与体で
ある堆積強化材料と接触した時に、極めて急速に生じ
る。従って、幾つかの導電性面と、幾つかの非導電性面
とを備えた構造体を用意することによって、ＣＶＤ−Ａ
ｌが、どこに、どのように堆積されるかということに対
して、少なくともいくらかの制御性又は選択性を達成す
ることは可能である。
デュアルダマシーンバイア及びワイア形成部３２の断面
図を示している。本発明に従って形成された形成部３２
は、通常、下地導電部材と電気的に相互接続する導電性
相互接続部の堆積を促進するためのものである。形成部
３２にはバイア壁３４及びフロア３０が設けられてお
り、少なくとも堆積強化層１４の一部分が露出されてい
る。堆積強化層１４は、金属、ドープされたシリコン若
しくは他の導電性材料を含むデバイス、層、又はワイア
であろう。特に、堆積強化材料は、アルミニウム、アル
ミニウム酸化物、チタニウム、チッ化チタニウム、チッ
化タンタル及びドープされたシリコンからなる群から選
択される金属のバリア層が設けられているであろう。本
発明に従うと、導電性バイアフロアの存在によって、選
択的ＣＶＤ金属プロセスが提供されて、バイア或いはプ
ラグが埋め込まれる。選択的ＣＶＤ処理のための好まし
い金属は、アルミニウムである。例えば、ＣＶＤ−Ａｌ
膜は、ジメチルアルミニウム水素化物（「ＤＭＡＨ」）
の分解反応によって形成されることができる。この特定
反応は、反応物質が、導電材料の表面等の電子供与体で
ある堆積強化材料と接触した時に、極めて急速に生じ
る。従って、幾つかの導電性面と、幾つかの非導電性面
とを備えた構造体を用意することによって、ＣＶＤ−Ａ
ｌが、どこに、どのように堆積されるかということに対
して、少なくともいくらかの制御性又は選択性を達成す
ることは可能である。
【００２１】図１（Ｂ）に、バイア内３２に形成された
ボイドのない金属プラグ１８の断面図を示す。選択ＣＶ
Ｄ−Ａｌは、ボイドのない単結晶プラグのエピタキシャ
ル成長を提供する。しかし、ＣＶＤ−Ａｌが比較的選択
的であるにもかかわらず、非導電性の絶縁層１６の表面
がニュークリエーションサイトとして機能する欠陥を含
む場合、少量のＣＶＤ−Ａｌが堆積する可能性があり、
ノジュールが形成される。
ボイドのない金属プラグ１８の断面図を示す。選択ＣＶ
Ｄ−Ａｌは、ボイドのない単結晶プラグのエピタキシャ
ル成長を提供する。しかし、ＣＶＤ−Ａｌが比較的選択
的であるにもかかわらず、非導電性の絶縁層１６の表面
がニュークリエーションサイトとして機能する欠陥を含
む場合、少量のＣＶＤ−Ａｌが堆積する可能性があり、
ノジュールが形成される。
【００２２】ＣＶＤ−Ａｌは、種々の条件の下で堆積さ
れ得るが、通常のプロセスは、基板温度が約１２０〜２
８０℃、堆積速度が約２０〜２００オングストローム／
秒を含み、選択ＣＶＤに対しては３００〜１０００オン
グストローム／秒好ましくは約１５００オングストロー
ム／秒である。ＣＶＤ−Ａｌの堆積は、チャンバ圧力約
１〜８０ｔｏｒｒ、好ましくはチャンバ圧力約２５ｔｏ
ｒｒで行うことができる。ＣＶＤ−Ａｌのための好まし
い堆積反応は、以下の公式に従ったジメチルアルミニウ
ム水素化物（「ＤＭＡＨ」）と水素ガス（Ｈ2）との反
応を含んでいる。
れ得るが、通常のプロセスは、基板温度が約１２０〜２
８０℃、堆積速度が約２０〜２００オングストローム／
秒を含み、選択ＣＶＤに対しては３００〜１０００オン
グストローム／秒好ましくは約１５００オングストロー
ム／秒である。ＣＶＤ−Ａｌの堆積は、チャンバ圧力約
１〜８０ｔｏｒｒ、好ましくはチャンバ圧力約２５ｔｏ
ｒｒで行うことができる。ＣＶＤ−Ａｌのための好まし
い堆積反応は、以下の公式に従ったジメチルアルミニウ
ム水素化物（「ＤＭＡＨ」）と水素ガス（Ｈ2）との反
応を含んでいる。
【００２３】 6(CH3)2Al-H+3H2 --------- 6Al+12CH4、又は (CH3)2Al-H ------------- Al+2TMA（トリメチルアルミ
ニウム）+H2 下地導電層１４の表面３０がバイア３２のフロアでＣＶ
Ｄ−Ａｌに対して露出しているので、金属相互接続部１
８を形成するバイア３２内の堆積は選択的である。従っ
て、ＣＶＤ−Ａｌは、フロア３０から上方に堆積され
て、バイア壁３４に実質的にＣＶＤ−Ａｌ堆積すること
なく、バイア２８を埋め込む。
ニウム）+H2 下地導電層１４の表面３０がバイア３２のフロアでＣＶ
Ｄ−Ａｌに対して露出しているので、金属相互接続部１
８を形成するバイア３２内の堆積は選択的である。従っ
て、ＣＶＤ−Ａｌは、フロア３０から上方に堆積され
て、バイア壁３４に実質的にＣＶＤ−Ａｌ堆積すること
なく、バイア２８を埋め込む。
【００２４】更に、バイア３２は、実質的に非導電性で
ある絶縁壁３４と導電フロア３０とを備えている。上で
検討したように、開口部の絶縁壁３４等の実質的な非導
電材料は、良好な電子供与体ではないので、ＣＶＤ金属
前駆体の分解のための良好なニュークリエーション部を
提供しない。逆に、ＣＶＤ金属膜は、バイア３２のフロ
アを形成している露出導電性部材１４が分解の核となる
ために、バイアフロア３０上に形成し始める。金属の最
初の層がバイアフロア３０上に堆積された後、後続の堆
積はより容易に生じるので、金属はバイアフロア３０か
ら上方又は外方へ成長して、バイア３２を埋め込む。
ある絶縁壁３４と導電フロア３０とを備えている。上で
検討したように、開口部の絶縁壁３４等の実質的な非導
電材料は、良好な電子供与体ではないので、ＣＶＤ金属
前駆体の分解のための良好なニュークリエーション部を
提供しない。逆に、ＣＶＤ金属膜は、バイア３２のフロ
アを形成している露出導電性部材１４が分解の核となる
ために、バイアフロア３０上に形成し始める。金属の最
初の層がバイアフロア３０上に堆積された後、後続の堆
積はより容易に生じるので、金属はバイアフロア３０か
ら上方又は外方へ成長して、バイア３２を埋め込む。
【００２５】バイア３２の絶縁壁３４上の欠陥が開口部
内部で散在するノジュールを形成させるかもしれない
が、ノジュール形成が選択成長よりもはるかに低速で生
じるので、これらのノジュールは通常、開口部を塞いで
開口部内にボイドを生じたりしない。導電バイアフロア
３０は通常の欠陥よりもはるかに大きい表面積を露出し
ているので、５：１という高いアスペクト比を有するバ
イア内であっても、ノジュールがバイアを横断して成長
して内部にボイドを形成してしまう機会を得る前に、バ
イアを金属でフロアから上方に向かって埋め込んでしま
う。選択堆積の終点は、体積速度及び持続時間で決定さ
れる。
内部で散在するノジュールを形成させるかもしれない
が、ノジュール形成が選択成長よりもはるかに低速で生
じるので、これらのノジュールは通常、開口部を塞いで
開口部内にボイドを生じたりしない。導電バイアフロア
３０は通常の欠陥よりもはるかに大きい表面積を露出し
ているので、５：１という高いアスペクト比を有するバ
イア内であっても、ノジュールがバイアを横断して成長
して内部にボイドを形成してしまう機会を得る前に、バ
イアを金属でフロアから上方に向かって埋め込んでしま
う。選択堆積の終点は、体積速度及び持続時間で決定さ
れる。
【００２６】図１（ｃ）について述べる。バリア層２０
が、ワイア形成部３８の壁部及びフロアと同様にアルミ
ニウムプラグ１８上に堆積される。バリア層は、好まし
くはチタニウム、窒化チタニウム、タンタル及び窒化タ
ンタルで形成されている。使用されているプロセスはＰ
ＶＤ又はＣＶＤであろう。バリア層は銅の拡散を制限
し、飛躍的にアルミニウムプラグ１８の信頼性を増加さ
せる。バリア層は、好ましくは約５０〜４００オングス
トローム、最も好ましくは約２００オングストロームの
厚さを有する。
が、ワイア形成部３８の壁部及びフロアと同様にアルミ
ニウムプラグ１８上に堆積される。バリア層は、好まし
くはチタニウム、窒化チタニウム、タンタル及び窒化タ
ンタルで形成されている。使用されているプロセスはＰ
ＶＤ又はＣＶＤであろう。バリア層は銅の拡散を制限
し、飛躍的にアルミニウムプラグ１８の信頼性を増加さ
せる。バリア層は、好ましくは約５０〜４００オングス
トローム、最も好ましくは約２００オングストロームの
厚さを有する。
【００２７】図１（Ｄ）について述べる。銅２２がバリ
ア層２０上に物理気相堆積されており、ワイア形成部３
８を埋め込んでいる（図１（Ｃ）参照）。ワイア形成部
を埋め込むために、通常、構造体の全領域をＰＶＤ−Ｃ
ｕで被覆する。
ア層２０上に物理気相堆積されており、ワイア形成部３
８を埋め込んでいる（図１（Ｃ）参照）。ワイア形成部
を埋め込むために、通常、構造体の全領域をＰＶＤ−Ｃ
ｕで被覆する。
【００２８】図１（Ｅ）について述べる。構造体１０の
頂部は、次に、好ましくは化学的機械研磨（ＣＭＰ）に
よって平坦化される。平坦化プロセス中、銅２２、バリ
ア材料２０及び絶縁層１６の一部は構造体の頂部から除
去され、形成された導電ワイア３９を有する完全な平坦
面が残る。
頂部は、次に、好ましくは化学的機械研磨（ＣＭＰ）に
よって平坦化される。平坦化プロセス中、銅２２、バリ
ア材料２０及び絶縁層１６の一部は構造体の頂部から除
去され、形成された導電ワイア３９を有する完全な平坦
面が残る。
【００２９】本発明の第２の見地によると、上述の方法
は、バリア層の形成に先立ってアルミニウムの薄膜をプ
ラグ及びワイア形成部の露出面に物理気相堆積するステ
ップを更に備える。薄いＰＶＤ−Ａｌ層の目的は、ワイ
ア形成部の表面上のいかなるノジュールをも滑らかに
し、バリア層を均一且つ連続的にすることである。
は、バリア層の形成に先立ってアルミニウムの薄膜をプ
ラグ及びワイア形成部の露出面に物理気相堆積するステ
ップを更に備える。薄いＰＶＤ−Ａｌ層の目的は、ワイ
ア形成部の表面上のいかなるノジュールをも滑らかに
し、バリア層を均一且つ連続的にすることである。
【００３０】図２（Ａ）〜図２（Ｆ）は、本発明の第２
の見地を含むステップを示している。図２（Ａ）及び図
２（Ｂ）はそれぞれ図１（Ａ）及び図１（Ｂ）と同様で
ある。図２（Ｃ）は、図２（Ｂ）の構造体上に形成され
たＰＶＤ−Ａｌ層４２を示している。ＰＶＤ−Ａｌ層
は、先の選択的ＣＶＤ−Ａｌステップ中に形成された全
てのノジュールをも組み込んだ滑らかな層を提供する。
ＰＶＤ−Ａｌ層４２の好ましい厚さは、約１００〜７０
０オングストロームである。図２（Ｄ）〜図２（Ｆ）
は、次に、上述の図１（Ｃ）〜図１（Ｅ）と類似した態
様での、バリア層２０の堆積、ＰＶＤＣｕ層２２の堆
積、そして構造体４０の平坦化をそれぞれ詳しく説明し
たものである。故に、本発明の第２の見地は、初めに説
明したプロセスに非常に類似しているが、ＣＶＤ−Ａｌ
プラグ１８とバリア層２０との間にＰＶＤ−Ａｌ層４２
を堆積する中間ステップが加えられている。
の見地を含むステップを示している。図２（Ａ）及び図
２（Ｂ）はそれぞれ図１（Ａ）及び図１（Ｂ）と同様で
ある。図２（Ｃ）は、図２（Ｂ）の構造体上に形成され
たＰＶＤ−Ａｌ層４２を示している。ＰＶＤ−Ａｌ層
は、先の選択的ＣＶＤ−Ａｌステップ中に形成された全
てのノジュールをも組み込んだ滑らかな層を提供する。
ＰＶＤ−Ａｌ層４２の好ましい厚さは、約１００〜７０
０オングストロームである。図２（Ｄ）〜図２（Ｆ）
は、次に、上述の図１（Ｃ）〜図１（Ｅ）と類似した態
様での、バリア層２０の堆積、ＰＶＤＣｕ層２２の堆
積、そして構造体４０の平坦化をそれぞれ詳しく説明し
たものである。故に、本発明の第２の見地は、初めに説
明したプロセスに非常に類似しているが、ＣＶＤ−Ａｌ
プラグ１８とバリア層２０との間にＰＶＤ−Ａｌ層４２
を堆積する中間ステップが加えられている。
【００３１】本発明の更に他の見地では、マルチレベル
金属相互接続部を形成する方法が提供される。第１番目
に、堆積強化金属の層が被処理体に提供される。次に、
絶縁層が、堆積強化材料の露出された層上に形成されて
エッチングされ、デュアルダマシーンバイア及びワイア
形成部が形成される。バイアはフロアを有しており、堆
積強化材料を露出している。アルミニウムの選択的化学
気相堆積（ＣＶＤ−Ａｌ）が行われて、アルミニウムが
バイアフロアの堆積強化材料上に堆積され、プラグがバ
イア内に形成される。この段階で、相互接続部はＰＶＤ
−Ａｌの薄膜をプラグ及びワイア形成部の露出面上に任
意的に受けることができる。この任意的層は、上記のよ
うに、選択性の損失によってもたらされた絶縁面のアル
ミニウムノジュールを滑らかにするために有益である。
金属相互接続部を形成する方法が提供される。第１番目
に、堆積強化金属の層が被処理体に提供される。次に、
絶縁層が、堆積強化材料の露出された層上に形成されて
エッチングされ、デュアルダマシーンバイア及びワイア
形成部が形成される。バイアはフロアを有しており、堆
積強化材料を露出している。アルミニウムの選択的化学
気相堆積（ＣＶＤ−Ａｌ）が行われて、アルミニウムが
バイアフロアの堆積強化材料上に堆積され、プラグがバ
イア内に形成される。この段階で、相互接続部はＰＶＤ
−Ａｌの薄膜をプラグ及びワイア形成部の露出面上に任
意的に受けることができる。この任意的層は、上記のよ
うに、選択性の損失によってもたらされた絶縁面のアル
ミニウムノジュールを滑らかにするために有益である。
【００３２】次に、第１のバリア層が、アルミニウムプ
ラグ及び絶縁面上に、或いは、代替えとして、任意的な
ＰＶＤ−Ａｌ層上に堆積される。ＰＶＤ−Ｃｕが、次
に、バリア層上に堆積されて、ワイア形成部が埋め込ま
れる。構造体を含む銅層、バリア層、アルミニウム層及
び絶縁層が、好ましくはＣＭＰによって平坦化され、導
電ワイアが形成される。堆積強化材料としても機能する
する第２のバリア層が、次に平坦化層上に堆積される。
この態様で、銅ワイアはバリア層で包囲されて銅の拡散
が防止され、堆積強化層が提供され、プロセスは何度で
も繰り返されることができ、マルチレベルモジュールが
形成される。最後のバリア層が最後の銅ワイア上に堆積
されると、好ましくは、パッシベーティング層が頂部に
加えられる。
ラグ及び絶縁面上に、或いは、代替えとして、任意的な
ＰＶＤ−Ａｌ層上に堆積される。ＰＶＤ−Ｃｕが、次
に、バリア層上に堆積されて、ワイア形成部が埋め込ま
れる。構造体を含む銅層、バリア層、アルミニウム層及
び絶縁層が、好ましくはＣＭＰによって平坦化され、導
電ワイアが形成される。堆積強化材料としても機能する
する第２のバリア層が、次に平坦化層上に堆積される。
この態様で、銅ワイアはバリア層で包囲されて銅の拡散
が防止され、堆積強化層が提供され、プロセスは何度で
も繰り返されることができ、マルチレベルモジュールが
形成される。最後のバリア層が最後の銅ワイア上に堆積
されると、好ましくは、パッシベーティング層が頂部に
加えられる。
【００３３】本発明の方法は、好ましくは基板を適宜処
理するようにプログラムされた一体型クラスタツールで
行われる。図３に、代表的な一体型クラスタツール６０
の概略図を示す。クラスタツールの完全な説明及び一般
的な操作は、一般的に譲渡された米国特許出願第０８／
５７１，６０５号明細書に説明されており、本明細書に
援用されている。チャンバの正確な配置及び組み合わせ
は、製造プロセスの特定のステップを行う目的のために
変形することができる。
理するようにプログラムされた一体型クラスタツールで
行われる。図３に、代表的な一体型クラスタツール６０
の概略図を示す。クラスタツールの完全な説明及び一般
的な操作は、一般的に譲渡された米国特許出願第０８／
５７１，６０５号明細書に説明されており、本明細書に
援用されている。チャンバの正確な配置及び組み合わせ
は、製造プロセスの特定のステップを行う目的のために
変形することができる。
【００３４】本発明によると、クラスタツール６０に
は、上記の処理方法を行うようにプログラムされている
マイクロプロセッサコントローラが好ましくは装備され
ている。プロセスを行うために、基板がカセットロード
ロック６２を通して導入されなくてはならない。基板
は、カセットロードロック６２からバッファチャンバを
通してブレード６７を有するロボット６４によって、脱
ガスウエハ位置決めチャンバ７０に搬送され、次にプレ
クリーンチャンバ７２に搬送される。
は、上記の処理方法を行うようにプログラムされている
マイクロプロセッサコントローラが好ましくは装備され
ている。プロセスを行うために、基板がカセットロード
ロック６２を通して導入されなくてはならない。基板
は、カセットロードロック６２からバッファチャンバを
通してブレード６７を有するロボット６４によって、脱
ガスウエハ位置決めチャンバ７０に搬送され、次にプレ
クリーンチャンバ７２に搬送される。
【００３５】エッチングされた基板は、次に、ロボット
によって選択ＣＶＤ−Ａｌチャンバ８２に入れられて、
プラグ形成用バイアのボイドのない埋め込みが行われ
る。ノジュールがいくらかワイア形成部上に形成される
可能性があるので、基板をウォームＰＶＤ−Ａｌチャン
バ層８４に搬送して、ウォームアルミニウムの堆積によ
ってノジュールを平坦化するのが望ましい。
によって選択ＣＶＤ−Ａｌチャンバ８２に入れられて、
プラグ形成用バイアのボイドのない埋め込みが行われ
る。ノジュールがいくらかワイア形成部上に形成される
可能性があるので、基板をウォームＰＶＤ−Ａｌチャン
バ層８４に搬送して、ウォームアルミニウムの堆積によ
ってノジュールを平坦化するのが望ましい。
【００３６】基板は次にチャンバ８６に搬送されて、バ
リア層が物理気相堆積によってプラグ及びワイア形成部
上に堆積される。次に銅が物理気相堆積によって堆積さ
れて、ワイア形成部が埋め込まれる。基板は、基板上に
所望の構造体の製造を達成するための任意の目的のため
に、1以上のチャンバで何度も処理或いは冷却されるこ
とが予想される。基板は、次に搬送チャンバ８０、冷却
チャンバ７６及びバッファチャンバ６８を通してロード
ロック６２に戻されて取り除かれる。ワイアを形成する
ために、基板は次に平坦化のために化学的機械研磨装置
（（図示せず）に送られる。
リア層が物理気相堆積によってプラグ及びワイア形成部
上に堆積される。次に銅が物理気相堆積によって堆積さ
れて、ワイア形成部が埋め込まれる。基板は、基板上に
所望の構造体の製造を達成するための任意の目的のため
に、1以上のチャンバで何度も処理或いは冷却されるこ
とが予想される。基板は、次に搬送チャンバ８０、冷却
チャンバ７６及びバッファチャンバ６８を通してロード
ロック６２に戻されて取り除かれる。ワイアを形成する
ために、基板は次に平坦化のために化学的機械研磨装置
（（図示せず）に送られる。
【００３７】１段階式真空ウエハ処理装置が、Tepman等
の“段階式真空ウエハ処理装置及び方法"という名称
の、１９９３年２月１６日に付与された米国特許第
５，１８６，７１８号明細書に開示されており、その内
容は本明細書に援用されている。
の“段階式真空ウエハ処理装置及び方法"という名称
の、１９９３年２月１６日に付与された米国特許第
５，１８６，７１８号明細書に開示されており、その内
容は本明細書に援用されている。
【００３８】上記の内容は、本発明の好ましい実施形態
についてのものであるが、本発明の他の、そして更なる
実施形態が、基本的範囲から逸脱することなく工夫され
得る。本発明の範囲は添付請求項によって決定される。
についてのものであるが、本発明の他の、そして更なる
実施形態が、基本的範囲から逸脱することなく工夫され
得る。本発明の範囲は添付請求項によって決定される。
上で簡単に概略的に示された本発明の、より詳細な説明
を添付図面に図示されたそれらの実施形態を参照して得
ることができ、本発明の上記の特徴、利点及び目的を達
成する態様が詳細に理解できる。しかし、添付図面は、
本発明の代表的な実施形態のみを図示しており、従って
その範囲を制限するものと見なされるものではなく、故
に、本発明が他の等しく効果的な実施形態を認めること
ができることに留意すべきである。
を添付図面に図示されたそれらの実施形態を参照して得
ることができ、本発明の上記の特徴、利点及び目的を達
成する態様が詳細に理解できる。しかし、添付図面は、
本発明の代表的な実施形態のみを図示しており、従って
その範囲を制限するものと見なされるものではなく、故
に、本発明が他の等しく効果的な実施形態を認めること
ができることに留意すべきである。
【図１】（Ａ）〜（Ｅ）は、本発明の第１実施形態に従
ったデュアルダマシーンバイア及びワイア形成部並びに
金属相互接続部を提供するためのステップを示した図で
ある。
ったデュアルダマシーンバイア及びワイア形成部並びに
金属相互接続部を提供するためのステップを示した図で
ある。
【図２】（Ａ）〜（Ｆ）は、本発明の第２実施形態に従
ったデュアルダマシーンバイア及びワイア形成部並びに
金属相互接続部を提供するためのステップを示した図で
ある。
ったデュアルダマシーンバイア及びワイア形成部並びに
金属相互接続部を提供するためのステップを示した図で
ある。
【図３】本発明に従った、連続的なメタライゼーション
のための一体型処理装置の図である。
のための一体型処理装置の図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 テッド グオ アメリカ合衆国， カリフォルニア州， パロ アルト， エー タンランド ドラ イヴ 1079 (72)発明者 ロデリック クレイグ モーズリー アメリカ合衆国， カリフォルニア州， プレザントン， ディアヴィラ アヴェニ ュー 4337 (72)発明者 フセン チャン アメリカ合衆国， カリフォルニア州， クパティノ， スターン アヴェニュー 10390
Claims (24)
- 【請求項１】堆積強化材料を露出したフロアを有するデ
ュアルダマシーンバイアと、ワイア形成部とを有する絶
縁層に、デュアルダマシーン相互接続部を形成する方法
であって、（ａ）前記バイア内にプラグを形成するため
に、第１の導電金属を前記バイアフロアの前記堆積強化
材料上に選択的に化学気相堆積するステップと、（ｂ）
バリア層を、前記絶縁ワイア形成部及び前記プラグの前
記露出した表面に堆積するステップと、（ｃ）前記ワイ
ア形成部を埋め込むために、第２の導電金属を前記バリ
ア層上に堆積するステップと、（ｄ）導電ワイアを形成
するために、前記第２の導電金属、前記バリア層及び前
記絶縁層を平坦化するステップと、を含む方法。 - 【請求項２】前記第２の導電金属が銅である請求項１の
方法。 - 【請求項３】前記第２の導電金属が、銅とアルミニウム
と銅及びアルミニウムの混合物とから成る群から選択さ
れる請求項１の方法。 - 【請求項４】前記第１の導電金属がアルミニウムである
請求項１の方法。 - 【請求項５】ステップ（ａ）〜ステップ（ｃ）が、一体
型処理装置内で行われる請求項１の方法。 - 【請求項６】前記平坦化するステップが、化学機械研磨
によって行われる請求項１の方法。 - 【請求項７】前記バリア層が、チタニウム、窒化チタニ
ウム、タンタル、窒化タンタル、ドープされたシリコ
ン、アルミニウム及び酸化アルミニウムから成る群から
選択される材料を含む請求項１の方法。 - 【請求項８】堆積強化材料を露出したフロアを有するデ
ュアルダマシーンバイアと、ワイア形成部とを有する絶
縁層に、デュアルダマシーン相互接続部を形成する方法
であって、（ａ）前記バイア内にプラグを形成するため
に、アルミニウムを前記バイアフロアの前記堆積強化材
料上に選択的に化学気相堆積するステップと、（ｂ）ア
ルミニウムの薄い層を、前記ワイア形成部及び前記プラ
グの前記露出した表面に物理気相堆積するステップと、
（ｃ）前記アルミニウム層上にバリア層を堆積するステ
ップと、（ｄ）前記ワイア形成部を埋め込むために、導
電金属を前記バリア層上に堆積するステップと、（ｅ）
導電ワイアを形成するために、前記導電金属、前記バリ
ア層、前記アルミニウム層及び前記絶縁層を平坦化する
ステップと、を含む方法。 - 【請求項９】前記導電金属が銅である請求項８の方法。
- 【請求項１０】前記導電金属が、銅と、アルミニウム
と、銅及びアルミニウムの混合物とから成る群から選択
される請求項８の方法。 - 【請求項１１】ステップ（ａ）〜ステップ（ｄ）が、一
体型処理装置内で行われる請求項８の方法。 - 【請求項１２】前記バリア層が、チタニウム、窒化チタ
ニウム、タンタル、窒化タンタル、ドープされたシリコ
ン、アルミニウム及び酸化アルミニウムから成る群から
選択される材料を含む請求項８の方法。 - 【請求項１３】デュアルダマシーン相互接続モジュール
を堆積強化材料上に形成する方法であって、（ａ）絶縁
層を前記堆積強化材料上に形成するステップと、（ｂ）
堆積強化材料を露出したフロアを有するデュアルダマシ
ーンバイアと、ワイア形成部とを形成するために前記絶
縁層をエッチングするステップと、（ｃ）前記バイア内
にプラグを形成するために、導電金属を前記バイアフロ
アの前記堆積強化材料上に選択的に化学気相堆積するス
テップと、（ｄ）バリア層を、前記ワイア形成部及び前
記プラグの前記露出した表面に堆積するステップと、
（ｅ）前記ワイア形成部を埋め込むために、銅を前記バ
リア層上に物理気相堆積するステップと、（ｆ）導電ワ
イアを形成するために、前記銅層、前記バリア層及び前
記絶縁層を平坦化するステップと、を含む方法。 - 【請求項１４】前記堆積するステップが、一体型処理装
置内で行われる請求項１３の方法。 - 【請求項１５】前記平坦化するステップが、化学機械研
磨によって行われる請求項１３の方法。 - 【請求項１６】前記バリア層が、チタニウム、窒化チタ
ニウム、タンタル、窒化タンタル、ドープされたシリコ
ン、アルミニウム及び酸化アルミニウムから成る群から
選択される材料を含む請求項１３の方法。 - 【請求項１７】 前記導電材料がアルミニウムである請
求項１３の方法。 - 【請求項１８】 前記堆積強化材料が、チタニウム、窒
化チタニウム、タンタル、窒化タンタル、ドープされた
シリコン、アルミニウム及び酸化アルミニウムから成る
群から選択される材料のバリア層によって提供される請
求項１３の方法。 - 【請求項１９】デュアルダマシーン相互接続モジュール
を形成する方法であって、（ａ）絶縁層を堆積強化材料
上に形成するステップと、（ｂ）前記堆積強化材料を露
出したフロアを有するデュアルダマシーンバイアと、ワ
イア形成部とを形成するために前記絶縁層をエッチング
するステップと、（ｃ）前記バイア内にプラグを形成す
るために、アルミニウムを前記バイアフロアの前記堆積
強化材料上に選択的に化学気相堆積するステップと、
（ｄ）アルミニウムの薄い層を、前記ワイア形成部及び
前記バイアの露出した表面に物理気相堆積するステップ
と、（ｅ）バリア層を、前記アルミニウム層上に堆積す
るステップと、（ｆ）前記ワイア形成部を埋め込むため
に、前記バリア層上に銅を物理気相堆積するステップ
と、（ｇ）導電ワイアを形成するために、前記構造体の
上面を平坦化するステップと、を含む方法。 - 【請求項２０】前記堆積するステップが、一体型処理装
置内で行われる請求項１９の方法。 - 【請求項２１】前記バリア層が、チタニウム、窒化チタ
ニウム、タンタル、窒化タンタル、ドープされたシリコ
ン、アルミニウム及び酸化アルミニウムから成る群から
選択される材料を含む請求項１９の方法。 - 【請求項２２】前記堆積強化材料が、チタニウム、窒化
チタニウム、タンタル、窒化タンタル、ドープされたシ
リコン、アルミニウム及び酸化アルミニウムから成る群
から選択される金属のバリア層によって提供される請求
項１９の方法。 - 【請求項２３】マルチレベル金属相互接続部を形成する
方法であって、（ａ）ワークピース上に堆積強化材料び
層を提供するステップと、（ｂ）絶縁層を堆積強化材料
の露出した層上に形成するステップと、（ｃ）前記堆積
強化材料を露出したフロアを有するデュアルダマシーン
バイアと、ワイア形成部とを形成するために前記絶縁層
をエッチングするステップと、（ｄ）前記バイア内にプ
ラグを形成するために、アルミニウムを前記バイアフロ
アの前記堆積強化材料上に選択的に化学気相堆積するス
テップと、（ｅ）アルミニウムの薄い層を、ワイア形成
部及び前記バイアの露出した表面に物理気相堆積するス
テップと、（ｆ）第１のバリア層を、前記アルミニウム
層上に堆積するステップと、（ｇ）前記ワイア形成部を
埋め込むために、前記バリア層上に銅を物理気相堆積す
るステップと、（ｈ）導電ワイアを形成するために、前
記銅層、前記バリア層及び前記絶縁層を平坦化するステ
ップと、（ｉ）堆積強化材料である第２のバリア層を前
記平坦化した層上に堆積するステップと、（ｊ）ステッ
プ（ｂ）〜ステップ（ｈ）を繰り返すステップと、を含
む方法。 - 【請求項２４】パッシベーティング層を前記平坦化され
た層の上面に加えるステップを更に含む請求項２３の方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/778205 | 1996-12-30 | ||
| US08/778,205 US6537905B1 (en) | 1996-12-30 | 1996-12-30 | Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10247650A true JPH10247650A (ja) | 1998-09-14 |
Family
ID=25112616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9370395A Withdrawn JPH10247650A (ja) | 1996-12-30 | 1997-12-26 | 銅線相互接続及び選択ｃｖｄアルミニウムプラグを用いた完全平坦化二重ダマシーンメタライゼーション |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6537905B1 (ja) |
| EP (1) | EP0851483A3 (ja) |
| JP (1) | JPH10247650A (ja) |
| KR (1) | KR100502252B1 (ja) |
| SG (1) | SG65719A1 (ja) |
| TW (1) | TW466737B (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127263A (en) * | 1998-07-10 | 2000-10-03 | Applied Materials, Inc. | Misalignment tolerant techniques for dual damascene fabrication |
| US6391771B1 (en) * | 1998-07-23 | 2002-05-21 | Applied Materials, Inc. | Integrated circuit interconnect lines having sidewall layers |
| TW437040B (en) | 1998-08-12 | 2001-05-28 | Applied Materials Inc | Interconnect line formed by dual damascene using dielectric layers having dissimilar etching characteristics |
| US6720654B2 (en) | 1998-08-20 | 2004-04-13 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with cesium barrier film and process for making same |
| US6351036B1 (en) * | 1998-08-20 | 2002-02-26 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with a barrier film and process for making same |
| US6144050A (en) * | 1998-08-20 | 2000-11-07 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with strontium barrier film and process for making same |
| WO2000011721A1 (en) * | 1998-08-20 | 2000-03-02 | The Government Of The United States Of America, Represented By The Secretary Of The Navy | Electronic devices with barrier film and process for making same |
| US6291876B1 (en) | 1998-08-20 | 2001-09-18 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with composite atomic barrier film and process for making same |
| US6188134B1 (en) | 1998-08-20 | 2001-02-13 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with rubidium barrier film and process for making same |
| US6734558B2 (en) | 1998-08-20 | 2004-05-11 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with barium barrier film and process for making same |
| US6225207B1 (en) | 1998-10-01 | 2001-05-01 | Applied Materials, Inc. | Techniques for triple and quadruple damascene fabrication |
| KR100278662B1 (ko) * | 1998-12-02 | 2001-02-01 | 윤종용 | 다마신 금속배선 및 그 형성방법 |
| TW426980B (en) * | 1999-01-23 | 2001-03-21 | Lucent Technologies Inc | Wire bonding to copper |
| IL128200A (en) * | 1999-01-24 | 2003-11-23 | Amitec Advanced Multilayer Int | Chip carrier substrate |
| KR100358045B1 (ko) * | 1999-12-22 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속 배선 형성 방법 |
| EP1119046A3 (en) * | 2000-01-21 | 2002-07-03 | Lucent Technologies Inc. | Wire bonding technique and architecture suitable for copper metallization in semiconductor structures |
| US6465887B1 (en) | 2000-05-03 | 2002-10-15 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with diffusion barrier and process for making same |
| US6528180B1 (en) * | 2000-05-23 | 2003-03-04 | Applied Materials, Inc. | Liner materials |
| US7474002B2 (en) * | 2001-10-30 | 2009-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having dielectric film having aperture portion |
| US6620724B1 (en) * | 2002-05-09 | 2003-09-16 | Infineon Technologies Ag | Low resistivity deep trench fill for DRAM and EDRAM applications |
| TWI288443B (en) | 2002-05-17 | 2007-10-11 | Semiconductor Energy Lab | SiN film, semiconductor device, and the manufacturing method thereof |
| KR100474857B1 (ko) * | 2002-06-29 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리 배선 형성방법 |
| US8372205B2 (en) * | 2003-05-09 | 2013-02-12 | Applied Materials, Inc. | Reducing electrostatic charge by roughening the susceptor |
| US20040221959A1 (en) * | 2003-05-09 | 2004-11-11 | Applied Materials, Inc. | Anodized substrate support |
| US7323230B2 (en) * | 2004-08-02 | 2008-01-29 | Applied Materials, Inc. | Coating for aluminum component |
| KR100621630B1 (ko) * | 2004-08-25 | 2006-09-19 | 삼성전자주식회사 | 이종 금속을 이용하는 다마신 공정 |
| US7732056B2 (en) | 2005-01-18 | 2010-06-08 | Applied Materials, Inc. | Corrosion-resistant aluminum component having multi-layer coating |
| US7592254B2 (en) * | 2005-11-01 | 2009-09-22 | The Board Of Trustees Of The University Of Illinois | Methods for coating and filling high aspect ratio recessed features |
| US8173228B2 (en) * | 2006-01-27 | 2012-05-08 | Applied Materials, Inc. | Particle reduction on surfaces of chemical vapor deposition processing apparatus |
| US20070218214A1 (en) * | 2006-03-14 | 2007-09-20 | Kuo-Chih Lai | Method of improving adhesion property of dielectric layer and interconnect process |
| KR100792358B1 (ko) * | 2006-09-29 | 2008-01-09 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 및 그 형성방법 |
| US7943527B2 (en) * | 2008-05-30 | 2011-05-17 | The Board Of Trustees Of The University Of Illinois | Surface preparation for thin film growth by enhanced nucleation |
| US8252653B2 (en) * | 2008-10-21 | 2012-08-28 | Applied Materials, Inc. | Method of forming a non-volatile memory having a silicon nitride charge trap layer |
| US8198671B2 (en) * | 2009-04-22 | 2012-06-12 | Applied Materials, Inc. | Modification of charge trap silicon nitride with oxygen plasma |
| JP5489705B2 (ja) * | 2009-12-26 | 2014-05-14 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| KR101776926B1 (ko) | 2010-09-07 | 2017-09-08 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US8846146B2 (en) | 2010-11-01 | 2014-09-30 | The Board Of Trustees Of The University Of Illinois | Smoothing agents to enhance nucleation density in thin film chemical vapor deposition |
| US9847289B2 (en) * | 2014-05-30 | 2017-12-19 | Applied Materials, Inc. | Protective via cap for improved interconnect performance |
| US9543248B2 (en) | 2015-01-21 | 2017-01-10 | Qualcomm Incorporated | Integrated circuit devices and methods |
| US11584986B1 (en) | 2017-11-01 | 2023-02-21 | The Board Of Trustees Of The University Of Illinois | Area selective CVD of metallic films using precursor gases and inhibitors |
| US11380581B2 (en) | 2018-11-09 | 2022-07-05 | Globalfoundries U.S. Inc. | Interconnect structures of semiconductor devices having a via structure through an upper conductive line |
| US10840260B2 (en) * | 2019-01-18 | 2020-11-17 | Sandisk Technologies Llc | Through-array conductive via structures for a three-dimensional memory device and methods of making the same |
| US11101171B2 (en) | 2019-08-16 | 2021-08-24 | Micron Technology, Inc. | Apparatus comprising structures including contact vias and conductive lines, related methods, and memory devices |
Family Cites Families (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5010032A (en) | 1985-05-01 | 1991-04-23 | Texas Instruments Incorporated | Process for making CMOS device with both P+ and N+ gates including refractory metal silicide and nitride interconnects |
| JPS639925A (ja) | 1986-06-30 | 1988-01-16 | Nec Corp | 半導体装置の製造方法 |
| JPS6373660A (ja) | 1986-09-17 | 1988-04-04 | Fujitsu Ltd | 半導体装置 |
| US4951601A (en) * | 1986-12-19 | 1990-08-28 | Applied Materials, Inc. | Multi-chamber integrated process system |
| JPS63160328A (ja) | 1986-12-24 | 1988-07-04 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US4994410A (en) | 1988-04-04 | 1991-02-19 | Motorola, Inc. | Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process |
| US4920072A (en) | 1988-10-31 | 1990-04-24 | Texas Instruments Incorporated | Method of forming metal interconnects |
| US4920073A (en) | 1989-05-11 | 1990-04-24 | Texas Instruments, Incorporated | Selective silicidation process using a titanium nitride protective layer |
| JPH038359A (ja) | 1989-06-06 | 1991-01-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4987099A (en) | 1989-12-29 | 1991-01-22 | North American Philips Corp. | Method for selectively filling contacts or vias or various depths with CVD tungsten |
| JP2513900B2 (ja) | 1990-05-08 | 1996-07-03 | 富士通株式会社 | 半導体装置の製造方法 |
| US5091339A (en) | 1990-07-23 | 1992-02-25 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming vias and channels in multilayer electrical interconnects |
| US5250465A (en) | 1991-01-28 | 1993-10-05 | Fujitsu Limited | Method of manufacturing semiconductor devices |
| US5147819A (en) | 1991-02-21 | 1992-09-15 | Micron Technology, Inc. | Semiconductor metallization method |
| US5250467A (en) * | 1991-03-29 | 1993-10-05 | Applied Materials, Inc. | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer |
| JP2533414B2 (ja) | 1991-04-09 | 1996-09-11 | 三菱電機株式会社 | 半導体集積回路装置の配線接続構造およびその製造方法 |
| US5292558A (en) | 1991-08-08 | 1994-03-08 | University Of Texas At Austin, Texas | Process for metal deposition for microelectronic interconnections |
| US5262354A (en) | 1992-02-26 | 1993-11-16 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| US5300813A (en) | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| KR950010854B1 (ko) * | 1992-10-30 | 1995-09-25 | 현대전자산업주식회사 | 텅스텐 플러그 형성방법 |
| US5354712A (en) * | 1992-11-12 | 1994-10-11 | Northern Telecom Limited | Method for forming interconnect structures for integrated circuits |
| JPH0722339A (ja) | 1993-07-05 | 1995-01-24 | Toshiba Corp | 薄膜形成方法 |
| US5384284A (en) | 1993-10-01 | 1995-01-24 | Micron Semiconductor, Inc. | Method to form a low resistant bond pad interconnect |
| JP3297220B2 (ja) * | 1993-10-29 | 2002-07-02 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
| JPH07263589A (ja) * | 1994-02-18 | 1995-10-13 | Kawasaki Steel Corp | 多層配線構造およびその製造方法 |
| US5439731A (en) | 1994-03-11 | 1995-08-08 | Cornell Research Goundation, Inc. | Interconnect structures containing blocked segments to minimize stress migration and electromigration damage |
| US5635423A (en) | 1994-10-11 | 1997-06-03 | Advanced Micro Devices, Inc. | Simplified dual damascene process for multi-level metallization and interconnection structure |
| US5529953A (en) | 1994-10-14 | 1996-06-25 | Toshiba America Electronic Components, Inc. | Method of forming studs and interconnects in a multi-layered semiconductor device |
| US5534462A (en) * | 1995-02-24 | 1996-07-09 | Motorola, Inc. | Method for forming a plug and semiconductor device having the same |
| US5874201A (en) | 1995-06-05 | 1999-02-23 | International Business Machines Corporation | Dual damascene process having tapered vias |
| US5962923A (en) * | 1995-08-07 | 1999-10-05 | Applied Materials, Inc. | Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches |
| US5633199A (en) * | 1995-11-02 | 1997-05-27 | Motorola Inc. | Process for fabricating a metallized interconnect structure in a semiconductor device |
| US6066358A (en) * | 1995-11-21 | 2000-05-23 | Applied Materials, Inc. | Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer |
| US6120844A (en) * | 1995-11-21 | 2000-09-19 | Applied Materials, Inc. | Deposition film orientation and reflectivity improvement using a self-aligning ultra-thin layer |
| US5877087A (en) * | 1995-11-21 | 1999-03-02 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
| US6077781A (en) * | 1995-11-21 | 2000-06-20 | Applied Materials, Inc. | Single step process for blanket-selective CVD aluminum deposition |
| KR100440418B1 (ko) * | 1995-12-12 | 2004-10-20 | 텍사스 인스트루먼츠 인코포레이티드 | 저압,저온의반도체갭충전처리방법 |
| US6077571A (en) * | 1995-12-19 | 2000-06-20 | The Research Foundation Of State University Of New York | Conformal pure and doped aluminum coatings and a methodology and apparatus for their preparation |
| US5989633A (en) * | 1996-04-29 | 1999-11-23 | Applied Materials, Inc. | Process for overcoming CVD aluminum selectivity loss with warm PVD aluminum |
| KR100215846B1 (ko) * | 1996-05-16 | 1999-08-16 | 구본준 | 반도체장치의 배선형성방법 |
| US6077768A (en) * | 1996-07-19 | 2000-06-20 | Motorola, Inc. | Process for fabricating a multilevel interconnect |
| US5783485A (en) * | 1996-07-19 | 1998-07-21 | Motorola, Inc. | Process for fabricating a metallized interconnect |
| EP0821484B1 (en) * | 1996-07-24 | 2002-10-09 | STMicroelectronics S.r.l. | High voltage tolerance output stage |
| JP3488586B2 (ja) * | 1996-12-24 | 2004-01-19 | 株式会社東芝 | 半導体装置の製造方法 |
-
1996
- 1996-12-30 US US08/778,205 patent/US6537905B1/en not_active Expired - Fee Related
-
1997
- 1997-12-26 JP JP9370395A patent/JPH10247650A/ja not_active Withdrawn
- 1997-12-26 SG SG1997004692A patent/SG65719A1/en unknown
- 1997-12-30 TW TW086119967A patent/TW466737B/zh not_active IP Right Cessation
- 1997-12-30 KR KR1019970077841A patent/KR100502252B1/ko not_active IP Right Cessation
- 1997-12-30 EP EP97310668A patent/EP0851483A3/en not_active Withdrawn
-
2003
- 2003-02-13 US US10/367,214 patent/US7112528B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100502252B1 (ko) | 2005-09-26 |
| US6537905B1 (en) | 2003-03-25 |
| SG65719A1 (en) | 1999-06-22 |
| KR19980064795A (ko) | 1998-10-07 |
| EP0851483A2 (en) | 1998-07-01 |
| US20030161943A1 (en) | 2003-08-28 |
| US7112528B2 (en) | 2006-09-26 |
| TW466737B (en) | 2001-12-01 |
| EP0851483A3 (en) | 1999-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10247650A (ja) | 銅線相互接続及び選択ｃｖｄアルミニウムプラグを用いた完全平坦化二重ダマシーンメタライゼーション | |
| US4954214A (en) | Method for making interconnect structures for VLSI devices | |
| JP4615707B2 (ja) | デュアルダマシン金属化方法 | |
| US6037258A (en) | Method of forming a smooth copper seed layer for a copper damascene structure | |
| US6417094B1 (en) | Dual-damascene interconnect structures and methods of fabricating same | |
| US5635423A (en) | Simplified dual damascene process for multi-level metallization and interconnection structure | |
| US6323553B1 (en) | Reduced temperature contact/via filling | |
| US6720262B2 (en) | Method of forming copper interconnections and thin films using chemical vapor deposition with catalyst | |
| US6110819A (en) | Interconnect structure using Al2 Cu for an integrated circuit chip | |
| US20040219783A1 (en) | Copper dual damascene interconnect technology | |
| US7319071B2 (en) | Methods for forming a metallic damascene structure | |
| US20070059925A1 (en) | Method of forming metal wiring layer of semiconductor device | |
| US6534865B1 (en) | Method of enhanced fill of vias and trenches | |
| JPH1041391A (ja) | ブランケット選択的ｃｖｄアルミニウム堆積のためのシングルステッププロセス | |
| WO2000019524A9 (en) | Ic interconnect structures and methods for making same | |
| US20020167089A1 (en) | Copper dual damascene interconnect technology | |
| US6110828A (en) | In-situ capped aluminum plug (CAP) process using selective CVD AL for integrated plug/interconnect metallization | |
| US6339029B1 (en) | Method to form copper interconnects | |
| US7148140B2 (en) | Partial plate anneal plate process for deposition of conductive fill material | |
| US6593657B1 (en) | Contact integration article | |
| JPH1041386A (ja) | 半導体装置の製造方法 | |
| US6903011B2 (en) | Displacement method to grow cu overburden | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| CA1287188C (en) | Vlsi devices having interconnect structure formed on layer of seed material | |
| US20030219996A1 (en) | Method of forming a sealing layer on a copper pattern |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |