JP2513900B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2513900B2 JP2513900B2 JP11838190A JP11838190A JP2513900B2 JP 2513900 B2 JP2513900 B2 JP 2513900B2 JP 11838190 A JP11838190 A JP 11838190A JP 11838190 A JP11838190 A JP 11838190A JP 2513900 B2 JP2513900 B2 JP 2513900B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- insulating layer
- tungsten
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔概 要〕 タングステン等から成る配線層の形成方法に関し， タングステン等から成る配線層がパターンニング工程
において剥離して生じたゴミに起因する配線パターンの
不良あるいはパターンニングのための露光における位置
合わせ不良を防止することを目的とし， 半導体基板表面もしくは該半導体基板表面上に形成さ
れた導電層の表面に絶縁層を堆積したのち該半導体基板
表面もしくは該導電層を表出するコンタクト窓を該絶縁
層に開口し，該コンタクト窓が形成された該絶縁層を有
する該半導体基板の周縁領域を選択的にマスクし，該配
線層を化学気相成長させるための成長核として作用する
密着層を該周縁領域が選択的にマスクされた該基板表面
上の該絶縁層上に形成し，化学気相成長法を用いて該密
着層上に該配線層を成長させる諸工程を含むように構成
する。
において剥離して生じたゴミに起因する配線パターンの
不良あるいはパターンニングのための露光における位置
合わせ不良を防止することを目的とし， 半導体基板表面もしくは該半導体基板表面上に形成さ
れた導電層の表面に絶縁層を堆積したのち該半導体基板
表面もしくは該導電層を表出するコンタクト窓を該絶縁
層に開口し，該コンタクト窓が形成された該絶縁層を有
する該半導体基板の周縁領域を選択的にマスクし，該配
線層を化学気相成長させるための成長核として作用する
密着層を該周縁領域が選択的にマスクされた該基板表面
上の該絶縁層上に形成し，化学気相成長法を用いて該密
着層上に該配線層を成長させる諸工程を含むように構成
する。
本発明は，タングステン等から成る配線層の形成方法
に関する。
に関する。
現在のとろこ，半導体装置における内部配線材料とし
てはアルミニュムが主用されている。一方，半導体装置
の高集積化とともにますます微細化するコンタクトホー
ルに急峻な段差が生じるが，アルミニウムは，段差部分
での被覆性（カバレッジ）が充分でなく，また，電流や
機械的歪力によるマイグレーションを生じやすいため
に，微細配線を必要とする高密度集積回路の配線として
の信頼性が充分でない。
てはアルミニュムが主用されている。一方，半導体装置
の高集積化とともにますます微細化するコンタクトホー
ルに急峻な段差が生じるが，アルミニウムは，段差部分
での被覆性（カバレッジ）が充分でなく，また，電流や
機械的歪力によるマイグレーションを生じやすいため
に，微細配線を必要とする高密度集積回路の配線として
の信頼性が充分でない。
これに対して，化学気相成長（CVD）法により形成さ
れたタングステン層はスパッタリング法によるものより
も低抵抗であり，カバレッジも良好であり，しかも，マ
イグレーションを生じないために，アルミニュムに代わ
り得る高信頼性の配線材料として期待されている。
れたタングステン層はスパッタリング法によるものより
も低抵抗であり，カバレッジも良好であり，しかも，マ
イグレーションを生じないために，アルミニュムに代わ
り得る高信頼性の配線材料として期待されている。
一方,CVD法によるタングステン層は，酸化シリコン
（SiO2）等から成る絶縁層表面には成長しない。したが
って，通常は，タングステン層が成長開始する核となる
チタン等の金属あるいは金属シリサイドの薄膜をあらか
じめ絶縁層表面に形成しておくことが行われている。ま
た，上記のような選択成長性を利用して，絶縁層に設け
られたコンタクトホール内に表出するシリコン基板ある
いは電極層等に選択的にタングステンを成長させること
によって，コンタクトホール部分における段差を無くす
ことも行われている。
（SiO2）等から成る絶縁層表面には成長しない。したが
って，通常は，タングステン層が成長開始する核となる
チタン等の金属あるいは金属シリサイドの薄膜をあらか
じめ絶縁層表面に形成しておくことが行われている。ま
た，上記のような選択成長性を利用して，絶縁層に設け
られたコンタクトホール内に表出するシリコン基板ある
いは電極層等に選択的にタングステンを成長させること
によって，コンタクトホール部分における段差を無くす
ことも行われている。
従来は，半導体素子が形成され，その上にSiO2やBPSG
（硼燐珪酸ガラス）等の絶縁層が形成された基板表面全
体に，タングステンの気相成長核となるチタン（Ti），
窒化チタン（TiN）あるいは金属シリサイド等の薄膜を
スパッタリング法により形成していた。したがって,CVD
（化学気相成長）法により基板表面全体にタングステン
層が成長することになる。
（硼燐珪酸ガラス）等の絶縁層が形成された基板表面全
体に，タングステンの気相成長核となるチタン（Ti），
窒化チタン（TiN）あるいは金属シリサイド等の薄膜を
スパッタリング法により形成していた。したがって,CVD
（化学気相成長）法により基板表面全体にタングステン
層が成長することになる。
上記のような全面にタングステン層が形成された基板
が，例えばパターンニングのためのレジスト塗布工程に
おいて，その周縁部をピンセット等で挟持した場合に，
タングステン層が部分的に剥離し，微細片となって基板
表面に付着する。このような微細片が配線パターン部に
存在すると，タングステン配線に寸法誤差のみならず種
々の障害の原因となる異常パターンを生じる。また，露
光時に基板を把持するチャックとの間に挟まれたため
に，精確な位置合わせが行われなくなる場合がある。
が，例えばパターンニングのためのレジスト塗布工程に
おいて，その周縁部をピンセット等で挟持した場合に，
タングステン層が部分的に剥離し，微細片となって基板
表面に付着する。このような微細片が配線パターン部に
存在すると，タングステン配線に寸法誤差のみならず種
々の障害の原因となる異常パターンを生じる。また，露
光時に基板を把持するチャックとの間に挟まれたため
に，精確な位置合わせが行われなくなる場合がある。
従来，基板周縁領域には絶縁層や配線層を形成せず，
常に基板表面が露出されているように処理する方法が提
案されている。この方法では，いわゆるエッチングにお
けるローディング効果−露出面積の異なる同一物質を同
時にエッチングした場合，両者のエッチング速度が異な
り，一般に，微小露出面積の部分のエッチング速度が小
さくなる現象−を避けるために，微細パターンのエッチ
ングが行われる基板中央領域と，大面積のエッチングが
行われる基板周縁領域とは別々にエッチングする必要が
あり，工程数の増加を招く欠点がある。
常に基板表面が露出されているように処理する方法が提
案されている。この方法では，いわゆるエッチングにお
けるローディング効果−露出面積の異なる同一物質を同
時にエッチングした場合，両者のエッチング速度が異な
り，一般に，微小露出面積の部分のエッチング速度が小
さくなる現象−を避けるために，微細パターンのエッチ
ングが行われる基板中央領域と，大面積のエッチングが
行われる基板周縁領域とは別々にエッチングする必要が
あり，工程数の増加を招く欠点がある。
本発明は上記従来の問題点を解決し，基板周縁領域に
はタングステン層を成長させず，これにより剥離したタ
ングステン層の微細片による異常な配線パターンの発生
や位置合わせ精度の低下を回避可能とすることを目的と
する。
はタングステン層を成長させず，これにより剥離したタ
ングステン層の微細片による異常な配線パターンの発生
や位置合わせ精度の低下を回避可能とすることを目的と
する。
上記目的は，半導体基板表面もしくは該半導体基板表
面上に形成された導電層の表面に絶縁層を堆積したのち
該半導体基板表面もしくは該導電層を表出するコンタク
ト窓を該絶縁層に開口する工程と，該コンタクト窓が形
成された該絶縁層を有する該半導体基板の周縁領域を選
択的にマスクする工程と，該配線層を化学気相成長させ
るための成長核として作用する密着層を該周縁領域が選
択的にマスクされた該基板表面上の該絶縁層上に形成す
る工程と，化学気相成長法を用いて該密着層上に該配線
層を成長させる工程とを含むことを特徴とする本発明に
係る半導体装置の製造方法によって達成される。
面上に形成された導電層の表面に絶縁層を堆積したのち
該半導体基板表面もしくは該導電層を表出するコンタク
ト窓を該絶縁層に開口する工程と，該コンタクト窓が形
成された該絶縁層を有する該半導体基板の周縁領域を選
択的にマスクする工程と，該配線層を化学気相成長させ
るための成長核として作用する密着層を該周縁領域が選
択的にマスクされた該基板表面上の該絶縁層上に形成す
る工程と，化学気相成長法を用いて該密着層上に該配線
層を成長させる工程とを含むことを特徴とする本発明に
係る半導体装置の製造方法によって達成される。
絶縁層上にタングステン層を化学気相成長させる際の
成長核となる密着層の形成時において，第１図に示すよ
うに，基板１の周縁領域12をマスクしておく。このよう
にして，基板１の中央領域11にのみタングステンが成長
可能となり，周縁領域12にはタングステン層が成長しな
い。その結果，後の工程において，前記のようなタング
ステン層の剥離に起因する問題を回避可能となる。密着
層の形成をスパッタリングのような異方性の堆積法を用
いて行う場合には，上記におけるマスクは，密着層形成
時に環状の金属板等を基板上に載置しておくことで達成
される。
成長核となる密着層の形成時において，第１図に示すよ
うに，基板１の周縁領域12をマスクしておく。このよう
にして，基板１の中央領域11にのみタングステンが成長
可能となり，周縁領域12にはタングステン層が成長しな
い。その結果，後の工程において，前記のようなタング
ステン層の剥離に起因する問題を回避可能となる。密着
層の形成をスパッタリングのような異方性の堆積法を用
いて行う場合には，上記におけるマスクは，密着層形成
時に環状の金属板等を基板上に載置しておくことで達成
される。
第２図は本発明の工程の一実施例説明図であって，同
図（ａ）に示すように，例えばシリコンウエハである基
板１の表面にはSiO2から成る絶縁層２が形成されてい
る。基板１の縁から幅Ｗ≒５〜10mm内部の領域（第１図
の符号12）をマスクする環状物体３を基板１表面に載置
する。環状物体３は，例えば厚さ5mm程度のアルミニュ
ム板を加工して成る。環状物体３から表出する基板１の
中央領域（第１図の符号11）には，同図（ｂ）の部分拡
大図に示すように，例えば基板１とは異なる導電型の不
純物拡散領域13が形成されており，絶縁層２には，不純
物拡散領域13の一部を表出するコンタクトホール21が設
けられている。
図（ａ）に示すように，例えばシリコンウエハである基
板１の表面にはSiO2から成る絶縁層２が形成されてい
る。基板１の縁から幅Ｗ≒５〜10mm内部の領域（第１図
の符号12）をマスクする環状物体３を基板１表面に載置
する。環状物体３は，例えば厚さ5mm程度のアルミニュ
ム板を加工して成る。環状物体３から表出する基板１の
中央領域（第１図の符号11）には，同図（ｂ）の部分拡
大図に示すように，例えば基板１とは異なる導電型の不
純物拡散領域13が形成されており，絶縁層２には，不純
物拡散領域13の一部を表出するコンタクトホール21が設
けられている。
同図（ａ）に示す状態で，例えば周知の平行平板型の
スパッタリング装置を用いてチタンをスパッタリングし
て，基板１表面に厚さ約500Åのチタン膜を堆積する。
同図（ｃ）に示すように，基板１の中央領域11にのみチ
タン膜４が形成され，周縁領域12には絶縁層２が表出し
たままである。また，同図（ｄ）の部分拡大図に示すよ
うに，中央領域11における絶縁層２に設けられたコンタ
クトホール21内に表出する基板１表面にもチタン膜４が
堆積される。
スパッタリング装置を用いてチタンをスパッタリングし
て，基板１表面に厚さ約500Åのチタン膜を堆積する。
同図（ｃ）に示すように，基板１の中央領域11にのみチ
タン膜４が形成され，周縁領域12には絶縁層２が表出し
たままである。また，同図（ｄ）の部分拡大図に示すよ
うに，中央領域11における絶縁層２に設けられたコンタ
クトホール21内に表出する基板１表面にもチタン膜４が
堆積される。
上記のようにして中央領域11にのみチタン膜４が選択
的に形成された基板１を，周知のCVD装置内に設置し
て，タングステン層の気相成長を行う。成長原料ガスと
しては,WF6（６弗化タングステン）を用いる。同時に,C
VD装置には還元剤として水素またはモノシラン（SiH4）
ガスを導入し，全圧を0.1Torr程度に制御する。成長時
の基板１温度を400℃に保持する。その結果，同図
（ｅ）に示すように，チタン膜４を成長核として，厚さ
約0.35μｍのタングステン層５が成長する。基板１の周
縁領域12にはタングステン層は成長しない。また，同図
（ｆ）に示すように，コンタクトホール21内にもタング
ステン層５が成長する。したがって，タングステン層５
を所定の配線にパターンニングすることにより，不純物
拡散領域13とこの配線との接続が行われる。
的に形成された基板１を，周知のCVD装置内に設置し
て，タングステン層の気相成長を行う。成長原料ガスと
しては,WF6（６弗化タングステン）を用いる。同時に,C
VD装置には還元剤として水素またはモノシラン（SiH4）
ガスを導入し，全圧を0.1Torr程度に制御する。成長時
の基板１温度を400℃に保持する。その結果，同図
（ｅ）に示すように，チタン膜４を成長核として，厚さ
約0.35μｍのタングステン層５が成長する。基板１の周
縁領域12にはタングステン層は成長しない。また，同図
（ｆ）に示すように，コンタクトホール21内にもタング
ステン層５が成長する。したがって，タングステン層５
を所定の配線にパターンニングすることにより，不純物
拡散領域13とこの配線との接続が行われる。
第２図（ｅ）に示すように，基板１の周縁領域12には
タングステン層５が成長しないため，周縁領域12をピン
セットで挟持したり，露光装置内でチャックにより保持
したりした場合にも，タングステン層５が剥離して微細
片を生じることがない。
タングステン層５が成長しないため，周縁領域12をピン
セットで挟持したり，露光装置内でチャックにより保持
したりした場合にも，タングステン層５が剥離して微細
片を生じることがない。
タングステン層５の成長核となる密着層としては，上
記チタン膜４の他に，窒化チタン（TiN）薄膜，スパッ
タリングによるタングステン薄膜あるいは金属シリサイ
ド薄膜等が用いられる。TiN薄膜は，窒素を含む雰囲気
中でチタンをスパッタリングすればよい。上記密着層の
形成に平行平板型のスパッタリング装置を用いれば，密
着層を形成するチタン等の原子の大部分は，基板１に対
して垂直入射するので，基板１と前記環状物体３との密
着性はそれほど厳密さは要しない。
記チタン膜４の他に，窒化チタン（TiN）薄膜，スパッ
タリングによるタングステン薄膜あるいは金属シリサイ
ド薄膜等が用いられる。TiN薄膜は，窒素を含む雰囲気
中でチタンをスパッタリングすればよい。上記密着層の
形成に平行平板型のスパッタリング装置を用いれば，密
着層を形成するチタン等の原子の大部分は，基板１に対
して垂直入射するので，基板１と前記環状物体３との密
着性はそれほど厳密さは要しない。
チタン等の密着層を成長核として，タングステン
（Ｗ）と同様に，モリブデン（Mo），銅（Cu）あるいは
金（Au）をCVD成長させることも可能である。
（Ｗ）と同様に，モリブデン（Mo），銅（Cu）あるいは
金（Au）をCVD成長させることも可能である。
本発明によれば，基板周縁領域におけるタングステン
層等の剥離により生じた微細片に起因する配線寸法精度
や位置合わせ精度の低下を回避可能となり，タングステ
ン等から成る高信頼性配線を必要とする半導体装置の品
質ならびに製造歩留りを向上する効果がある。
層等の剥離により生じた微細片に起因する配線寸法精度
や位置合わせ精度の低下を回避可能となり，タングステ
ン等から成る高信頼性配線を必要とする半導体装置の品
質ならびに製造歩留りを向上する効果がある。
第１図は本発明の原理説明図， 第２図は本発明の工程の一実施例説明図 である。 図において， １は基板,2は絶縁層,3は環状物体， ４はチタン膜,5はタングステン層， 11は中央領域,12は周縁領域， 13は不純物拡散領域,21はコンタクトホール である。
Claims (5)
- 【請求項１】半導体基板表面もしくは該半導体基板表面
上に形成された導電層の表面に絶縁層を堆積したのち該
半導体基板表面もしくは該導電層を表出するコンタクト
窓を該絶縁層に開口する工程と， 該コンタクト窓が形成された該絶縁層を有する該半導体
基板の周縁領域を選択的にマスクする工程と， 配線層を化学気相成長させるための成長核として作用す
る密着層を該周縁領域が選択的にマスクされた該基板表
面上の該絶縁層上に形成する工程と， 化学気相成長法を用いて該密着層上に該配線層を成長さ
せる工程 とを含むことを特徴とする半導体装置の製造方法。 - 【請求項２】該絶縁層は酸化シリコンを主成分とする絶
縁層であることを特徴とする請求項１記載の半導体装置
の製造方法。 - 【請求項３】該密着層はチタンまたは窒化チタンまたは
スパッタリング法により形成されたタングステンから成
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項４】該化学気相成長はタングステンまたはモリ
ブデンまたはチタンまたは銅または金の気体状化合物を
原料ガスとして用いて行うことを特徴とする請求項１記
載の半導体装置の製造方法。 - 【請求項５】環状物体を載置することにより該基板の該
周縁領域をマスクして該密着層を化学気相成長させるこ
とを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11838190A JP2513900B2 (ja) | 1990-05-08 | 1990-05-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11838190A JP2513900B2 (ja) | 1990-05-08 | 1990-05-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0414821A JPH0414821A (ja) | 1992-01-20 |
| JP2513900B2 true JP2513900B2 (ja) | 1996-07-03 |
Family
ID=14735292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11838190A Expired - Fee Related JP2513900B2 (ja) | 1990-05-08 | 1990-05-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2513900B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6001420A (en) * | 1996-09-23 | 1999-12-14 | Applied Materials, Inc. | Semi-selective chemical vapor deposition |
| US6139697A (en) * | 1997-01-31 | 2000-10-31 | Applied Materials, Inc. | Low temperature integrated via and trench fill process and apparatus |
| US6355560B1 (en) | 1995-11-21 | 2002-03-12 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
| US6458684B1 (en) | 1995-11-21 | 2002-10-01 | Applied Materials, Inc. | Single step process for blanket-selective CVD aluminum deposition |
| US6605531B1 (en) | 1997-11-26 | 2003-08-12 | Applied Materials, Inc. | Hole-filling technique using CVD aluminum and PVD aluminum integration |
| US7112528B2 (en) | 1996-12-30 | 2006-09-26 | Applied Materials, Inc. | Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100515828B1 (ko) * | 2002-11-25 | 2005-09-21 | 삼성에스디아이 주식회사 | 전도성 박막 제조 방법 |
-
1990
- 1990-05-08 JP JP11838190A patent/JP2513900B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355560B1 (en) | 1995-11-21 | 2002-03-12 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
| US6458684B1 (en) | 1995-11-21 | 2002-10-01 | Applied Materials, Inc. | Single step process for blanket-selective CVD aluminum deposition |
| US6001420A (en) * | 1996-09-23 | 1999-12-14 | Applied Materials, Inc. | Semi-selective chemical vapor deposition |
| US7112528B2 (en) | 1996-12-30 | 2006-09-26 | Applied Materials, Inc. | Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug |
| US6139697A (en) * | 1997-01-31 | 2000-10-31 | Applied Materials, Inc. | Low temperature integrated via and trench fill process and apparatus |
| US6605531B1 (en) | 1997-11-26 | 2003-08-12 | Applied Materials, Inc. | Hole-filling technique using CVD aluminum and PVD aluminum integration |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0414821A (ja) | 1992-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0765174B2 (ja) | 半導体ウェーハ上へのタングステン層のｃｖｄ蒸着方法 | |
| JPS63275114A (ja) | 基板上に低応力耐火金属層を形成する方法 | |
| JP2513900B2 (ja) | 半導体装置の製造方法 | |
| US3689332A (en) | Method of producing semiconductor circuits with conductance paths | |
| US6251796B1 (en) | Method for fabrication of ceramic tantalum nitride and improved structures based thereon | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS59175726A (ja) | 半導体装置の製造方法 | |
| US5785871A (en) | Process for minute processing of diamonds | |
| JP2570857B2 (ja) | 半導体装置の製造方法 | |
| JPH06244091A (ja) | 透過マスク及びその製造方法 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| JPH1154620A (ja) | 半導体装置およびその製造方法 | |
| US6309963B1 (en) | Method for manufacturing semiconductor device | |
| JPH02114635A (ja) | 半導体装置の製造方法 | |
| JPH01225336A (ja) | 半導体装置の製造方法 | |
| JPH04120734A (ja) | 半導体装置の製造方法 | |
| JPS5816545A (ja) | 半導体装置の製造方法 | |
| JP2808998B2 (ja) | 半導体装置の製造方法 | |
| JPH0629399A (ja) | 半導体装置の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JP2841457B2 (ja) | アルミニウム膜の形成方法 | |
| JPH03270234A (ja) | 半導体装置の製造法方 | |
| JPS628542A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |