JPH02114635A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02114635A JPH02114635A JP63268745A JP26874588A JPH02114635A JP H02114635 A JPH02114635 A JP H02114635A JP 63268745 A JP63268745 A JP 63268745A JP 26874588 A JP26874588 A JP 26874588A JP H02114635 A JPH02114635 A JP H02114635A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- deposited
- dicing line
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 238000000151 deposition Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000011810 insulating material Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 abstract description 10
- 239000000428 dust Substances 0.000 abstract description 6
- 239000012495 reaction gas Substances 0.000 abstract description 2
- 230000002265 prevention Effects 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置、特に半導体集積回路装置の製造
方法に関するものである。
方法に関するものである。
半導体装置の微細化が進むにつれ、低いコンタクト抵抗
、高いエレクトロマイグレーシ日ソ耐性。
、高いエレクトロマイグレーシ日ソ耐性。
低温での加工性等に対する要求が高まっている。
これらに対し、化学的気相成長法（以下ＣＶＤ法と称す
る）を用いて金属面あるいは半導体面上に金属膜を選択
的に堆積する選択性メタルＣＶＤ法は極めて有効である
。
る）を用いて金属面あるいは半導体面上に金属膜を選択
的に堆積する選択性メタルＣＶＤ法は極めて有効である
。
第２図は選択性メタルＣＶＤ法により従来の方法で金属
膜をコンタクトホールに埋め込んだ状態を示している。
膜をコンタクトホールに埋め込んだ状態を示している。
図において、１は半導体基板、２はコンタクトホール、
３は絶縁膜、４は堆積金属膜、５はダイシングライン部
である。
３は絶縁膜、４は堆積金属膜、５はダイシングライン部
である。
次に動作について説明する。
半導体基板１上に絶縁膜３を成長させ、写真製版技術に
よりコンタクトホール２及びダイシングライン部５を形
成する。そして例えばシリコン基板に対し、反応ガスと
してフッ化タングステン及びシランガスを用いると、化
学反応によりタングステン膜４が半導体面の露出したコ
ンタクトホール２及びダイシングライン部５に選択的に
堆積する。
よりコンタクトホール２及びダイシングライン部５を形
成する。そして例えばシリコン基板に対し、反応ガスと
してフッ化タングステン及びシランガスを用いると、化
学反応によりタングステン膜４が半導体面の露出したコ
ンタクトホール２及びダイシングライン部５に選択的に
堆積する。
従来の金属面あるいは半導体面上に金属膜を選択的に堆
積する方法は以上のように構成されているが、金属膜を
堆積させる必要のないダイシングライン部においても金
属膜４が堆積し、供給反応ガスが消費されるため、本来
金属膜を堆積すべき箇所における堆積率が低くなるとい
う問題があった。さらにダイシングライン部では金属の
堆積する面積が大きいので、金属堆積膜が膜応力により
半導体基板から剥離し、これが塵となって歩留り低下の
原因となるという問題があった。
積する方法は以上のように構成されているが、金属膜を
堆積させる必要のないダイシングライン部においても金
属膜４が堆積し、供給反応ガスが消費されるため、本来
金属膜を堆積すべき箇所における堆積率が低くなるとい
う問題があった。さらにダイシングライン部では金属の
堆積する面積が大きいので、金属堆積膜が膜応力により
半導体基板から剥離し、これが塵となって歩留り低下の
原因となるという問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、選択性メタルＣＶＤ法における堆積率の向上
、金属膜の剥離による発塵の防止を実現できる半導体装
置の製造方法を得ることを目的とする。
たもので、選択性メタルＣＶＤ法における堆積率の向上
、金属膜の剥離による発塵の防止を実現できる半導体装
置の製造方法を得ることを目的とする。
この発明に係る半導体装置の製造方法は、選択性メタル
ＣＶＤ法によって金属膜を堆積する際に、ダイシングラ
イン部を絶縁物質により被覆した後、金属膜を堆積する
ようにしたものである。
ＣＶＤ法によって金属膜を堆積する際に、ダイシングラ
イン部を絶縁物質により被覆した後、金属膜を堆積する
ようにしたものである。
この発明においては、選択性メタルＣＶＤ法によって金
属を堆積する方法において、金属膜を堆積する際、ダイ
シングライン部を絶縁物質により被覆した後、金属膜を
堆積するようにしたので、ダイシングライン部には金Ｒ
ＩＭが堆積されない。
属を堆積する方法において、金属膜を堆積する際、ダイ
シングライン部を絶縁物質により被覆した後、金属膜を
堆積するようにしたので、ダイシングライン部には金Ｒ
ＩＭが堆積されない。
以下この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による半導体装置の製造方
法の工程別断面図であり、前述の第２図の従来例と同一
符号は同等部分を示す。
法の工程別断面図であり、前述の第２図の従来例と同一
符号は同等部分を示す。
以下、本製造方法について説明する。
第１図ａ）に示すように、半導体基板１上に絶縁ｙ！Ｘ
：３を形成する。次に第１図ｂ）に示すように、写真製
版技術により絶縁膜３にコンタクトホール２を開口する
。そして、第１図Ｃ）に示すように選択性メタルＣＶＤ
法により、コンタクトホール２を金属膜４により埋め込
む。最後に、第１図ｄ）に示すように、写真製版技術に
よりダイシングライン部５を形成する。
：３を形成する。次に第１図ｂ）に示すように、写真製
版技術により絶縁膜３にコンタクトホール２を開口する
。そして、第１図Ｃ）に示すように選択性メタルＣＶＤ
法により、コンタクトホール２を金属膜４により埋め込
む。最後に、第１図ｄ）に示すように、写真製版技術に
よりダイシングライン部５を形成する。
本実施例では、以上のように、選択性メタルＣＶＤ法に
より金属膜を堆積する際にダイシングライン部５を絶縁
膜３により被覆したので、供給反応ガスはコンタクトホ
ール２でのみ消費され、堆積率が上昇する。また、ダイ
シングライン部のように金属膜の剥離の生じやすい堆積
面積の大きいパターンの箇所には金属膜は堆積されてい
ないので、塵の発生を防止できる。
より金属膜を堆積する際にダイシングライン部５を絶縁
膜３により被覆したので、供給反応ガスはコンタクトホ
ール２でのみ消費され、堆積率が上昇する。また、ダイ
シングライン部のように金属膜の剥離の生じやすい堆積
面積の大きいパターンの箇所には金属膜は堆積されてい
ないので、塵の発生を防止できる。
なお、上記実施例ではコンタクトホールへの選択的金属
膜の堆積について説明したが、本発明では金属配線への
金属膜の選択的堆積を行ってもよく、上記実施例と同様
の効果を奏する。
膜の堆積について説明したが、本発明では金属配線への
金属膜の選択的堆積を行ってもよく、上記実施例と同様
の効果を奏する。
以上のように、この発明によれば、選択性メタルＣＶＤ
法によって金属膜を堆積する際に、ダイシングライン部
を絶縁物で被覆した後、金ａｍを堆積するようにしたの
で、堆積率を向上し、かつ発塵を防止できる効果がある
。
法によって金属膜を堆積する際に、ダイシングライン部
を絶縁物で被覆した後、金ａｍを堆積するようにしたの
で、堆積率を向上し、かつ発塵を防止できる効果がある
。
第１図はこの発明の一実施例による選択性メタルＣＶＤ
法による金属膜堆積方法を示す工程別断面図、第２図は
従来の選択性メタルＣＶＤ法による金属膜堆積の方法を
示す断面図である。 １は半導体基板、２はコンタクトホール、３は絶縁膜、
４は金属堆積膜、５はダイシングライン部である。 なお図中同一符号は同−又は相当部分を示す。
法による金属膜堆積方法を示す工程別断面図、第２図は
従来の選択性メタルＣＶＤ法による金属膜堆積の方法を
示す断面図である。 １は半導体基板、２はコンタクトホール、３は絶縁膜、
４は金属堆積膜、５はダイシングライン部である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １）金属または半導体上に選択的に堆積しうる選択性金
属化学的気相成長法により、半導体基板に金属を堆積さ
せる半導体装置の製造方法において、 ダイシングライン部を絶縁物質により被覆した後、前記
金属を堆積することを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26874588A JPH0810682B2 (ja) | 1988-10-25 | 1988-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26874588A JPH0810682B2 (ja) | 1988-10-25 | 1988-10-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02114635A true JPH02114635A (ja) | 1990-04-26 |
| JPH0810682B2 JPH0810682B2 (ja) | 1996-01-31 |
Family
ID=17462748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26874588A Expired - Lifetime JPH0810682B2 (ja) | 1988-10-25 | 1988-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810682B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6073327A (en) * | 1995-03-14 | 2000-06-13 | Yamaha Corporation | Plug unit and method of installation thereof |
| CN110806437A (zh) * | 2019-11-15 | 2020-02-18 | 中南大学 | 黑磷纳米片/麦芽糖基-β-环糊精修饰玻碳电极及其应用 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54163673A (en) * | 1978-06-15 | 1979-12-26 | Nippon Electric Co | Preparation of semiconductor device |
| JPS61220430A (ja) * | 1985-03-27 | 1986-09-30 | Nec Corp | 半導体装置の製造方法 |
| JPS62216224A (ja) * | 1986-03-17 | 1987-09-22 | Fujitsu Ltd | タングステンの選択成長方法 |
-
1988
- 1988-10-25 JP JP26874588A patent/JPH0810682B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54163673A (en) * | 1978-06-15 | 1979-12-26 | Nippon Electric Co | Preparation of semiconductor device |
| JPS61220430A (ja) * | 1985-03-27 | 1986-09-30 | Nec Corp | 半導体装置の製造方法 |
| JPS62216224A (ja) * | 1986-03-17 | 1987-09-22 | Fujitsu Ltd | タングステンの選択成長方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6073327A (en) * | 1995-03-14 | 2000-06-13 | Yamaha Corporation | Plug unit and method of installation thereof |
| CN110806437A (zh) * | 2019-11-15 | 2020-02-18 | 中南大学 | 黑磷纳米片/麦芽糖基-β-环糊精修饰玻碳电极及其应用 |
| CN110806437B (zh) * | 2019-11-15 | 2020-08-04 | 中南大学 | 黑磷纳米片/麦芽糖基-β-环糊精修饰玻碳电极及其应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0810682B2 (ja) | 1996-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2737764B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0765174B2 (ja) | 半導体ウェーハ上へのタングステン層のｃｖｄ蒸着方法 | |
| JPS63170925A (ja) | 基板上に配線を形成する方法およびリフトオフ膜 | |
| JP2513900B2 (ja) | 半導体装置の製造方法 | |
| US5641993A (en) | Semiconductor IC with multilayered Al wiring | |
| JPH02114635A (ja) | 半導体装置の製造方法 | |
| JPH0636411B2 (ja) | 半導体装置の製造方法 | |
| JP2570857B2 (ja) | 半導体装置の製造方法 | |
| KR0161889B1 (ko) | 반도체장치의 배선 형성방법 | |
| WO2000006795A1 (en) | Cvd tungsten deposition on oxide substrates | |
| JP3124446B2 (ja) | 半導体装置の製造方法と半導体ウエハ構造 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| JPS62243324A (ja) | 半導体集積回路の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| KR100190076B1 (ko) | 반도체 장치의 금속 배선층 형성 방법 | |
| JPH01268150A (ja) | 半導体装置 | |
| JPH01309356A (ja) | 半導体装置の配線構造およびその形成方法 | |
| JPH01222052A (ja) | 半導体製造装置 | |
| JPH06275721A (ja) | 薄膜形成方法 | |
| JPH0234929A (ja) | 半導体装置の製造方法 | |
| JPH07153843A (ja) | 半導体装置のコンタクト製造方法 | |
| KR19990066631A (ko) | 반도체소자의 제조 방법 | |
| JPH0671000B2 (ja) | 半導体装置の配線形成法 | |
| JPH02185023A (ja) | 選択気相成長方法 | |
| JPH01225336A (ja) | 半導体装置の製造方法 |