JPH05129226A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05129226A JPH05129226A JP28777391A JP28777391A JPH05129226A JP H05129226 A JPH05129226 A JP H05129226A JP 28777391 A JP28777391 A JP 28777391A JP 28777391 A JP28777391 A JP 28777391A JP H05129226 A JPH05129226 A JP H05129226A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- film
- deposited
- refractory metal
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【目的】半導体装置の配線形成工程において、優れたバ
リアメタルを形成し、金属によるコンタクトホール内の
良好な埋め込みを実現する。 【構成】半導体基板１０１上に、高融点金属のシリサイ
ド１０３を形成し、更に酸素プラズマにさらしてバリア
メタルとなる酸化層１０４を形成する。その後、層間絶
縁膜１０６、コンタクトホール１０５を形成し、密着層
としてタングステン１０７膜をスパッタリング法で堆積
してから、化学気相反応法でタングステン膜１０８を堆
積する。そして、コンタクトホール内以外の領域にある
タングステンを除去してから、アルミ銅・合金膜１０９
を堆積、パターニングして配線が完成する。
リアメタルを形成し、金属によるコンタクトホール内の
良好な埋め込みを実現する。 【構成】半導体基板１０１上に、高融点金属のシリサイ
ド１０３を形成し、更に酸素プラズマにさらしてバリア
メタルとなる酸化層１０４を形成する。その後、層間絶
縁膜１０６、コンタクトホール１０５を形成し、密着層
としてタングステン１０７膜をスパッタリング法で堆積
してから、化学気相反応法でタングステン膜１０８を堆
積する。そして、コンタクトホール内以外の領域にある
タングステンを除去してから、アルミ銅・合金膜１０９
を堆積、パターニングして配線が完成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置における配
線の形成方法に関する。
線の形成方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法では、図２
に示すように、シリコン基板２０１上にチタンシリサイ
ド層２０３を形成した後、層間絶縁膜２０６を堆積して
コンタクトホールを開孔し、バリアメタルであり、同時
に密着層である窒化チタン膜２０７をスパッタリング法
で堆積して、化学気相反応法によってタングステン層２
０８を堆積する。その後、コンタクトホール内以外の領
域にあるタングステンを除去した後、アルミ・銅合金膜
２０９を堆積し、パターニングしていた。
に示すように、シリコン基板２０１上にチタンシリサイ
ド層２０３を形成した後、層間絶縁膜２０６を堆積して
コンタクトホールを開孔し、バリアメタルであり、同時
に密着層である窒化チタン膜２０７をスパッタリング法
で堆積して、化学気相反応法によってタングステン層２
０８を堆積する。その後、コンタクトホール内以外の領
域にあるタングステンを除去した後、アルミ・銅合金膜
２０９を堆積し、パターニングしていた。
【０００３】
【発明が解決しようとする課題】しかし、従来の半導体
装置の製造方法では、コンタクトホール内における密着
層たる窒化チタンの被覆性が十分でないために、コンタ
クトホール内におけるタングステンの形状が悪影響を受
け、最悪の場合、空孔が発生する問題を有していた。同
時に、密着層たる窒化チタンが薄い領域から、タングス
テンやアルミ等がシリコン基板中に侵入する問題も有し
ていた。更に、スパッタリング法で堆積した窒化チタン
膜には多数の異物が存在するという問題も有していた。
装置の製造方法では、コンタクトホール内における密着
層たる窒化チタンの被覆性が十分でないために、コンタ
クトホール内におけるタングステンの形状が悪影響を受
け、最悪の場合、空孔が発生する問題を有していた。同
時に、密着層たる窒化チタンが薄い領域から、タングス
テンやアルミ等がシリコン基板中に侵入する問題も有し
ていた。更に、スパッタリング法で堆積した窒化チタン
膜には多数の異物が存在するという問題も有していた。
【０００４】そこで、本発明はこれらの問題を解決する
もので、その目的とするところは、チタンシリサイド上
にバリアメタルたる酸化チタンを形成してから、層間絶
縁膜、コンタクトホールを形成し、この後、段差被覆性
に優れ、異物の少ないタングステン膜を、スパッタリン
グ法で密着層として形成して、コンタクトホール内のタ
ングステンの形状を改善することにより、高信頼性、高
歩留りを実現できる配線を有する半導体装置の製造方法
を提供するところにある。
もので、その目的とするところは、チタンシリサイド上
にバリアメタルたる酸化チタンを形成してから、層間絶
縁膜、コンタクトホールを形成し、この後、段差被覆性
に優れ、異物の少ないタングステン膜を、スパッタリン
グ法で密着層として形成して、コンタクトホール内のタ
ングステンの形状を改善することにより、高信頼性、高
歩留りを実現できる配線を有する半導体装置の製造方法
を提供するところにある。
【０００５】
【課題を解決するための手段】本発明は、半導体基板表
面に、第１の高融点金属と前記半導体基板を構成する半
導体との化合物層を形成する工程、前記化合物層表面を
酸素プラズマにより、前記化合物表面上に、前記第１の
高融点金属の酸化膜を形成する工程、前記半導体基板の
上方に層間絶縁膜を形成する工程、前記層間絶縁膜を窓
明けしてコンタクトホールを形成する工程、前記コンタ
クトホールの内面及び前記層間絶縁膜上に第２の高融点
金属を堆積する工程、前記第２の高融点金属上に、気相
化学反応法により前記コンタクトホールの半径より大き
い膜厚を持つ第３の高融点金属を堆積する工程、前記コ
ンタクトホール以外の領域にある前記第３の高融点金属
を、除去する工程、前記第３の高融点金属上、及び前記
層間絶縁膜の上方に低抵抗金属を堆積する工程、よりな
ることを特徴とする。
面に、第１の高融点金属と前記半導体基板を構成する半
導体との化合物層を形成する工程、前記化合物層表面を
酸素プラズマにより、前記化合物表面上に、前記第１の
高融点金属の酸化膜を形成する工程、前記半導体基板の
上方に層間絶縁膜を形成する工程、前記層間絶縁膜を窓
明けしてコンタクトホールを形成する工程、前記コンタ
クトホールの内面及び前記層間絶縁膜上に第２の高融点
金属を堆積する工程、前記第２の高融点金属上に、気相
化学反応法により前記コンタクトホールの半径より大き
い膜厚を持つ第３の高融点金属を堆積する工程、前記コ
ンタクトホール以外の領域にある前記第３の高融点金属
を、除去する工程、前記第３の高融点金属上、及び前記
層間絶縁膜の上方に低抵抗金属を堆積する工程、よりな
ることを特徴とする。
【０００６】
【実施例】次に本発明である半導体装置の製造方法の実
施例をその工程断面図である図１（ａ）〜図１（ｄ）を
参照して説明する。
施例をその工程断面図である図１（ａ）〜図１（ｄ）を
参照して説明する。
【０００７】まず、図１（ａ）に示すように、素子分離
のための熱酸化膜１０２が形成されているシリコン基板
１０１と熱酸化膜１０２上に、スパッタリング法により
チタン膜（図示せず）を堆積し、窒素ガス雰囲気中でハ
ロゲンランプにより約７５０度で熱処理してチタンシリ
サイド層１０３を形成する。ここで、チタンシリサイド
層１０３はシリコン基板１０１の表面にのみ選択的に形
成され、熱酸化膜１０２上には形成されない。その後、
過酸化水素とアンモニアの混合液で前記チタン膜を除去
する。この混合液では、チタンシリサイド層１０３は除
去されない。
のための熱酸化膜１０２が形成されているシリコン基板
１０１と熱酸化膜１０２上に、スパッタリング法により
チタン膜（図示せず）を堆積し、窒素ガス雰囲気中でハ
ロゲンランプにより約７５０度で熱処理してチタンシリ
サイド層１０３を形成する。ここで、チタンシリサイド
層１０３はシリコン基板１０１の表面にのみ選択的に形
成され、熱酸化膜１０２上には形成されない。その後、
過酸化水素とアンモニアの混合液で前記チタン膜を除去
する。この混合液では、チタンシリサイド層１０３は除
去されない。
【０００８】次に、図１（ｂ）に示すように、チタンシ
リサイド層１０３を酸素プラズマにさらすことにより、
チタンシリサイド層１０３上に酸化チタン層１０４を形
成する。ここで、酸素プラズマ生成条件は次の通りであ
る。酸素圧力は０．３ｔｏｒｒ、印加電力は２００Ｗ、
酸素プラズマ中にチタンシリサイド層１０３を置く時間
は３０秒である。この様に形成された酸化チタン層１０
４の膜厚は、１００∂前後である。この酸化チタン層１
０４は優れたバリアメタルであり、シリコン基板１０１
と酸化チタン層１０４より上方に堆積される金属膜との
拡散を防止できる。
リサイド層１０３を酸素プラズマにさらすことにより、
チタンシリサイド層１０３上に酸化チタン層１０４を形
成する。ここで、酸素プラズマ生成条件は次の通りであ
る。酸素圧力は０．３ｔｏｒｒ、印加電力は２００Ｗ、
酸素プラズマ中にチタンシリサイド層１０３を置く時間
は３０秒である。この様に形成された酸化チタン層１０
４の膜厚は、１００∂前後である。この酸化チタン層１
０４は優れたバリアメタルであり、シリコン基板１０１
と酸化チタン層１０４より上方に堆積される金属膜との
拡散を防止できる。
【０００９】次に、図１（ｃ）に示すように、熱酸化膜
１０２と酸化チタン層１０４上に、化学気相反応法によ
り絶縁膜である二酸化シリコン膜１０６を堆積する。膜
厚は、後の工程で形成する配線の容量が十分小さくなる
ように、十分厚くする。そして、後の工程で形成する配
線と、酸化チタン層１０４、チタンシリサイド層１０３
を通じてシリコン基板１０１とが接触するためのコンタ
クトホール１０５を開孔する。その後、密着層となるタ
ングステン膜１０７をスパッタリング法で二酸化シリコ
ン膜１０６上とコンタクトホール１０５内部に堆積す
る。従来は密着層として窒化チタン膜をスパッタリング
法により堆積していたが、この窒化チタンでは十分な被
覆性がコンタクトホール１０５内で実現できず、更に堆
積中に多数の異物が発生する問題を有していた。これに
比較して、タングステン膜はコンタクトホール１０５内
でも十分な段差被覆性が実現でき、異物発生の問題もな
い。次に、図１（ｄ）に示すように、６弗化タングステ
ンと水素ガスを用いた化学気相反応法でタングステン膜
１０８を、密着層用のタングステン膜１０７上の全面に
堆積する。タングステン膜１０８の膜厚は、コンタクト
ホール１０５の半径よりは厚くする。その後、ＳＦ6を
含むガスによりコンタクトホール１０５内のタングステ
ン１０８以外はエッチバック法により除去する。この
際、密着用タングステン膜１０７も除去されるが、完全
に除去しなくても問題ない。そして、低抵抗金属である
アルミ・銅合金１０９をスパッタリング法で堆積し、フ
ォトリソ技術及びエッチング技術により所望のパターン
にパターニングする。前述のように、酸化チタン層１０
４は、優れたバリアメタルであるが、膜厚が約１００∂
と、非常に薄いので、アルミ・銅合金膜１０９とシリコ
ン基板１０１間の接触抵抗は十分低く抑えることが出来
る。又、密着層１０７のコンタクトホール１０５内の被
覆性が良いので、二酸化シリコンとの密着性に劣る化学
気相反応法で堆積したタングステン層１０８の膜剥がれ
を防止することが出来る。
１０２と酸化チタン層１０４上に、化学気相反応法によ
り絶縁膜である二酸化シリコン膜１０６を堆積する。膜
厚は、後の工程で形成する配線の容量が十分小さくなる
ように、十分厚くする。そして、後の工程で形成する配
線と、酸化チタン層１０４、チタンシリサイド層１０３
を通じてシリコン基板１０１とが接触するためのコンタ
クトホール１０５を開孔する。その後、密着層となるタ
ングステン膜１０７をスパッタリング法で二酸化シリコ
ン膜１０６上とコンタクトホール１０５内部に堆積す
る。従来は密着層として窒化チタン膜をスパッタリング
法により堆積していたが、この窒化チタンでは十分な被
覆性がコンタクトホール１０５内で実現できず、更に堆
積中に多数の異物が発生する問題を有していた。これに
比較して、タングステン膜はコンタクトホール１０５内
でも十分な段差被覆性が実現でき、異物発生の問題もな
い。次に、図１（ｄ）に示すように、６弗化タングステ
ンと水素ガスを用いた化学気相反応法でタングステン膜
１０８を、密着層用のタングステン膜１０７上の全面に
堆積する。タングステン膜１０８の膜厚は、コンタクト
ホール１０５の半径よりは厚くする。その後、ＳＦ6を
含むガスによりコンタクトホール１０５内のタングステ
ン１０８以外はエッチバック法により除去する。この
際、密着用タングステン膜１０７も除去されるが、完全
に除去しなくても問題ない。そして、低抵抗金属である
アルミ・銅合金１０９をスパッタリング法で堆積し、フ
ォトリソ技術及びエッチング技術により所望のパターン
にパターニングする。前述のように、酸化チタン層１０
４は、優れたバリアメタルであるが、膜厚が約１００∂
と、非常に薄いので、アルミ・銅合金膜１０９とシリコ
ン基板１０１間の接触抵抗は十分低く抑えることが出来
る。又、密着層１０７のコンタクトホール１０５内の被
覆性が良いので、二酸化シリコンとの密着性に劣る化学
気相反応法で堆積したタングステン層１０８の膜剥がれ
を防止することが出来る。
【００１０】
【発明の効果】以上述べた本発明によれば、優れたバリ
アメタルを形成でき、同時に膜剥がれを発生しないコン
タクトホール埋め込み材を得ることもできるため、優れ
た配線膜を形成できる。
アメタルを形成でき、同時に膜剥がれを発生しないコン
タクトホール埋め込み材を得ることもできるため、優れ
た配線膜を形成できる。
【図１】本発明の半導体装置の製造方法の一実施例を示
す工程断面図である。
す工程断面図である。
【図２】従来の製造方法にしたがって製造された半導体
装置の断面図である。
装置の断面図である。
１０１、２０１ シリコン基板 １０２、２０２ シリコン酸化膜 １０３、２０３ チタンシリサイド層 １０４ 酸化チタン層 １０５ コンタクトホール １０６、２０６ シリコン酸化膜 １０７、 密着用タングステン膜 ２０７ 密着用窒化チタン膜 １０８、２０８ タングステン膜 １０９、２０９ アルミ・銅合金 ２１０ 空孔
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｄ 7353−4Ｍ
Claims (1)
- 【請求項１】半導体基板表面に、第１の高融点金属と前
記半導体基板を構成する半導体との化合物層を形成する
工程、 前記化合物層表面を酸素プラズマにより、前記化合物表
面上に、前記第１の高融点金属の酸化膜を形成する工
程、 前記半導体基板の上方に層間絶縁膜を形成する工程、 前記層間絶縁膜を窓明けしてコンタクトホールを形成す
る工程、 前記コンタクトホールの内面及び前記層間絶縁膜上に第
２の高融点金属を堆積する工程、 前記第２の高融点金属上に、気相化学反応法により前記
コンタクトホールの半径より大きい膜厚を持つ第３の高
融点金属を堆積する工程、 前記コンタクトホール以外の領域にある前記第３の高融
点金属を、除去する工程、 前記第３の高融点金属上、及び前記層間絶縁膜の上方に
低抵抗金属を堆積する工程、 よりなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28777391A JPH05129226A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28777391A JPH05129226A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129226A true JPH05129226A (ja) | 1993-05-25 |
Family
ID=17721566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28777391A Pending JPH05129226A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129226A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000003479A (ko) * | 1998-06-29 | 2000-01-15 | 김영환 | 반도체 소자의 게이트전극 형성방법 |
| KR100321707B1 (ko) * | 1998-06-29 | 2002-03-08 | 박종섭 | 반도체소자의게이트전극형성방법 |
| GB2380317A (en) * | 2001-09-28 | 2003-04-02 | Agere Systems Inc | A barrier layer for interconnect structures of a semiconductor wafer and method for depositing the barrier layer |
| KR20190112652A (ko) * | 2018-03-26 | 2019-10-07 | 도쿄엘렉트론가부시키가이샤 | 텅스텐막의 성막 방법 및 제어 장치 |
-
1991
- 1991-11-01 JP JP28777391A patent/JPH05129226A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000003479A (ko) * | 1998-06-29 | 2000-01-15 | 김영환 | 반도체 소자의 게이트전극 형성방법 |
| KR100321707B1 (ko) * | 1998-06-29 | 2002-03-08 | 박종섭 | 반도체소자의게이트전극형성방법 |
| GB2380317A (en) * | 2001-09-28 | 2003-04-02 | Agere Systems Inc | A barrier layer for interconnect structures of a semiconductor wafer and method for depositing the barrier layer |
| US7071563B2 (en) | 2001-09-28 | 2006-07-04 | Agere Systems, Inc. | Barrier layer for interconnect structures of a semiconductor wafer and method for depositing the barrier layer |
| KR20190112652A (ko) * | 2018-03-26 | 2019-10-07 | 도쿄엘렉트론가부시키가이샤 | 텅스텐막의 성막 방법 및 제어 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| JP3122845B2 (ja) | 半導体装置の金属配線形成方法 | |
| US6051492A (en) | Method of manufacturing a wiring layer in semiconductor device | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| JP2789332B2 (ja) | 金属配線の構造及びその形成方法 | |
| JPS6190445A (ja) | 半導体装置 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| JPH07135188A (ja) | 半導体装置の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JPH03292765A (ja) | 半導体装置の製造方法 | |
| US5350711A (en) | Method of fabricating high temperature refractory metal nitride contact and interconnect structure | |
| JPH11233453A (ja) | 半導体装置の製造方法 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JP2004119754A (ja) | 配線、配線の製造方法、半導体装置及びその製造方法 | |
| KR19990057898A (ko) | 반도체 소자의 장벽금속막 형성 방법 | |
| KR100252843B1 (ko) | 반도체 소자의 확산방지막 및 그 형성방법 | |
| JPH05129223A (ja) | 半導体装置の製造方法 | |
| KR0156122B1 (ko) | 반도체장치의 제조방법 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 | |
| JPH0485954A (ja) | 半導体装置の製造方法 | |
| JPH05129222A (ja) | 半導体装置の製造方法 | |
| JPS63237548A (ja) | 半導体装置の製造方法 | |
| JPH03214735A (ja) | 半導体装置の製造方法 |