JP2806757B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2806757B2 JP2806757B2 JP5242571A JP24257193A JP2806757B2 JP 2806757 B2 JP2806757 B2 JP 2806757B2 JP 5242571 A JP5242571 A JP 5242571A JP 24257193 A JP24257193 A JP 24257193A JP 2806757 B2 JP2806757 B2 JP 2806757B2
- Authority
- JP
- Japan
- Prior art keywords
- connection hole
- layer
- titanium
- semiconductor device
- titanium layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造に関
し、特に半導体基板上の絶縁層に設けられた接続孔を介
して半導体基板に設けられた導電体領域と電気的に接続
する配線を形成する半導体の製造方法に関する。
し、特に半導体基板上の絶縁層に設けられた接続孔を介
して半導体基板に設けられた導電体領域と電気的に接続
する配線を形成する半導体の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集化に伴い半導体
基板に設けられた導電体領域と電気的接続を得るための
接続孔のアトペクト比が高くなってきた。このため、ス
パッタリング法を用いたアルミニウム主体の金属層によ
る配線では、上記接続孔内部で段切れが生じ、電気的な
接続が得られなくなってきた。このため、スパッタリン
グ法によるアルミニウム主体の金属層の代わりに、均一
タングステン気相成長法によるタングステン層による配
線が採用されるようになってきた。
基板に設けられた導電体領域と電気的接続を得るための
接続孔のアトペクト比が高くなってきた。このため、ス
パッタリング法を用いたアルミニウム主体の金属層によ
る配線では、上記接続孔内部で段切れが生じ、電気的な
接続が得られなくなってきた。このため、スパッタリン
グ法によるアルミニウム主体の金属層の代わりに、均一
タングステン気相成長法によるタングステン層による配
線が採用されるようになってきた。
【０００３】このような変化に伴い従来は、図３（ａ）
に示すように、シリコンからなる半導体基板３１の表面
に形成された素子分離領域３２、導電体領域３３上に絶
縁層３４を堆積し、リソグラフィーおよび、エッチング
技術により絶縁層３４の所望の位置に接続孔３５を形成
した。その後、図３（ｂ）のようにスパッタリング法に
より、チタン層３６を形成し（例えば特開平０３−４２
８３７）、窒素雰囲気中の熱処理により、チタン層３６
の表面に窒化チタン膜３７を形成するのと同時に接続孔
３５の底部に、チタンシリサイド層３８を形成していた
（例えば特開平０３−４０４３３）。そして、均一タン
グステン気相成長法を用い、タングステン層３９を形成
していた。
に示すように、シリコンからなる半導体基板３１の表面
に形成された素子分離領域３２、導電体領域３３上に絶
縁層３４を堆積し、リソグラフィーおよび、エッチング
技術により絶縁層３４の所望の位置に接続孔３５を形成
した。その後、図３（ｂ）のようにスパッタリング法に
より、チタン層３６を形成し（例えば特開平０３−４２
８３７）、窒素雰囲気中の熱処理により、チタン層３６
の表面に窒化チタン膜３７を形成するのと同時に接続孔
３５の底部に、チタンシリサイド層３８を形成していた
（例えば特開平０３−４０４３３）。そして、均一タン
グステン気相成長法を用い、タングステン層３９を形成
していた。
【０００４】
【発明が解決しようとする課題】この従来のスパッタリ
ング法によるチタン層形成時は、半導体基板の加熱を行
っていない。このため、接続孔の直径が０．３５μｍ以
下で、接続孔底部でのチタン層の厚みを確保するため
に、絶縁層上のチタン層の厚さを５０ｎｍ以上とする場
合には、接続後部でのチタン層のグレインが大きく凹凸
が激しい。この結果、接続孔の上部での空隙が狭くな
り、均一タングステン気相成長法を用いても、接続孔を
隙間なく埋め込むことができない。また、均一タングス
テン気相成長法における成長速度を上げるために、タン
グステン層形成時の半導体基板の温度を４５０℃に上げ
ると、接続孔の開孔部において、チタン層の薄い部分が
できているため、この部分からチタン層の剥離が生じ
る。
ング法によるチタン層形成時は、半導体基板の加熱を行
っていない。このため、接続孔の直径が０．３５μｍ以
下で、接続孔底部でのチタン層の厚みを確保するため
に、絶縁層上のチタン層の厚さを５０ｎｍ以上とする場
合には、接続後部でのチタン層のグレインが大きく凹凸
が激しい。この結果、接続孔の上部での空隙が狭くな
り、均一タングステン気相成長法を用いても、接続孔を
隙間なく埋め込むことができない。また、均一タングス
テン気相成長法における成長速度を上げるために、タン
グステン層形成時の半導体基板の温度を４５０℃に上げ
ると、接続孔の開孔部において、チタン層の薄い部分が
できているため、この部分からチタン層の剥離が生じ
る。
【０００５】本発明は上記問題点に鑑み、チタン層が均
一に形成でき、かつ接続孔の空隙をできるだけ占有しな
いようにチタン層の厚みを厚くできる半導体装置の製造
方法を提供することを目的とする。
一に形成でき、かつ接続孔の空隙をできるだけ占有しな
いようにチタン層の厚みを厚くできる半導体装置の製造
方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、導電体領域が設けられた半導体基板を覆う絶
縁層に、前記導電体領域へ通じる接続孔を形成する第１
の工程と、前記絶縁層上および前記導電体領域が露出し
た前記接続孔に、前記半導体基板温度が３５０℃〜４５
０℃の状態で、チタン層をスパッタ法により形成する第
２の工程と、前記チタン層を窒素雰囲気中で熱処理する
ことにより窒化チタン膜を形成する第３の工程と、前記
窒化チタン膜が形成された前記接続孔を導電体で埋める
第４の工程とを有する。また、本発明の半導体装置の製
造方法は、導電体領域が設けられた半導体基板を覆う絶
縁層に、前記導電体領域へ通じる接続孔を形成する第１
の工程と、前記絶縁層上および前記導電体領域が露出し
た前記接続孔に、前記半導体基板温度が３５０℃〜４５
０℃の状態で、チタン層をスパッタ法により形成する第
２の工程と、前記チタン層上に窒化チタン膜を形成する
第３の工程と、前記窒化チタン膜が形成された前記接続
孔を導電体で埋める第４の工程とを有する。
造方法は、導電体領域が設けられた半導体基板を覆う絶
縁層に、前記導電体領域へ通じる接続孔を形成する第１
の工程と、前記絶縁層上および前記導電体領域が露出し
た前記接続孔に、前記半導体基板温度が３５０℃〜４５
０℃の状態で、チタン層をスパッタ法により形成する第
２の工程と、前記チタン層を窒素雰囲気中で熱処理する
ことにより窒化チタン膜を形成する第３の工程と、前記
窒化チタン膜が形成された前記接続孔を導電体で埋める
第４の工程とを有する。また、本発明の半導体装置の製
造方法は、導電体領域が設けられた半導体基板を覆う絶
縁層に、前記導電体領域へ通じる接続孔を形成する第１
の工程と、前記絶縁層上および前記導電体領域が露出し
た前記接続孔に、前記半導体基板温度が３５０℃〜４５
０℃の状態で、チタン層をスパッタ法により形成する第
２の工程と、前記チタン層上に窒化チタン膜を形成する
第３の工程と、前記窒化チタン膜が形成された前記接続
孔を導電体で埋める第４の工程とを有する。
【０００７】
【作用】チタン層を形成する際に、チタン層の表面が平
滑となる温度でチタンをスパッタするので、接続孔に沿
って、薄い部分のない滑らかなチタン層が形成され、チ
タン層が厚くできる割には接続孔の空間をあまり占有す
ることがない。接続孔内に空間が充分残ることにより、
この空間を経て行なわれる後続の接続工程も良好に行な
われる。
滑となる温度でチタンをスパッタするので、接続孔に沿
って、薄い部分のない滑らかなチタン層が形成され、チ
タン層が厚くできる割には接続孔の空間をあまり占有す
ることがない。接続孔内に空間が充分残ることにより、
この空間を経て行なわれる後続の接続工程も良好に行な
われる。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１（ａ）〜（ｃ）は、本発明の半導体装
置の製造方法の第１の実施例を示す工程図である。シリ
コンからなる半導体基板１１上に素子分離領域１２、お
よび導電体領域１３を形成した後に気相成長法により、
厚さ１μｍの絶縁層１４を形成し、リソグラフィーおよ
びエッチング技術により導電体領域１３に通じる位置
に、直径０．３５μｍの接続孔１５を形成する（図１
（ａ））。
て説明する。図１（ａ）〜（ｃ）は、本発明の半導体装
置の製造方法の第１の実施例を示す工程図である。シリ
コンからなる半導体基板１１上に素子分離領域１２、お
よび導電体領域１３を形成した後に気相成長法により、
厚さ１μｍの絶縁層１４を形成し、リソグラフィーおよ
びエッチング技術により導電体領域１３に通じる位置
に、直径０．３５μｍの接続孔１５を形成する（図１
（ａ））。
【０００９】その後、半導体基板を３５０℃〜４５０℃
に保った状態で、スパッタリング法により、絶縁層１４
上に厚さが０．１５μｍのチタン層１６を形成する。こ
のように高温でチタン層１６を形成することにより、接
続孔１５でのチタン層の表面はスムーズで、開口部での
空隙が広くなる。ここで温度を上記のように限定したの
は、この温度より低いと表面があらくなり、この温度よ
りも高いと制御しにくいシリサイド化反応が生じてしま
うからである。また、接続孔１５の開口部が小さくなる
にもかかわらず、チタン層厚を０．１５μｍと厚くする
のは、接続孔底部でのチタン層厚を確保するためであ
る。次に窒素雰囲気中における７００℃、３０秒のラン
プアニールにより、チタン層１６上に窒化チタン膜１７
を形成する（図１（ｂ））。
に保った状態で、スパッタリング法により、絶縁層１４
上に厚さが０．１５μｍのチタン層１６を形成する。こ
のように高温でチタン層１６を形成することにより、接
続孔１５でのチタン層の表面はスムーズで、開口部での
空隙が広くなる。ここで温度を上記のように限定したの
は、この温度より低いと表面があらくなり、この温度よ
りも高いと制御しにくいシリサイド化反応が生じてしま
うからである。また、接続孔１５の開口部が小さくなる
にもかかわらず、チタン層厚を０．１５μｍと厚くする
のは、接続孔底部でのチタン層厚を確保するためであ
る。次に窒素雰囲気中における７００℃、３０秒のラン
プアニールにより、チタン層１６上に窒化チタン膜１７
を形成する（図１（ｂ））。
【００１０】チタン層１６上に窒化チタン膜１７を形成
するのと同時に、接続孔１５の底部にチタンシリサイド
層１８を形成する。その後、均一タングステン気相成長
法によりタングステン層１９を形成する（図１
（ｃ））。接続孔１５の上部での空隙が広いために、接
続孔を完全にタングステン層で埋め込むことができる。
また、接続孔の開孔部において、チタン層の薄い部分が
ないため、４５０℃でタングステン層形成を行ってもチ
タン層の剥離が生じない。
するのと同時に、接続孔１５の底部にチタンシリサイド
層１８を形成する。その後、均一タングステン気相成長
法によりタングステン層１９を形成する（図１
（ｃ））。接続孔１５の上部での空隙が広いために、接
続孔を完全にタングステン層で埋め込むことができる。
また、接続孔の開孔部において、チタン層の薄い部分が
ないため、４５０℃でタングステン層形成を行ってもチ
タン層の剥離が生じない。
【００１１】次に、本発明の第２の実施例について図２
（ａ）〜（ｃ）の工程図を参照して説明する。シリコン
からなる半導体基板２１上に素子分離領域２２、および
導電体領域２３を形成した後、気相成長法により厚さ１
μｍの絶縁層２４を形成し、リソグラフィーおよびエッ
チング技術により所望の位置に直径０．３５μｍの接続
孔２５を形成する（図２（ａ））。
（ａ）〜（ｃ）の工程図を参照して説明する。シリコン
からなる半導体基板２１上に素子分離領域２２、および
導電体領域２３を形成した後、気相成長法により厚さ１
μｍの絶縁層２４を形成し、リソグラフィーおよびエッ
チング技術により所望の位置に直径０．３５μｍの接続
孔２５を形成する（図２（ａ））。
【００１２】その後、半導体基板を３５０℃〜４５０℃
に保った状態で、絶縁層２４上に厚さが０．１μｍのチ
タン層２６を形成する。高温でチタン層２６を形成した
ので接続孔２５でのチタン層の表面がスムーズであり、
開口部での空隙が広くなるように形成される。ここで温
度を限定したのは、３５０℃よりも温度が低いと表面が
あらくなり、この温度より高いと制御が困難なシリサイ
ド化反応が生じてしまうからである。また、接続孔２５
の開口部が小さくなるにもかかわらず、チタン層厚を
０．１μｍと厚くするのは、接続孔底部でのチタン層の
厚さを充分に確保するためである。そしてスパッタリン
グ技術を用いてチタン層２６上に５０ｎｍの窒化チタン
膜２７を形成する。次に窒素雰囲気中における７００
℃、３０秒のランプアニールにより、接続孔２５の底部
にチタンシリサイド層２８を形成する（図２（ｂ））。
に保った状態で、絶縁層２４上に厚さが０．１μｍのチ
タン層２６を形成する。高温でチタン層２６を形成した
ので接続孔２５でのチタン層の表面がスムーズであり、
開口部での空隙が広くなるように形成される。ここで温
度を限定したのは、３５０℃よりも温度が低いと表面が
あらくなり、この温度より高いと制御が困難なシリサイ
ド化反応が生じてしまうからである。また、接続孔２５
の開口部が小さくなるにもかかわらず、チタン層厚を
０．１μｍと厚くするのは、接続孔底部でのチタン層の
厚さを充分に確保するためである。そしてスパッタリン
グ技術を用いてチタン層２６上に５０ｎｍの窒化チタン
膜２７を形成する。次に窒素雰囲気中における７００
℃、３０秒のランプアニールにより、接続孔２５の底部
にチタンシリサイド層２８を形成する（図２（ｂ））。
【００１３】さらに、均一タングステン気相成長法によ
り接続孔２５中にタングステン層２９を形成する。接続
孔２５の上部での空隙が広いために、完全にタングステ
ン層で埋め込むことができる（図２（ｃ））。
り接続孔２５中にタングステン層２９を形成する。接続
孔２５の上部での空隙が広いために、完全にタングステ
ン層で埋め込むことができる（図２（ｃ））。
【００１４】
【発明の効果】以上説明したように本発明は、チタン層
を、層表面が平滑となる温度（３５０℃〜４５０℃）に
保って、スパッタリング法により形成したので、直径
０．３５μｍの接続孔に対して、接続孔底部でのチタン
層の厚みを確保するために絶縁層上で５０ｎｍ以上のチ
タン層を形成しても、接続孔の上部での空隙を広くと
れ、接続孔の開孔部においてもチタン層の薄い部分が生
じない。このため、均一タングステン気相成長法を用い
てタングステン層を隙間なく、接続孔に埋め込むことが
でき、また４５０℃でタングステン層形成を行っても、
チタン層の剥離が生じないという効果がある。また、窒
化チタン膜をスパッタリング法により形成した場合も、
同様の効果が得られる。
を、層表面が平滑となる温度（３５０℃〜４５０℃）に
保って、スパッタリング法により形成したので、直径
０．３５μｍの接続孔に対して、接続孔底部でのチタン
層の厚みを確保するために絶縁層上で５０ｎｍ以上のチ
タン層を形成しても、接続孔の上部での空隙を広くと
れ、接続孔の開孔部においてもチタン層の薄い部分が生
じない。このため、均一タングステン気相成長法を用い
てタングステン層を隙間なく、接続孔に埋め込むことが
でき、また４５０℃でタングステン層形成を行っても、
チタン層の剥離が生じないという効果がある。また、窒
化チタン膜をスパッタリング法により形成した場合も、
同様の効果が得られる。
【図１】（ａ）〜（ｃ）は、本発明の半導体装置の製造
方法の第１の実施例を示す工程図である。
方法の第１の実施例を示す工程図である。
【図２】（ａ）〜（ｃ）は、本発明の半導体装置の製造
方法の第２の実施例を示す工程図である。
方法の第２の実施例を示す工程図である。
【図３】従来例を示す工程図である。
１１，２１，３１ 半導体基板 １２，２２，３２ 素子分離領域 １３，２３，３３ 導電体領域 １４，２４，３４ 絶縁層 １５，２５，３５ 接続孔 １６，２６，３６ チタン層 １７，２７，３７ 窒化チタン膜 １８，２８，３８ チタンシリサイド層 １９，２９，３９ タングステン層
Claims (5)
- 【請求項１】 半導体装置の製造方法において、 導電体領域が設けられた半導体基板を覆う絶縁層に、前
記導電体領域へ通じる接続孔を形成する第１の工程と、 前記絶縁層上および前記導電体領域が露出した前記接続
孔に、前記半導体基板温度が３５０℃〜４５０℃の状態
で、チタン層をスパッタ法により形成する第２の工程
と、前記チタン層を窒素雰囲気中で熱処理することにより 窒
化チタン膜を形成する第３の工程と、 前記窒化チタン膜が形成された前記接続孔を導電体で埋
める第４の工程とを有することを特徴とする半導体装置
の製造方法。 - 【請求項２】 半導体装置の製造方法において、 導電体領域が設けられた半導体基板を覆う絶縁層に、前
記導電体領域へ通じる接続孔を形成する第１の工程と、 前記絶縁層上および前記導電体領域が露出した前記接続
孔に、前記半導体基板温度が３５０℃〜４５０℃の状態
で、チタン層をスパッタ法により形成する第２の工程
と、 前記チタン層上に窒化チタン膜を形成する第３の工程
と、 前記窒化チタン膜が形成された前記接続孔を導電体で埋
める第４の工程とを有することを特徴とする半導体装置
の製造方法。 - 【請求項３】 前記第３の工程で前記チタン層上にスパ
ッタ法により前記窒化チタン膜を形成する請求項２記載
の半導体装置の製造方法。 - 【請求項４】 前記第２の工程で前記絶縁層上に形成さ
れた前記チタン層の厚さが５０ｎｍ以上である請求項
１、２または３のいずれかに記載の半導体装置の製造方
法。 - 【請求項５】 前記第４の工程の前記導電体がタングス
テンからなる請求項１、２、３または４のいずれかに記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5242571A JP2806757B2 (ja) | 1993-09-29 | 1993-09-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5242571A JP2806757B2 (ja) | 1993-09-29 | 1993-09-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07106281A JPH07106281A (ja) | 1995-04-21 |
| JP2806757B2 true JP2806757B2 (ja) | 1998-09-30 |
Family
ID=17091057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5242571A Expired - Lifetime JP2806757B2 (ja) | 1993-09-29 | 1993-09-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806757B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012729A (ja) * | 1996-06-27 | 1998-01-16 | Nec Corp | 半導体装置の製造方法 |
| JP2009182140A (ja) * | 2008-01-30 | 2009-08-13 | Tokyo Electron Ltd | 薄膜の形成方法、プラズマ成膜装置及び記憶媒体 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3240678B2 (ja) * | 1992-02-28 | 2001-12-17 | ソニー株式会社 | 配線形成方法 |
| JPH05267212A (ja) * | 1992-03-19 | 1993-10-15 | Sony Corp | シリサイド形成方法 |
-
1993
- 1993-09-29 JP JP5242571A patent/JP2806757B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07106281A (ja) | 1995-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963827A (en) | Method for producing via contacts in a semiconductor device | |
| JP3021336B2 (ja) | 半導体素子の配線層形成方法 | |
| JP3122845B2 (ja) | 半導体装置の金属配線形成方法 | |
| JPH06310609A (ja) | 金属プラグ製造方法 | |
| JPH09186102A (ja) | 半導体装置の製造方法 | |
| JP2004000006U6 (ja) | 半導体装置 | |
| JP2004000006U (ja) | 半導体装置 | |
| JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| JPH1187272A (ja) | 半導体装置の製造方法 | |
| JPH0629241A (ja) | 半導体装置の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JPH041497B2 (ja) | ||
| JPH05129223A (ja) | 半導体装置の製造方法 | |
| JPH0629404A (ja) | 半導体装置の製造方法 | |
| JP3731497B2 (ja) | 半導体装置及びその作製方法 | |
| JP3187065B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR20000007410A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR19990003485A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPS61256718A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 | |
| JPH0410572A (ja) | 半導体集積回路装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970114 |