JPH1012729A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1012729A JPH1012729A JP8167382A JP16738296A JPH1012729A JP H1012729 A JPH1012729 A JP H1012729A JP 8167382 A JP8167382 A JP 8167382A JP 16738296 A JP16738296 A JP 16738296A JP H1012729 A JPH1012729 A JP H1012729A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- thickness
- connection hole
- titanium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000010936 titanium Substances 0.000 claims abstract description 73
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 73
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 70
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 54
- 238000004544 sputter deposition Methods 0.000 claims abstract description 47
- 238000009792 diffusion process Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 29
- 239000010703 silicon Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 16
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 abstract description 26
- 239000004020 conductor Substances 0.000 abstract description 12
- 238000005546 reactive sputtering Methods 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 26
- 229910052721 tungsten Inorganic materials 0.000 description 26
- 239000010937 tungsten Substances 0.000 description 26
- 230000015572 biosynthetic process Effects 0.000 description 15
- 238000000151 deposition Methods 0.000 description 12
- 230000008021 deposition Effects 0.000 description 12
- 239000007789 gas Substances 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005121 nitriding Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 150000003608 titanium Chemical class 0.000 description 3
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- XROWMBWRMNHXMF-UHFFFAOYSA-J titanium tetrafluoride Chemical compound [F-].[F-].[F-].[F-].[Ti+4] XROWMBWRMNHXMF-UHFFFAOYSA-J 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】接続孔においてチタンシリサイド膜と窒化チタ
ン膜と介して導電体膜を形成する際に、バリア性および
オーミック性を確保しつつ配線の加工性を確保し、さら
にこの配線と拡散層との間の電気接続特性の劣化を回避
できる半導体装置の製造方法を提供する。 【解決手段】接続孔１０５を形成した後、シリコン基板
１０１を３５０℃〜４５０℃に保持してコリメータスパ
ッタ法によりチタン膜１０６を形成し、シリコン基板１
０１を３００℃〜４５０℃に保持してコリメータスパッ
タ法を用いた反応性スパッタ法により窒化チタン膜１０
７を形成する。
ン膜と介して導電体膜を形成する際に、バリア性および
オーミック性を確保しつつ配線の加工性を確保し、さら
にこの配線と拡散層との間の電気接続特性の劣化を回避
できる半導体装置の製造方法を提供する。 【解決手段】接続孔１０５を形成した後、シリコン基板
１０１を３５０℃〜４５０℃に保持してコリメータスパ
ッタ法によりチタン膜１０６を形成し、シリコン基板１
０１を３００℃〜４５０℃に保持してコリメータスパッ
タ法を用いた反応性スパッタ法により窒化チタン膜１０
７を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に、シリコン基板表面に設けられた半導体
素子を覆う絶縁膜にこれら半導体素子に達する接続孔を
形成し、これら接続孔を介してこれら半導体素子に接続
される配線の形成方法に関する。
法に関し、特に、シリコン基板表面に設けられた半導体
素子を覆う絶縁膜にこれら半導体素子に達する接続孔を
形成し、これら接続孔を介してこれら半導体素子に接続
される配線の形成方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化，デバイス
構造の立体化がますます進展しつつある。この結果、シ
リコン基板表面に設けられた半導体素子と電気的接続を
得るため、シリコン基板表面を覆う絶縁膜に形成される
接続孔のアスペクト比（接続孔の深さ／接続孔の開口
径）がますます高くなってきている。このため、従来の
通常のスパッタ法によるアルミニウム膜主体の金属配線
では、上記接続孔側壁部における段切れが生じてしま
い、電気的な接続が得られなくなっている。この問題を
解決するために、上記アルミニウム膜主体の金属配線を
接続孔部に用いる代りに、ブランケット気相成長法（ブ
ランケットＣＶＤ）によるタングステン膜が用いられる
ようになっている。
構造の立体化がますます進展しつつある。この結果、シ
リコン基板表面に設けられた半導体素子と電気的接続を
得るため、シリコン基板表面を覆う絶縁膜に形成される
接続孔のアスペクト比（接続孔の深さ／接続孔の開口
径）がますます高くなってきている。このため、従来の
通常のスパッタ法によるアルミニウム膜主体の金属配線
では、上記接続孔側壁部における段切れが生じてしま
い、電気的な接続が得られなくなっている。この問題を
解決するために、上記アルミニウム膜主体の金属配線を
接続孔部に用いる代りに、ブランケット気相成長法（ブ
ランケットＣＶＤ）によるタングステン膜が用いられる
ようになっている。
【０００３】ブランケットＣＶＤによるタングステン膜
を採用する場合、特に半導体素子を構成する拡散層に対
するタングステン膜の接続は、拡散層へのタングステン
の異常拡散を抑制するために、導電性のバリア膜を介し
て行なうことが必要である。このようなバリア膜とし
て、現在、チタン膜に窒化チタン膜が積層されてなるバ
リア膜等が用いられている。室温での通常のスパッタ法
によりこのチタン膜を成膜すると、接続孔側壁に形成さ
れるチタン膜は連続的な膜に形成されず、大きなチタン
のグレインが不連続状態で形成される。このため、この
バリア膜が形成された後に形成されるタングステン膜が
後の熱処理で剥離されやすくなり、さらにはこのタンズ
ステン膜が接続孔内を充分に充填しない等の問題が生じ
る。本発明者は、先に出願した特開平７−１０６２８１
号公報においてこのような問題の解決方法を提示した。
を採用する場合、特に半導体素子を構成する拡散層に対
するタングステン膜の接続は、拡散層へのタングステン
の異常拡散を抑制するために、導電性のバリア膜を介し
て行なうことが必要である。このようなバリア膜とし
て、現在、チタン膜に窒化チタン膜が積層されてなるバ
リア膜等が用いられている。室温での通常のスパッタ法
によりこのチタン膜を成膜すると、接続孔側壁に形成さ
れるチタン膜は連続的な膜に形成されず、大きなチタン
のグレインが不連続状態で形成される。このため、この
バリア膜が形成された後に形成されるタングステン膜が
後の熱処理で剥離されやすくなり、さらにはこのタンズ
ステン膜が接続孔内を充分に充填しない等の問題が生じ
る。本発明者は、先に出願した特開平７−１０６２８１
号公報においてこのような問題の解決方法を提示した。
【０００４】半導体装置の製造工程の断面模式図である
図６を参照して、上記特許公開公報に提示した半導体装
置の製造方法を説明する。
図６を参照して、上記特許公開公報に提示した半導体装
置の製造方法を説明する。
【０００５】まず、シリコン基板２０１表面の素子分離
領域にはフィールド酸化膜２０２が形成され、シリコン
基板２０１表面には拡散層２０３を含んでなる半導体素
子が形成される。半導体素子を含んでシリコン基板２０
１表面を覆う膜厚１μｍ程度の絶縁膜２０４がＣＶＤに
より形成された後、この絶縁膜２０４には拡散層２０３
等に達する開口径０．３５μｍ程度の接続孔２０５が形
成される〔図６（ａ）〕。
領域にはフィールド酸化膜２０２が形成され、シリコン
基板２０１表面には拡散層２０３を含んでなる半導体素
子が形成される。半導体素子を含んでシリコン基板２０
１表面を覆う膜厚１μｍ程度の絶縁膜２０４がＣＶＤに
より形成された後、この絶縁膜２０４には拡散層２０３
等に達する開口径０．３５μｍ程度の接続孔２０５が形
成される〔図６（ａ）〕。
【０００６】次に、シリコン基板２０１が３５０℃から
４５０℃の温度に保持された状態で、（通常の）スパッ
タ法により、絶縁膜２０４上面における膜厚が１００ｎ
ｍ程度のチタン膜２０６が形成される。このような状態
でチタン膜２０６の形成を行なえば、接続孔２０５側壁
の部分でのチタン膜２０６も連続した姿態を有すること
になる。これにより、後工程でのタングステン膜の形成
において接続孔２０５へのタングステン膜の充填性およ
びさらに後工程での熱処理におけるタングステン膜の剥
離等の（接続孔側壁におけるチタン膜の形状に纏わる）
不具合は除去されることになる。このように絶縁膜２０
４上面でのチタン膜２０６の膜厚を厚くするのは、接続
孔２０５の底部において拡散層２０３を直接に覆う部分
でのチタン膜２０６の膜厚を確保するためである。この
場合、拡散層２０３を直接に覆う部分でのチタン膜２０
６の膜厚は４ｎｍ程度となる〔図６（ｂ）〕。
４５０℃の温度に保持された状態で、（通常の）スパッ
タ法により、絶縁膜２０４上面における膜厚が１００ｎ
ｍ程度のチタン膜２０６が形成される。このような状態
でチタン膜２０６の形成を行なえば、接続孔２０５側壁
の部分でのチタン膜２０６も連続した姿態を有すること
になる。これにより、後工程でのタングステン膜の形成
において接続孔２０５へのタングステン膜の充填性およ
びさらに後工程での熱処理におけるタングステン膜の剥
離等の（接続孔側壁におけるチタン膜の形状に纏わる）
不具合は除去されることになる。このように絶縁膜２０
４上面でのチタン膜２０６の膜厚を厚くするのは、接続
孔２０５の底部において拡散層２０３を直接に覆う部分
でのチタン膜２０６の膜厚を確保するためである。この
場合、拡散層２０３を直接に覆う部分でのチタン膜２０
６の膜厚は４ｎｍ程度となる〔図６（ｂ）〕。
【０００７】次に、シリコン基板２０１を室温に保持し
た状態で、絶縁膜２０４上面における膜厚が５０ｎｍ程
度の窒化チタン膜２０７が形成される。このとき、チタ
ン膜２０６と窒化チタン膜２０７とからなる積層構造の
導電性バリア膜の膜厚は、絶縁膜２０４上面では、１５
０ｎｍ程度になる（図６（ｃ）〕。
た状態で、絶縁膜２０４上面における膜厚が５０ｎｍ程
度の窒化チタン膜２０７が形成される。このとき、チタ
ン膜２０６と窒化チタン膜２０７とからなる積層構造の
導電性バリア膜の膜厚は、絶縁膜２０４上面では、１５
０ｎｍ程度になる（図６（ｃ）〕。
【０００８】その後、７００℃程度の窒素雰囲気で３０
秒間程度のランプアニールが行なわれる。これにより、
接続孔２０５の底部の拡散層２０３を直接に覆う膜厚４
ｎｍ程度のチタン膜２０６が、膜厚１２ｎｍ程度のＣ４
９結晶構造のチタンシリサイド（ＴｉＳｉ2 ）膜２０８
に変換される〔図６（ｄ）〕。
秒間程度のランプアニールが行なわれる。これにより、
接続孔２０５の底部の拡散層２０３を直接に覆う膜厚４
ｎｍ程度のチタン膜２０６が、膜厚１２ｎｍ程度のＣ４
９結晶構造のチタンシリサイド（ＴｉＳｉ2 ）膜２０８
に変換される〔図６（ｄ）〕。
【０００９】次に、ブランケットＣＶＤにより、所要膜
厚のタングステン膜２０９が全面に形成される〔図６
（ｅ）〕。その後、タングスデン膜２０９，窒化チタン
膜２０７およびチタン膜２０６からなる積層導電体膜が
パターニングされ、この積層導電体膜からなる配線が形
成される。
厚のタングステン膜２０９が全面に形成される〔図６
（ｅ）〕。その後、タングスデン膜２０９，窒化チタン
膜２０７およびチタン膜２０６からなる積層導電体膜が
パターニングされ、この積層導電体膜からなる配線が形
成される。
【００１０】
【発明が解決しようとする課題】上記特開平７−１０６
２８１号公報に記載した半導体装置の製造方法では、チ
タン膜の形状にのみに帰因するタングステン膜に関わる
不具合は確かに解消される。
２８１号公報に記載した半導体装置の製造方法では、チ
タン膜の形状にのみに帰因するタングステン膜に関わる
不具合は確かに解消される。
【００１１】しかしながら上記公開公報の製造方法では
２つの問題点がある。上記条件で形成した窒化チタン膜
２０７では、接続孔２０５の底部の拡散層２０３を覆う
部分での膜厚が２ｎｍ程度しかなく、バリア性が確保で
きない。接続孔２０３の底部において、タングステン膜
２０９の成膜時に原料ガスであるＷＦ6 とチタン膜２０
６のが反応して絶縁物である弗化チタンが形成されるの
を回避し，タングステン膜２０９がチタンシリサイド膜
２０８を介して拡散層２０３に拡散侵入するのを抑止す
るため（バイア性の確保のため）には、最小限膜厚１０
ｎｍ程度の窒化チタン膜２０７が必要である。上記のよ
うに接続孔２０５のアスペクト比が２．８５程度の場合
には、絶縁膜２０４上面での窒化チタン膜２０７の最小
限の膜厚は２５０ｎｍ程度となる。また、接続孔２０５
底部においてタングステン膜２０９と拡散層２０３との
間のオーミック性を確保するためには、チタンシリサイ
ド膜２０８の膜厚は少なくとも１０ｎｍ程度必要であ
り、このことから成膜段階での接続孔２０５の底部の拡
散層２０３を直接に覆う部分でのチタン膜２０６の膜厚
は最小限３．３ｎｍ程度必要であり、（接続孔２０５の
アスペクト比が２．８５程度の場合）絶縁膜２０４上面
でのチタン膜２０６の最小限の膜厚は８３ｎｍ程度とな
る。したがって、接続孔２０５底部においてチタン膜２
０６と窒化チタン膜２０７とからなる導電性バリア膜が
（バリア性とオーミック性とを有して）バリア膜として
機能するには、絶縁膜２０４上面でのこの導電性バリア
膜の膜厚が最小限３３３ｎｍ必要になる。一方、絶縁膜
２０４上面でのこの導電性バリア膜の膜厚が３００ｎｍ
以上に厚くなると、（さらにタングステン膜２０９を積
層してなる積層導電体膜の）パターニングに際して、
（この導電性バリア膜のエッチング速度がレジスト膜に
対して高くないことから）レジスト膜パターンの形状保
持が困難になり所望の配線が得られなくなる。すなわ
ち、上記公開公報記載の方法では、バリア膜としての機
能を確保するか配線の加工性を優先するかの二律背反的
な問題点（第１の問題点）が生じる。
２つの問題点がある。上記条件で形成した窒化チタン膜
２０７では、接続孔２０５の底部の拡散層２０３を覆う
部分での膜厚が２ｎｍ程度しかなく、バリア性が確保で
きない。接続孔２０３の底部において、タングステン膜
２０９の成膜時に原料ガスであるＷＦ6 とチタン膜２０
６のが反応して絶縁物である弗化チタンが形成されるの
を回避し，タングステン膜２０９がチタンシリサイド膜
２０８を介して拡散層２０３に拡散侵入するのを抑止す
るため（バイア性の確保のため）には、最小限膜厚１０
ｎｍ程度の窒化チタン膜２０７が必要である。上記のよ
うに接続孔２０５のアスペクト比が２．８５程度の場合
には、絶縁膜２０４上面での窒化チタン膜２０７の最小
限の膜厚は２５０ｎｍ程度となる。また、接続孔２０５
底部においてタングステン膜２０９と拡散層２０３との
間のオーミック性を確保するためには、チタンシリサイ
ド膜２０８の膜厚は少なくとも１０ｎｍ程度必要であ
り、このことから成膜段階での接続孔２０５の底部の拡
散層２０３を直接に覆う部分でのチタン膜２０６の膜厚
は最小限３．３ｎｍ程度必要であり、（接続孔２０５の
アスペクト比が２．８５程度の場合）絶縁膜２０４上面
でのチタン膜２０６の最小限の膜厚は８３ｎｍ程度とな
る。したがって、接続孔２０５底部においてチタン膜２
０６と窒化チタン膜２０７とからなる導電性バリア膜が
（バリア性とオーミック性とを有して）バリア膜として
機能するには、絶縁膜２０４上面でのこの導電性バリア
膜の膜厚が最小限３３３ｎｍ必要になる。一方、絶縁膜
２０４上面でのこの導電性バリア膜の膜厚が３００ｎｍ
以上に厚くなると、（さらにタングステン膜２０９を積
層してなる積層導電体膜の）パターニングに際して、
（この導電性バリア膜のエッチング速度がレジスト膜に
対して高くないことから）レジスト膜パターンの形状保
持が困難になり所望の配線が得られなくなる。すなわ
ち、上記公開公報記載の方法では、バリア膜としての機
能を確保するか配線の加工性を優先するかの二律背反的
な問題点（第１の問題点）が生じる。
【００１２】第２の問題点は、成膜された窒化チタン膜
２０７の形状に係わる問題点である。この製造方法で窒
化チタン膜２０７を形成すると、接続孔２０５上端部に
おいて窒化チタン膜２０７がオーバーハング形状にな
り，シャドーイング効果により接続孔２０５側壁部およ
び接続孔２０５底部への窒化チタン膜２０７の成長が抑
制される。その結果、窒化チタン膜２０７の後に形成さ
れるタングステン膜２０９は接続孔２０５内を充分に充
填できず，キャビティー２１０が形成され、タングスデ
ン膜２０９，窒化チタン膜２０７およびチタン膜２０６
の積層導電体膜からなる配線と拡散層２０３との間の電
気接続特性が劣化することになる。
２０７の形状に係わる問題点である。この製造方法で窒
化チタン膜２０７を形成すると、接続孔２０５上端部に
おいて窒化チタン膜２０７がオーバーハング形状にな
り，シャドーイング効果により接続孔２０５側壁部およ
び接続孔２０５底部への窒化チタン膜２０７の成長が抑
制される。その結果、窒化チタン膜２０７の後に形成さ
れるタングステン膜２０９は接続孔２０５内を充分に充
填できず，キャビティー２１０が形成され、タングスデ
ン膜２０９，窒化チタン膜２０７およびチタン膜２０６
の積層導電体膜からなる配線と拡散層２０３との間の電
気接続特性が劣化することになる。
【００１３】上記第１の問題点に関しては、公知のコリ
メータスパッタ法により解決できる。しかしながら公知
のコリメータスパッタ法を以てしても、上記第２の問題
点は解決できない。
メータスパッタ法により解決できる。しかしながら公知
のコリメータスパッタ法を以てしても、上記第２の問題
点は解決できない。
【００１４】したがって本発明の目的は、拡散層に達す
る接続孔を絶縁膜に形成し，チタン膜と窒化チタン膜と
の積層構造の導電性バリア膜を用いてさらに導電体膜を
形成し，これらの導電性バリア膜と導電体膜とからなる
積層導電体膜からなる配線を形成するに際して、導電性
バリア膜のバリア性およびオーミック性を確保しつつ配
線の加工性を確保し、さらにこの配線と拡散層との間の
電気接続特性の劣化を回避できる半導体装置の製造方法
を提供することにある。
る接続孔を絶縁膜に形成し，チタン膜と窒化チタン膜と
の積層構造の導電性バリア膜を用いてさらに導電体膜を
形成し，これらの導電性バリア膜と導電体膜とからなる
積層導電体膜からなる配線を形成するに際して、導電性
バリア膜のバリア性およびオーミック性を確保しつつ配
線の加工性を確保し、さらにこの配線と拡散層との間の
電気接続特性の劣化を回避できる半導体装置の製造方法
を提供することにある。
【００１５】
【課題を解決するための手段】本発明の半導体装置の製
造方法の特徴は、拡散層を含んでなる半導体素子が設け
られたシリコン基板表面を覆う絶縁膜を形成し、これら
の半導体素子に達する接続孔をこの絶縁膜に形成し、こ
れらの接続孔の底部に露出したこれらの拡散層表面の自
然酸化膜を除去する工程と、上記シリコン基板を３５０
℃から４５０℃の範囲の温度に加熱して、上記絶縁膜上
面の膜厚が第１の所望膜厚（＝ｔ1 ）になるように、コ
リメータスパッタ法により全面にチタン膜を形成する工
程と、上記シリコン基板を所要温度に加熱して、上記絶
縁膜上面の膜厚が第２の所望膜厚（＝ｔ2 ）になるよう
に、コリメータスパッタ法により全面に窒化チタン膜を
形成する工程と、熱処理により、上記拡散層に達する上
記接続部の底部の上記チタン膜をチタンシリサイド膜に
変換する工程と、上記窒化チタン膜を覆う導電体膜を形
成し、この導電体膜，この窒化チタン膜および上記チタ
ン膜をパターニングして配線を形成する工程とを有する
ことにある。
造方法の特徴は、拡散層を含んでなる半導体素子が設け
られたシリコン基板表面を覆う絶縁膜を形成し、これら
の半導体素子に達する接続孔をこの絶縁膜に形成し、こ
れらの接続孔の底部に露出したこれらの拡散層表面の自
然酸化膜を除去する工程と、上記シリコン基板を３５０
℃から４５０℃の範囲の温度に加熱して、上記絶縁膜上
面の膜厚が第１の所望膜厚（＝ｔ1 ）になるように、コ
リメータスパッタ法により全面にチタン膜を形成する工
程と、上記シリコン基板を所要温度に加熱して、上記絶
縁膜上面の膜厚が第２の所望膜厚（＝ｔ2 ）になるよう
に、コリメータスパッタ法により全面に窒化チタン膜を
形成する工程と、熱処理により、上記拡散層に達する上
記接続部の底部の上記チタン膜をチタンシリサイド膜に
変換する工程と、上記窒化チタン膜を覆う導電体膜を形
成し、この導電体膜，この窒化チタン膜および上記チタ
ン膜をパターニングして配線を形成する工程とを有する
ことにある。
【００１６】好ましくは、上記所要温度が３００℃から
４５０℃の範囲の温度であり、上記ｔ1 が９ｎｍより厚
く，上記ｔ2 が２９ｎｍより厚く，さらにｔ1 とｔ2 と
の和が３００ｎｍより薄くなっている。
４５０℃の範囲の温度であり、上記ｔ1 が９ｎｍより厚
く，上記ｔ2 が２９ｎｍより厚く，さらにｔ1 とｔ2 と
の和が３００ｎｍより薄くなっている。
【００１７】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００１８】半導体装置の製造工程の断面模式図である
図１と、本発明者の実験による通常のスパッタ法，コリ
メータスパッタ法によるチタン膜（および窒化チタン
膜）のボトムカバリッジ率の接続孔のアスペクト比依存
性を示すグラフである図２と、コリメータスパッタ法に
より形成したチタン膜および窒化チタン膜の接続孔上端
部近傍での微細構造（モホロジィー）の成膜温度依存性
を示す模式図である図３および図４と、本発明のチタン
膜および窒化チタン膜の製造に供したコリメトリスパッ
タ装置の模式図である図５とを併せて参照して、本発明
の一実施の形態を説明する。
図１と、本発明者の実験による通常のスパッタ法，コリ
メータスパッタ法によるチタン膜（および窒化チタン
膜）のボトムカバリッジ率の接続孔のアスペクト比依存
性を示すグラフである図２と、コリメータスパッタ法に
より形成したチタン膜および窒化チタン膜の接続孔上端
部近傍での微細構造（モホロジィー）の成膜温度依存性
を示す模式図である図３および図４と、本発明のチタン
膜および窒化チタン膜の製造に供したコリメトリスパッ
タ装置の模式図である図５とを併せて参照して、本発明
の一実施の形態を説明する。
【００１９】なお図２に示したボトムカバリッジ率と
は、絶縁膜上面に形成された成膜の膜厚に対する接続孔
底部に形成された成膜の膜厚の比率である。チタン膜お
よび窒化チタン膜のボトムカバリッジ率のアスペクト比
依存性は概ね同じであり、さらにこれらボトムカバリッ
ジ率の依存性は成膜温度にほとんど依存していない。
は、絶縁膜上面に形成された成膜の膜厚に対する接続孔
底部に形成された成膜の膜厚の比率である。チタン膜お
よび窒化チタン膜のボトムカバリッジ率のアスペクト比
依存性は概ね同じであり、さらにこれらボトムカバリッ
ジ率の依存性は成膜温度にほとんど依存していない。
【００２０】まず、シリコン基板１０１表面の素子分離
領域にはフィールド酸化膜１０２が形成され、シリコン
基板１０１表面には拡散層１０３を含んでなる半導体素
子が形成される。拡散層１０３の接合の深さは高々２０
０ｎｍである。半導体素子を含んでシリコン基板１０１
表面を覆う所要膜厚の絶縁膜１０４がＣＶＤにより形成
された後、この絶縁膜１０４には拡散層１０３等に達す
る所要開口径（例えば０．２５μｍ程度）を有した接続
孔１０５が形成される。接続孔１０５のアスペクト比と
しては、２〜５の範囲を想定している〔図１（ａ）〕。
領域にはフィールド酸化膜１０２が形成され、シリコン
基板１０１表面には拡散層１０３を含んでなる半導体素
子が形成される。拡散層１０３の接合の深さは高々２０
０ｎｍである。半導体素子を含んでシリコン基板１０１
表面を覆う所要膜厚の絶縁膜１０４がＣＶＤにより形成
された後、この絶縁膜１０４には拡散層１０３等に達す
る所要開口径（例えば０．２５μｍ程度）を有した接続
孔１０５が形成される。接続孔１０５のアスペクト比と
しては、２〜５の範囲を想定している〔図１（ａ）〕。
【００２１】その後、例えば稀弗酸を洗浄液に用いて、
接続孔１０５底部に露出した拡散層１０３表面の自然酸
化膜が除去される。なお、拡散層１０３表面の自然酸化
膜の除去は、このように稀弗酸に限定されるものではな
く、例えばアルゴン（Ａｒ）−水素（Ｈ2 ）プラズマに
よる還元反応を用いてもよい。
接続孔１０５底部に露出した拡散層１０３表面の自然酸
化膜が除去される。なお、拡散層１０３表面の自然酸化
膜の除去は、このように稀弗酸に限定されるものではな
く、例えばアルゴン（Ａｒ）−水素（Ｈ2 ）プラズマに
よる還元反応を用いてもよい。
【００２２】次に、スパッタチャンバー１６１（図５参
照）を用いたコリメータスパッタ法により、全面にチタ
ン膜１０６が形成される。このコリメータスパッタ法の
際に、シリコン基板１０１は３５０℃〜４５０℃の範囲
の温度に保持されている。絶縁膜１０４上面でのチタン
膜１０６の膜厚は第１の所望膜厚（ｔ1 ）になっている
〔図１（ｂ），図２，図３，図５〕。
照）を用いたコリメータスパッタ法により、全面にチタ
ン膜１０６が形成される。このコリメータスパッタ法の
際に、シリコン基板１０１は３５０℃〜４５０℃の範囲
の温度に保持されている。絶縁膜１０４上面でのチタン
膜１０６の膜厚は第１の所望膜厚（ｔ1 ）になっている
〔図１（ｂ），図２，図３，図５〕。
【００２３】図５を参照して、ここで用いたコリメータ
スパッタ法について説明する。スパッタチャンバー１６
１には、チタンターゲット１６２，コリメータ１６３，
加熱機構を含んだ基板ホルダー１６４，マスフローコン
トローラ１６６，ガス導入口１６７，絶縁体１６８，バ
ッキングプレート１６９，マグネット１７１，防着シー
ルド１７３および排気口１７４が装備されている。シリ
コン基板１０１は基板ホルダー１６４に載置されてい
る。スパッタ時以外のスパッタチャンバー１６１内の圧
力は１×１０-6Ｐａ台に保持され、酸素の影響が低減さ
れている。スパッタ時にはガス導入口１６７よりアルゴ
ン（Ａｒ）ガスがスパッタチャンバー１６１内に導入さ
れ、マスフローコントローラ１６６によりガス流量が調
整され、スパッタチャンバー１６１内の圧力が０．４Ｐ
ａ程度になる。この状態でスパッタ用高電圧電源１７２
により５００Ｖ程度の電圧が印加され、プラズマが誘起
されてコリメータスパッタが行なわれる。
スパッタ法について説明する。スパッタチャンバー１６
１には、チタンターゲット１６２，コリメータ１６３，
加熱機構を含んだ基板ホルダー１６４，マスフローコン
トローラ１６６，ガス導入口１６７，絶縁体１６８，バ
ッキングプレート１６９，マグネット１７１，防着シー
ルド１７３および排気口１７４が装備されている。シリ
コン基板１０１は基板ホルダー１６４に載置されてい
る。スパッタ時以外のスパッタチャンバー１６１内の圧
力は１×１０-6Ｐａ台に保持され、酸素の影響が低減さ
れている。スパッタ時にはガス導入口１６７よりアルゴ
ン（Ａｒ）ガスがスパッタチャンバー１６１内に導入さ
れ、マスフローコントローラ１６６によりガス流量が調
整され、スパッタチャンバー１６１内の圧力が０．４Ｐ
ａ程度になる。この状態でスパッタ用高電圧電源１７２
により５００Ｖ程度の電圧が印加され、プラズマが誘起
されてコリメータスパッタが行なわれる。
【００２４】チタンターゲット１６２とシリコン基板１
０１との間に設けられたコリメータ１６３は、例えば
（貫通の）深さと開口径との比（アスペクト比）が１．
５程度の微細（貫通）孔を多数有している。コリメータ
スパッタ法では、ターゲット法線方向からから大きくず
れた方向（この場合には３３．７°以上の方向であり、
微細（貫通）孔のアスペクト比が１の場合には４５°以
上の方向）に飛散するスパッタ粒子をコリメータ１６３
が捕捉する。このためシリコン基板１０１に入射するス
パッタ粒子のうち、高アスペクト比を有した接続孔の底
部にも到達できる粒子の割合が高くなる。
０１との間に設けられたコリメータ１６３は、例えば
（貫通の）深さと開口径との比（アスペクト比）が１．
５程度の微細（貫通）孔を多数有している。コリメータ
スパッタ法では、ターゲット法線方向からから大きくず
れた方向（この場合には３３．７°以上の方向であり、
微細（貫通）孔のアスペクト比が１の場合には４５°以
上の方向）に飛散するスパッタ粒子をコリメータ１６３
が捕捉する。このためシリコン基板１０１に入射するス
パッタ粒子のうち、高アスペクト比を有した接続孔の底
部にも到達できる粒子の割合が高くなる。
【００２５】図２を参照すると、アスペクト比が２〜５
のとき、ボトムカバレッジ率は３５％〜５％程度となる
ことから、これらのとき接続孔１０５の底部にそれぞれ
（最小限の膜厚である）３．３ｎｍ程度のチタン膜１０
６を形成するには、絶縁膜１０４上面でのチタン膜１０
６の（最小限の）膜厚はｔ1 ＝９ｎｍ〜６６ｎｍ程度で
あればよい。チタン膜１０６（のみを考慮した場合）の
最大限のｔ1 は、加工性からの制約（３００ｎｍより薄
い）と接続孔１０５底部の拡散層１０３表面に形成され
るチタンシリサイド膜１０８の膜厚の上限とから決定さ
れる。チタンシリサイド膜１０８の膜厚の上限は、拡散
層１０３の接合の深さに関わり、２４０ｎｍ程度が限度
である。このことから、接続孔１０５底部でのチタン膜
１０６の膜厚の上限は８０ｎｍ程度となり、アスペクト
比が２（アスペクト比が５の場合は加工性からの制約を
超えた膜厚になる）のとき、絶縁膜１０４上面でのチタ
ン膜１０６の（最大限の）膜厚はｔ1 ＝２３０ｎｍ程度
となる。
のとき、ボトムカバレッジ率は３５％〜５％程度となる
ことから、これらのとき接続孔１０５の底部にそれぞれ
（最小限の膜厚である）３．３ｎｍ程度のチタン膜１０
６を形成するには、絶縁膜１０４上面でのチタン膜１０
６の（最小限の）膜厚はｔ1 ＝９ｎｍ〜６６ｎｍ程度で
あればよい。チタン膜１０６（のみを考慮した場合）の
最大限のｔ1 は、加工性からの制約（３００ｎｍより薄
い）と接続孔１０５底部の拡散層１０３表面に形成され
るチタンシリサイド膜１０８の膜厚の上限とから決定さ
れる。チタンシリサイド膜１０８の膜厚の上限は、拡散
層１０３の接合の深さに関わり、２４０ｎｍ程度が限度
である。このことから、接続孔１０５底部でのチタン膜
１０６の膜厚の上限は８０ｎｍ程度となり、アスペクト
比が２（アスペクト比が５の場合は加工性からの制約を
超えた膜厚になる）のとき、絶縁膜１０４上面でのチタ
ン膜１０６の（最大限の）膜厚はｔ1 ＝２３０ｎｍ程度
となる。
【００２６】上記コリメータスパッタ法により形成した
チタン膜の微細構造（モホロジー）の温度依存性は図３
にようになる。シリコン基板１０１の保持温度（成膜温
度）が２００℃より低いとき，２００℃と３５０℃との
間のときおよび３５０℃より高いとき、接続孔１０５上
端近傍でのチタン膜の微細構造（モホロジー）は、それ
ぞれ図３（ａ），（ｂ）および（ｃ）のようになる。成
膜温度が３５０℃以下のときにはチタン膜は、柱状（２
００℃より低いときには柱状というより針状）のモホロ
ジーを有し、接続孔１０５上端においてはオーバーハン
グ形状となり、接続孔１０５側壁部でのチタン膜の連続
性は得られない。この場合、後工程で形成される窒化チ
タン膜，タングステン膜の接続孔１０５内への被覆性が
困難になり、さらにタングステン膜が剥離されやすくな
る。このため、チタン膜１０６の成膜温度としては３５
０℃より高いことが好ましくなる。一方、成膜温度が４
５０℃以上になると、成膜段階でチタン膜と拡散層１０
３との間に制御不能なシリサイド化反応が起る。このた
め、チタン膜１０６の成膜温度としては、３５０℃〜４
５０℃の範囲が好ましくなる。
チタン膜の微細構造（モホロジー）の温度依存性は図３
にようになる。シリコン基板１０１の保持温度（成膜温
度）が２００℃より低いとき，２００℃と３５０℃との
間のときおよび３５０℃より高いとき、接続孔１０５上
端近傍でのチタン膜の微細構造（モホロジー）は、それ
ぞれ図３（ａ），（ｂ）および（ｃ）のようになる。成
膜温度が３５０℃以下のときにはチタン膜は、柱状（２
００℃より低いときには柱状というより針状）のモホロ
ジーを有し、接続孔１０５上端においてはオーバーハン
グ形状となり、接続孔１０５側壁部でのチタン膜の連続
性は得られない。この場合、後工程で形成される窒化チ
タン膜，タングステン膜の接続孔１０５内への被覆性が
困難になり、さらにタングステン膜が剥離されやすくな
る。このため、チタン膜１０６の成膜温度としては３５
０℃より高いことが好ましくなる。一方、成膜温度が４
５０℃以上になると、成膜段階でチタン膜と拡散層１０
３との間に制御不能なシリサイド化反応が起る。このた
め、チタン膜１０６の成膜温度としては、３５０℃〜４
５０℃の範囲が好ましくなる。
【００２７】次に、上記チタン膜１０６の形成と同様に
スパッタチャンバー１６１（図５参照）を用いたコリメ
ータスパッタ法を用いた反応性スパッタ法により、全面
に窒化チタン膜１０７が形成される。このコリメータス
パッタ法の際に、シリコン基板１０１は３００℃〜４５
０℃の範囲の温度に保持されている。絶縁膜１０４上面
での窒化チタン膜１０７の膜厚は第２の所望膜厚
（ｔ2 ）になっている〔図１（ｃ），図２，図４，図
５〕。
スパッタチャンバー１６１（図５参照）を用いたコリメ
ータスパッタ法を用いた反応性スパッタ法により、全面
に窒化チタン膜１０７が形成される。このコリメータス
パッタ法の際に、シリコン基板１０１は３００℃〜４５
０℃の範囲の温度に保持されている。絶縁膜１０４上面
での窒化チタン膜１０７の膜厚は第２の所望膜厚
（ｔ2 ）になっている〔図１（ｃ），図２，図４，図
５〕。
【００２８】ここでの反応性スパッタ法はチタン・モー
ド・スパッタ法と呼ばれる方法である。チタン・モード
・スパッタ法は、スパッタパワーを高めるか窒素分圧を
低くする等の方法により、チタンターゲット１６２表面
の窒化速度よりもスパッタ速度が高められて、窒化チタ
ン膜１０７の成膜速度が高められることになる。これに
対して通常のスパッタ法による反応性スパッタ法では、
チタンターゲット表面を窒化しない状態ではシリコン基
板表面でのチタンの窒化が追いつかず，完全な窒化チタ
ンが得られない。
ド・スパッタ法と呼ばれる方法である。チタン・モード
・スパッタ法は、スパッタパワーを高めるか窒素分圧を
低くする等の方法により、チタンターゲット１６２表面
の窒化速度よりもスパッタ速度が高められて、窒化チタ
ン膜１０７の成膜速度が高められることになる。これに
対して通常のスパッタ法による反応性スパッタ法では、
チタンターゲット表面を窒化しない状態ではシリコン基
板表面でのチタンの窒化が追いつかず，完全な窒化チタ
ンが得られない。
【００２９】図５を参照して、コリメータスパッタ法を
用いた反応性スパッタ法について説明する。チタン膜１
０６の成膜と異なり、スパッタ時にはアルゴン（Ａ
ｒ）：窒素（Ｎ2 ）＝１：１の混合ガスがガス導入口１
６７よりスパッタチャンバー１６１内に導入される。マ
スフローコントローラ１６６によりガス流量が調整さ
れ、スパッタチャンバー１６１内の圧力が０．４Ｐａ程
度になる。スパッタ用高電圧電源１７２により６ｋＷか
ら１２ｋＷの電力が供給され、スパッタが行なわれる。
スパッタパワーが６ｋＷから１２ｋＷであると、チタン
ターゲット１６２表面を窒化させることなく、シリコン
基板１０１表面に窒化チタン膜１０７を形成することが
できる。スパッタパワーが６ｋＷ以下ではチタンターゲ
ット１６２表面での窒化が生じ、スパッタパワーが１２
ｋＷ以上ではシリコン基板１０１表面に形成される膜の
窒化が不十分になる。
用いた反応性スパッタ法について説明する。チタン膜１
０６の成膜と異なり、スパッタ時にはアルゴン（Ａ
ｒ）：窒素（Ｎ2 ）＝１：１の混合ガスがガス導入口１
６７よりスパッタチャンバー１６１内に導入される。マ
スフローコントローラ１６６によりガス流量が調整さ
れ、スパッタチャンバー１６１内の圧力が０．４Ｐａ程
度になる。スパッタ用高電圧電源１７２により６ｋＷか
ら１２ｋＷの電力が供給され、スパッタが行なわれる。
スパッタパワーが６ｋＷから１２ｋＷであると、チタン
ターゲット１６２表面を窒化させることなく、シリコン
基板１０１表面に窒化チタン膜１０７を形成することが
できる。スパッタパワーが６ｋＷ以下ではチタンターゲ
ット１６２表面での窒化が生じ、スパッタパワーが１２
ｋＷ以上ではシリコン基板１０１表面に形成される膜の
窒化が不十分になる。
【００３０】図２を参照して窒化チタン膜１０７の膜厚
ｔ2 について説明する。アスペクト比が２〜５のとき、
ボトムカバレッジ率は３５％〜５％程度となることか
ら、これらのとき接続孔１０５の底部にそれぞれ（最小
限の膜厚である）１０ｎｍ程度の窒化チタン膜１０７を
形成するには、絶縁膜１０４上面での窒化チタン膜１０
７の（最小限の）膜厚はｔ2 ＝２９ｎｍ〜２００ｎｍ程
度であればよい。チタン膜１０６と窒化チタン膜１０７
との積層構造の導電性バリア膜の加工性からはｔ1 ＋ｔ
2 ≦３００ｎｍであることが好ましいことから、チタン
膜１０６の（最大限の）膜厚はｔ1 ＝２７１ｎｍ程度と
なる。
ｔ2 について説明する。アスペクト比が２〜５のとき、
ボトムカバレッジ率は３５％〜５％程度となることか
ら、これらのとき接続孔１０５の底部にそれぞれ（最小
限の膜厚である）１０ｎｍ程度の窒化チタン膜１０７を
形成するには、絶縁膜１０４上面での窒化チタン膜１０
７の（最小限の）膜厚はｔ2 ＝２９ｎｍ〜２００ｎｍ程
度であればよい。チタン膜１０６と窒化チタン膜１０７
との積層構造の導電性バリア膜の加工性からはｔ1 ＋ｔ
2 ≦３００ｎｍであることが好ましいことから、チタン
膜１０６の（最大限の）膜厚はｔ1 ＝２７１ｎｍ程度と
なる。
【００３１】上記コリメータスパッタ法を用いた反応性
スパッタ法により形成した窒化チタン膜の微細構造（モ
ホロジー）の温度依存性は図４にようになる。シリコン
基板１０１の保持温度（成膜温度）が３００℃より低い
ときおよび３００℃より高いとき、接続孔１０５上端近
傍での窒化チタン膜の微細構造（モホロジー）は、それ
ぞれ図４（ａ）および（ｂ）のようになる。成膜温度が
３００℃以下のときにはチタン膜は、柱状（柱状という
より針状）のモホロジーを有し、接続孔１０５上端にお
いてはオーバーハング形状となる。成膜温度が３００℃
より高いとき、接続孔１０５上端におけるオーバーハン
グ形状は観測されない。絶縁膜１０４上面での窒化チタ
ン膜１０７の連続性は得られるが、接続孔１０５側壁部
での窒化チタン膜１０７の連続性は得られない。しかし
ながら下地のチタン膜１０６が連続性を有しているた
め、この不連続性は問題にはならない。以上の結果、窒
化チタン膜１０７の成膜温度としては３００℃より高い
ことが好ましくなる。一方、成膜温度が４５０℃以上に
なると、成膜段階で下地のチタン膜１０６と拡散層１０
３との間にシリサイド化反応が起り、好ましくない。こ
のため窒化チタン膜１０７の成膜温度としては、３００
℃〜４５０℃の範囲が好ましくなる。窒化チタン膜の成
膜温度依存性は、窒化チタン膜の応力にも見られる。室
温，２００℃および４００℃で成膜した窒化シリコン膜
の応力は、それぞれ２×１０10ｄｙｎ／ｃｍ2 ，１．５
×１０10ｄｙｎ／ｃｍ2 および１．１×１０9 ｄｙｎ／
ｃｍ2 である。窒化チタン膜の応力としては１０9 ｄｙ
ｎ／ｃｍ2 台であることが好ましいことからも、上記温
度範囲と一致する。
スパッタ法により形成した窒化チタン膜の微細構造（モ
ホロジー）の温度依存性は図４にようになる。シリコン
基板１０１の保持温度（成膜温度）が３００℃より低い
ときおよび３００℃より高いとき、接続孔１０５上端近
傍での窒化チタン膜の微細構造（モホロジー）は、それ
ぞれ図４（ａ）および（ｂ）のようになる。成膜温度が
３００℃以下のときにはチタン膜は、柱状（柱状という
より針状）のモホロジーを有し、接続孔１０５上端にお
いてはオーバーハング形状となる。成膜温度が３００℃
より高いとき、接続孔１０５上端におけるオーバーハン
グ形状は観測されない。絶縁膜１０４上面での窒化チタ
ン膜１０７の連続性は得られるが、接続孔１０５側壁部
での窒化チタン膜１０７の連続性は得られない。しかし
ながら下地のチタン膜１０６が連続性を有しているた
め、この不連続性は問題にはならない。以上の結果、窒
化チタン膜１０７の成膜温度としては３００℃より高い
ことが好ましくなる。一方、成膜温度が４５０℃以上に
なると、成膜段階で下地のチタン膜１０６と拡散層１０
３との間にシリサイド化反応が起り、好ましくない。こ
のため窒化チタン膜１０７の成膜温度としては、３００
℃〜４５０℃の範囲が好ましくなる。窒化チタン膜の成
膜温度依存性は、窒化チタン膜の応力にも見られる。室
温，２００℃および４００℃で成膜した窒化シリコン膜
の応力は、それぞれ２×１０10ｄｙｎ／ｃｍ2 ，１．５
×１０10ｄｙｎ／ｃｍ2 および１．１×１０9 ｄｙｎ／
ｃｍ2 である。窒化チタン膜の応力としては１０9 ｄｙ
ｎ／ｃｍ2 台であることが好ましいことからも、上記温
度範囲と一致する。
【００３２】次に、７００℃程度の窒素雰囲気で３０秒
間程度のランプアニールが行なわれる。これにより、接
続孔１０５の底部の拡散層１０３を直接に覆うチタン膜
１０６が、少なくとも膜１０ｎｍの膜厚を有したＣ４９
結晶構造のチタンシリサイド（ＴｉＳｉ2 ）膜１０８に
変換される〔図１（ｄ）〕。
間程度のランプアニールが行なわれる。これにより、接
続孔１０５の底部の拡散層１０３を直接に覆うチタン膜
１０６が、少なくとも膜１０ｎｍの膜厚を有したＣ４９
結晶構造のチタンシリサイド（ＴｉＳｉ2 ）膜１０８に
変換される〔図１（ｄ）〕。
【００３３】次に、ブランケットＣＶＤにより、所要膜
厚のタングステン膜１０９が全面に形成される。本実施
の形態では上述したように、タングステン膜１０９の成
膜前の段階で、接続孔１０５底部においてチタンシリサ
イド膜１０９を介して拡散層１０３を覆う窒化チタン膜
１０７の膜厚が少なくとも１０ｎｍあり，接続孔１０５
側壁部を直接に覆うチタン膜１０６が連続性を有した膜
であり、接続孔１０５上端部におけるチタン膜１０６お
よび窒化チタン膜１０７は共にオーバーハング形状を有
していないことから、タングステン膜１０９の成膜時お
よび成膜後におけるバリア性を損なうことなく、さら
に、タングステン膜１０９はキャビティーを形成するこ
となく接続孔１０５を好ましい形状で充填する。また、
接続孔１０５底部において拡散層１０３を直接に覆うチ
タンシリサイド膜１０８の膜厚が少なくとも１０ｎｍに
設定することが容易なことから、オーミック性も損なわ
ずにすむ〔図１（ｅ）〕。
厚のタングステン膜１０９が全面に形成される。本実施
の形態では上述したように、タングステン膜１０９の成
膜前の段階で、接続孔１０５底部においてチタンシリサ
イド膜１０９を介して拡散層１０３を覆う窒化チタン膜
１０７の膜厚が少なくとも１０ｎｍあり，接続孔１０５
側壁部を直接に覆うチタン膜１０６が連続性を有した膜
であり、接続孔１０５上端部におけるチタン膜１０６お
よび窒化チタン膜１０７は共にオーバーハング形状を有
していないことから、タングステン膜１０９の成膜時お
よび成膜後におけるバリア性を損なうことなく、さら
に、タングステン膜１０９はキャビティーを形成するこ
となく接続孔１０５を好ましい形状で充填する。また、
接続孔１０５底部において拡散層１０３を直接に覆うチ
タンシリサイド膜１０８の膜厚が少なくとも１０ｎｍに
設定することが容易なことから、オーミック性も損なわ
ずにすむ〔図１（ｅ）〕。
【００３４】その後、タングスデン膜１０９，窒化チタ
ン膜１０７およびチタン膜１０６からなる積層導電体膜
がパターニングされ、本実施の形態による積層導電体膜
からなる配線の形成が終了する。このときのパターニン
グはタングステン膜１０９の接続孔１０５に対する充填
性を保持し，チタン膜１０６（もしくはチタンシリサイ
ド膜１０８）と窒化チタン膜１０７との積層構造の導電
性バリア膜の機能を保持した状態で行なわれるが、本実
施の形態ではさらに絶縁膜１０４上面におけるこの導電
性バリア膜の膜厚を３００ｎｍ以下にすることが可能で
あることから、加工性を犠牲にせずにこのパターニング
が可能になる。
ン膜１０７およびチタン膜１０６からなる積層導電体膜
がパターニングされ、本実施の形態による積層導電体膜
からなる配線の形成が終了する。このときのパターニン
グはタングステン膜１０９の接続孔１０５に対する充填
性を保持し，チタン膜１０６（もしくはチタンシリサイ
ド膜１０８）と窒化チタン膜１０７との積層構造の導電
性バリア膜の機能を保持した状態で行なわれるが、本実
施の形態ではさらに絶縁膜１０４上面におけるこの導電
性バリア膜の膜厚を３００ｎｍ以下にすることが可能で
あることから、加工性を犠牲にせずにこのパターニング
が可能になる。
【００３５】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法によれば、拡散層に達する接続孔を絶縁膜に
形成し，チタン膜と窒化チタン膜との積層構造の導電性
バリア膜を用いてさらに導電体膜を形成し，これらの導
電性バリア膜と導電体膜とからなる積層導電体膜からな
る配線を形成するに際して、導電性バリア膜のバリア性
およびオーミック性を保持しつつ積層導電体膜からなる
配線の加工性を確保し、さらにこの配線と拡散層と間の
電気特性の劣化を抑制することが容易になる。
の製造方法によれば、拡散層に達する接続孔を絶縁膜に
形成し，チタン膜と窒化チタン膜との積層構造の導電性
バリア膜を用いてさらに導電体膜を形成し，これらの導
電性バリア膜と導電体膜とからなる積層導電体膜からな
る配線を形成するに際して、導電性バリア膜のバリア性
およびオーミック性を保持しつつ積層導電体膜からなる
配線の加工性を確保し、さらにこの配線と拡散層と間の
電気特性の劣化を抑制することが容易になる。
【図１】本発明の一実施の形態の製造工程の断面模式図
である。
である。
【図２】上記一実施の形態の効果を説明するための図で
あり、チタン膜および窒化チタン膜のボトムカバレッジ
率のアスペクト比依存性を示すグラフである。
あり、チタン膜および窒化チタン膜のボトムカバレッジ
率のアスペクト比依存性を示すグラフである。
【図３】上記一実施の形態の効果を説明するための図で
あり、成膜温度に対するチタン膜のモホロジーの変化を
示す模式図である。
あり、成膜温度に対するチタン膜のモホロジーの変化を
示す模式図である。
【図４】上記一実施の形態の効果を説明するための図で
あり、成膜温度に対する窒化チタン膜のモホロジーの変
化を示す模式図である。
あり、成膜温度に対する窒化チタン膜のモホロジーの変
化を示す模式図である。
【図５】上記一実施の形態におけるチタン膜および窒化
チタン膜の形成に供した半導体製造装置の模式図であ
る。
チタン膜の形成に供した半導体製造装置の模式図であ
る。
【図６】従来の半導体装置の製造工程の断面模式図であ
る、
る、
１０１，２０１ シリコン基板 １０２，２０２ フィールド酸化膜 １０３，２０３ 拡散層 １０４，２０４ 絶縁膜 １０５，２０５ 接続孔 １０６，２０６ チタン膜 １０７，２０７ 窒化チタン膜 １０８，２０８ チタンシリサイド膜 １０９，２０９ タングステン膜 １６１ スパッタチャンバー １６２ チタンターゲット １６３ コリメータ １６４ 基板ホルダー １６６ マスフローコントローラ １６７ ガス導入口 １６８ 絶縁体 １６９ バッキングプレート １７１ マグネット １７２ スパッタ用高電圧電源 １７３ 防着シールド １７４ 排気口 ２１０ キャビティー
Claims (3)
- 【請求項１】 拡散層を含んでなる半導体素子が設けら
れたシリコン基板表面を覆う絶縁膜を形成し、該半導体
素子に達する接続孔を該絶縁膜に形成し、該接続孔の底
部に露出した該拡散層表面の自然酸化膜を除去する工程
と、 前記シリコン基板を３５０℃から４５０℃の範囲の温度
に加熱して、前記絶縁膜上面の膜厚が第１の所望膜厚
（＝ｔ1 ）になるように、コリメータスパッタ法により
全面にチタン膜を形成する工程と、 前記シリコン基板を所要温度に加熱して、前記絶縁膜上
面の膜厚が第２の所望膜厚（＝ｔ2 ）になるように、コ
リメータスパッタ法により全面に窒化チタン膜を形成す
る工程と、 熱処理により、前記拡散層に達する前記接続部の底部の
前記チタン膜をチタンシリサイド膜に変換する工程と、 前記窒化チタン膜を覆う導電体膜を形成し、該導電体
膜，該窒化チタン膜および前記チタン膜をパターニング
して配線を形成する工程とを有することを特徴とする半
導体装置の製造方法。 - 【請求項２】 前記所要温度が３００℃から４５０℃の
範囲の温度であることを特徴とする請求項１記載の半導
体装置の製造方法。 - 【請求項３】 前記ｔ1 が９ｎｍより厚く，前記ｔ2 が
２９ｎｍより厚く，さらに該ｔ1 と該ｔ2 との和が３０
０ｎｍより薄いことを特徴とする請求項１あるいは請求
項２記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8167382A JPH1012729A (ja) | 1996-06-27 | 1996-06-27 | 半導体装置の製造方法 |
| US08/884,035 US5985756A (en) | 1996-06-27 | 1997-06-27 | Method of forming an interconnection in a contact hole in an insulation layer over a silicon substrate |
| GB9713734A GB2314681B (en) | 1996-06-27 | 1997-06-27 | Method of forming an interconnection in a contact hole in an insulation layer over a silicon substrate |
| KR1019970028199A KR100261611B1 (ko) | 1996-06-27 | 1997-06-27 | 반도체장치 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8167382A JPH1012729A (ja) | 1996-06-27 | 1996-06-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1012729A true JPH1012729A (ja) | 1998-01-16 |
Family
ID=15848681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8167382A Pending JPH1012729A (ja) | 1996-06-27 | 1996-06-27 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5985756A (ja) |
| JP (1) | JPH1012729A (ja) |
| KR (1) | KR100261611B1 (ja) |
| GB (1) | GB2314681B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009295931A (ja) * | 2008-06-09 | 2009-12-17 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| JP2017069430A (ja) * | 2015-09-30 | 2017-04-06 | キヤノン株式会社 | 撮像装置、撮像システムおよび半導体装置の製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686288B1 (en) | 1996-02-21 | 2004-02-03 | Micron Technology, Inc. | Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture |
| JP3221480B2 (ja) * | 1997-08-22 | 2001-10-22 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3221381B2 (ja) * | 1997-11-21 | 2001-10-22 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR19990041688A (ko) * | 1997-11-24 | 1999-06-15 | 김규현 | 티타늄 샐리사이드 형성 방법 |
| JP3374901B2 (ja) * | 1998-02-27 | 2003-02-10 | 日本電気株式会社 | 半導体装置 |
| GB2357371B (en) | 1999-11-04 | 2004-02-11 | Trikon Holdings Ltd | A method of forming a barrier layer |
| US6688584B2 (en) * | 2001-05-16 | 2004-02-10 | Micron Technology, Inc. | Compound structure for reduced contact resistance |
| US7329599B1 (en) * | 2005-03-16 | 2008-02-12 | Advanced Micro Devices, Inc. | Method for fabricating a semiconductor device |
| US9831183B2 (en) | 2014-08-07 | 2017-11-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact structure and method of forming |
| CN113223951B (zh) * | 2020-01-21 | 2022-12-02 | 夏泰鑫半导体(青岛)有限公司 | 半导体处理工艺及半导体元器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140359A (ja) * | 1991-04-19 | 1994-05-20 | Internatl Business Mach Corp <Ibm> | 金属層堆積方法 |
| JPH07106281A (ja) * | 1993-09-29 | 1995-04-21 | Nec Corp | 半導体装置の製造方法 |
| JPH07201993A (ja) * | 1993-12-28 | 1995-08-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5136362A (en) * | 1990-11-27 | 1992-08-04 | Grief Malcolm K | Electrical contact with diffusion barrier |
| US5250467A (en) * | 1991-03-29 | 1993-10-05 | Applied Materials, Inc. | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer |
| JP2606143B2 (ja) * | 1994-07-22 | 1997-04-30 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JPH08107087A (ja) * | 1994-10-06 | 1996-04-23 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH08176823A (ja) * | 1994-12-26 | 1996-07-09 | Sony Corp | 高融点金属薄膜の成膜方法 |
| US5654233A (en) * | 1996-04-08 | 1997-08-05 | Taiwan Semiconductor Manufacturing Company Ltd | Step coverage enhancement process for sub half micron contact/via |
| US5801096A (en) * | 1996-06-03 | 1998-09-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Self-aligned tungsen etch back process to minimize seams in tungsten plugs |
-
1996
- 1996-06-27 JP JP8167382A patent/JPH1012729A/ja active Pending
-
1997
- 1997-06-27 KR KR1019970028199A patent/KR100261611B1/ko not_active IP Right Cessation
- 1997-06-27 US US08/884,035 patent/US5985756A/en not_active Expired - Fee Related
- 1997-06-27 GB GB9713734A patent/GB2314681B/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140359A (ja) * | 1991-04-19 | 1994-05-20 | Internatl Business Mach Corp <Ibm> | 金属層堆積方法 |
| JPH07106281A (ja) * | 1993-09-29 | 1995-04-21 | Nec Corp | 半導体装置の製造方法 |
| JPH07201993A (ja) * | 1993-12-28 | 1995-08-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009295931A (ja) * | 2008-06-09 | 2009-12-17 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| JP2017069430A (ja) * | 2015-09-30 | 2017-04-06 | キヤノン株式会社 | 撮像装置、撮像システムおよび半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980005662A (ko) | 1998-03-30 |
| GB2314681A (en) | 1998-01-07 |
| GB9713734D0 (en) | 1997-09-03 |
| US5985756A (en) | 1999-11-16 |
| KR100261611B1 (ko) | 2000-09-01 |
| GB2314681B (en) | 2000-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| JPH0936228A (ja) | 配線形成方法 | |
| US20220020642A1 (en) | Ald (atomic layer deposition) liner for via profile control and related applications | |
| JPH09102541A (ja) | 半導体装置及びその製造方法 | |
| JPH1012729A (ja) | 半導体装置の製造方法 | |
| JPH09326436A (ja) | 配線形成方法 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JPH10313054A (ja) | 集積回路用の相互結合構造 | |
| JP3408463B2 (ja) | 半導体装置の製造方法 | |
| US6136691A (en) | In situ plasma clean for tungsten etching back | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JP3564884B2 (ja) | タングステン膜形成法 | |
| JPH08181212A (ja) | 半導体装置およびその製造方法 | |
| JP2008305921A (ja) | 半導体装置及びその製造方法 | |
| JPH06349774A (ja) | 埋込みプラグの形成方法 | |
| JP3206527B2 (ja) | 半導体装置の製造方法 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JPH10209280A (ja) | 半導体装置の製造方法 | |
| JPH05144951A (ja) | 配線形成方法 | |
| JPH1022390A (ja) | 半導体装置の製造方法 | |
| JPH11288923A (ja) | トレンチの形成方法およびそれを用いる半導体装置の製造方法 | |
| JP2004119754A (ja) | 配線、配線の製造方法、半導体装置及びその製造方法 | |
| JP3076500B2 (ja) | 半導体装置の製造方法 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JPH1154507A (ja) | 半導体装置の製造方法 |