JP2008305921A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】電極形成のバリアメタル堆積前の前処理において、コンタクトホール径拡大及びボーダレスコンタクトでのコンタクトホール底部の過剰エッチングを抑制する。
【解決手段】半導体装置の製造方法は、基板１００上の絶縁膜１０２にコンタクトホール１０３を形成する工程（ａ）と、コンタクトホール１０３の側面及び底面を覆うように、保護膜１０６を形成する工程（ｂ）と、コンタクトホール１０３の底面を覆う部分の保護膜１０６を除去して基板１００をコンタクトホール１０３内に露出させる工程（ｃ）と、コンタクトホール１０３の下部コーナーを被覆するコーナー被覆部１０６ａを形成する工程（ｄ）と、工程（ｃ）及び工程（ｄ）の後に、コンタクトホール１０３内に露出した部分の基板１００の表面部をエッチングする工程（ｅ）と、工程（ｅ）の後に、コンタクトホール１０３内に導電材料を堆積して電極１０５を形成する工程（ｆ）とを備える。
【選択図】図１

Description

本発明は半導体装置及びその製造方法に関し、特に、半導体集積回路等の半導体領域と接続された電極を有する半導体装置及びその製造方法に関する。

半導体集積回路の高集積化とチップサイズの縮小化とに伴い、絶縁膜によって覆われた半導体集積回路等の半導体装置に電源及び信号を供給するための電極も微細化が加速している。

以下に、電極を微細に形成する従来の方法として、特許文献１に記載されている方法について、図３（ａ）〜図３（ｃ）を参照しながら説明する。

図３（ａ）に断面図を示す構造が形成されるまでの工程について説明する。まず、シリコン単結晶（Ｓｉ）からなる基板１０の上に、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor ）等の半導体素子（図示せず）及びＳＴＩ（Shallow Trench Isolation）からなる素子分離部１１を形成した後、第１の層間絶縁膜１２を堆積する。

次に、第１の層間絶縁膜１２の内部に例えばリソグラフィー技術とエッチング技術とによりコンタクトホール１３を形成する。ここで、コンタクトホール１３は、半導体素子に対して電気的接続を得るための電極が形成される部分である。また、コンタクトホール１３の底面に露出する部分の基板１０には、大気暴露の影響により自然酸化膜１７が形成されてしまう。このようにして図３（ａ）に断面図を示す構造が形成される。

続いて、図３（ｂ）に示す構造が形成されるまでの工程について説明する。まず、コンタクトホール１３の底部に形成されている自然酸化膜１７を除去するための前処理（プリクリーン）を行う。

コンタクトホール１３底部に自然酸化膜１７が存在すると、コンタクトホール１３に形成される電極と基板１０との伝導性が悪化し、接続不良を起こす。そのため、自然酸化膜１７の除去は重要である。このような前処理には、スパッタエッチング又はケミカルドライエッチングが用いられる。ケミカルドライエッチングは酸化膜除去性能が高いため、ホール径が１００ｎｍ以下の微細ホールに対してはケミカルドライエッチングが有用である。このように前処理により自然酸化膜１７を除去すると、図３（ｂ）に示す構造が形成される。

続いて、図３（ｃ）に示す構造が形成されるまでの工程について説明する。まず、第１の層間絶縁膜１２上と、コンタクトホール１３の底面及び側壁とに第１の金属を薄く堆積してバリアメタル層１４を形成する。次に、バリアメタル層１４の上に電極材料となる第２の金属を堆積する。次に、コンタクトホール１３からはみ出た部分の第１の金属及び第２の金属をＣＭＰ(Chemical Mechanical Polishing)により除去する。その結果、電極１５が形成される。このようにして、図３（ｃ）に示す断面図が形成される。

次に、電極を微細に形成する別の従来の方法として、特許文献２に記載されている方法について、図４（ａ）〜図４（ｃ）を参照しながら説明する。

初めに、図４（ａ）に示す断面図が形成されるまでの工程について説明する。まず、シリコン単結晶（Ｓｉ）からなる基板１０の上に、ＭＩＳＦＥＴ等の半導体素子（図示せず）及びＳＴＩからなる素子分離部１１を形成した後、第１の層間絶縁膜１２を堆積する。次に、第１の層間絶縁膜１２を貫通して基板１０に達するように、例えばリソグラフィー技術及びエッチング技術によりコンタクトホール１３を形成する。ここで、コンタクトホール１３の底部に素子分離部１１の一部が露出するボーダレスコンタクト構造となっている。また、コンタクトホール１３は、半導体素子に対して電気的接続を得るための電極が形成される部分である。このようにして図４（ａ）に断面図を示す構造が形成される。

続いて、図４（ｂ）に示す構造が形成されるまでの工程について説明する。ここでは、コンタクトホール１３の底面及び側壁と、第１の層間絶縁膜１２上とを窒化シリコンからなる第２の絶縁膜１６によって覆う。このようにすることにより、電極形成の過程において層間絶縁膜にダメージが加わらないように、層間絶縁膜を保護することができる。このようにして、図４（ｂ）に断面図を示す構造が形成される。

続いて、図４（ｃ）に示す構造が形成されるまでの工程について説明する。まず、コンタクトホール１３の底面に形成されている窒化シリコンからなる第２の絶縁膜１６をケミカルドライエッチングにより除去する。次に、コンタクトホール１３に電極材料となる金属を堆積して電極１５を形成する。このようにして、図４（ｃ）に断面図を示す構造が形成される。

以上のような方法により、微細な電極を形成することが知られている。
特開平９−４５６６８号公報 特開２００２−３１９５７４号公報

しかしながら、以上に説明したような従来の方法にはいずれも課題がある。

特許文献１の方法の場合、基板１０の表面部に形成されている自然酸化膜１７を除去するための前処理工程において、微細なコンタクトホール１３に対してケミカルドライエッチングを行う。この際、図３（ｂ）にエッチング部分２０として示す通り、自然酸化膜１７だけでなく第１の層間絶縁膜１２も同時にエッチングしてしまう。この結果、コンタクトホール１３の径が拡大してしまう。コンタクトホール１３の径が拡大すると、デバイス特性が低下する。特に、ショートマージン特性が低下することは大きな問題となる。

この一方、特許文献２において、コンタクトホール１３の底面に存在する窒化シリコンからなる第２の絶縁膜１６の下に自然酸化膜が存在することは記載されていない。しかし、第２の絶縁膜１６の下には当然のこととして自然酸化膜が存在すると考えられ、電極と基板との伝導性の悪化を防ぐことが必要である。しかし、図４（ｃ）のようなボーダレスコンタクトの場合、第２の絶縁膜１６と同時に自然酸化膜も除去しようとすると、素子分離部１１についてもエッチングしてしまう。この結果、コンタクトホール１３の底部に過剰エッチング部が発生することになり、デバイス特性が低下する。特に、接合リーク特性が低下することは大きな問題である。

以上のような問題の解決を課題として、本発明は、コンタクトホールの径の拡大及びコンタクトホール底部の過剰エッチングを抑制する半導体装置及びその製造方法の提供を目的とする。

前記の目的を達成するため、本発明に係る半導体装置の製造方法は、基板上に設けられた絶縁膜を貫通して基板に達するコンタクトホールを形成する工程（ａ）と、コンタクトホールの側面及び底面を覆うように、保護膜を形成する工程（ｂ）と、コンタクトホールの底面を覆う部分の保護膜を除去して基板をコンタクトホール内に露出させる工程（ｃ）と、コンタクトホールの下部コーナーを被覆するコーナー被覆部を形成する工程（ｄ）と、工程（ｃ）及び工程（ｄ）の後に、コンタクトホール内に露出した部分の基板の表面部をエッチングにより除去する工程（ｅ）と、工程（ｅ）の後に、コンタクトホール内に導電材料を堆積することにより電極を形成する工程（ｆ）とを備える。

本発明の半導体装置の製造方法によると、工程（ｂ）において、コンタクトホールの側壁を覆うように保護膜を形成している。このため、コンタクトホール内に導電材料を堆積する工程（ｆ）の前に、前処理（プリクリーン）としてケミカルドライエッチング等を行う場合にも、コンタクトホールの径の拡大を抑制することができる。

また、工程（ｄ）において、保護膜の材料により、コンタクトホールの下部コーナー（底面の周縁部及び側壁のうちの下方の部分）を被覆するコーナー被覆部を形成している。この結果、コンタクトホールの下部では保護膜が他の部分に比べて厚くなっており、基板が過剰エッチングされるのを防ぐことができる。

工程（ｅ）では、電極を形成する工程（ｆ）の前処理（プリクリーン）として、上記二つの効果を維持しながらコンタクトホール内に露出した部分の基板に対してエッチングを行い、当該箇所に生じている自然酸化膜を除去することができる。これにより、コンタクトホール底部に自然酸化膜が存在することにより生じる電極と基板との間の伝導性の悪化を防ぐことができ、不良の発生を防止することができる。

尚、コーナー被覆部と、保護膜とを同じ材料により形成することが好ましい。

また、スパッタエッチングにより、工程（ｃ）及び工程（ｄ）を同時に行うことが好ましい。

スパッタエッチングを用いると、コンタクトホールの底面を覆う部分の保護膜を除去するのと同時に、除去される保護膜の材料によってコーナー被覆部を形成することができる。つまり、工程（ｃ）と工程（ｄ）とを同時に行うことができ、製造工程を簡略化することができる。

また、工程（ｂ）において、保護膜は、絶縁膜に対してエッチング選択比が得られる材料を用いて形成することが好ましい。

このようにすると、前処理としてのケミカルドライエッチング等の際におけるコンタクトホールの径の拡大をより確実に抑制することができる。

また、基板上に素子分離部が形成されており、工程（ｂ）において、コンタクトホールを素子分離の端部上に重なるように配置し、工程（ｄ）において、コンタクトホールの端部上を覆うようにコーナー被覆部を設けることが好ましい。

このようにすると、コンタクトホールの下方に素子分離部（ＳＴＩ等）が位置するようなボーダレスコンタクトにおいても、コーナー被覆部により、コンタクトホール底部の過剰エッチングを防ぐことができる。つまり、コンタクトホールの底面の周縁部が保護膜の材料によって覆われているため、この部分ではエッチングが防止され、素子分離部が位置していた場合にもエッチングされることはない。この結果、コンタクトホールを埋め込む電極と素子分離部との接触に起因する接合リーク特性の劣化を防ぐ効果が得られる。

また、工程（ｂ）において、保護膜として窒化シリコン膜を形成することが好ましい。保護膜の材料として、窒化シリコン膜を有用な例として挙げることができる。

また、工程（ｂ）において、保護膜を原子層成長法により堆積することが好ましい。

保護膜の形成方法の一例として、原子層成長法（Atomic Layer Deposition：ＡＬＤ）を挙げることができる。

前記の目的を達成するため、本発明の半導体装置は、基板と、基板上に形成された絶縁膜と、絶縁膜に設けられ、基板に達するコンタクトホールと、コンタクトホールの側壁を覆う保護膜とを備え、コンタクトホールの下部における保護膜の膜厚は、コンタクトホールの他の部分における保護膜の膜厚よりも大きい。

本発明の半導体装置は、コンタクトホールの径の拡大及びコンタクトホールの底部における基板の過剰エッチングが抑制され且つコンタクトホールの底部における自然酸化膜の除去された半導体装置となっている。

つまり、コンタクトホールの側壁を覆う保護膜により、自然酸化膜を除去する際等にコンタクトホールの直径が大きくなることが防がれている。また、コンタクトホールの底面付近において保護膜の膜厚が厚くなっていることにより、コンタクトホールの底面の周縁部は保護膜によって覆われている。このため、コンタクトホールの下の部分の基板について、過剰エッチングが防がれている。

尚、コンタクトホールの底面において、保護膜が形成されていない部分の基板に凹部が形成されていることが好ましい。

コンタクトホールの下方において、製造工程中に基板上には自然酸化膜が生じる。そこで、保護膜によって覆われていない部分の自然酸化膜が除去することにより、自然酸化膜に起因する電気的接続の劣化を避けることができる。このようにした場合、基板のうち保護膜が形成されていない部分には凹部が設けられた形となる。

また、凹部内を含むコンタクトホール内に導電材料が堆積されていることが好ましい。これにより、自然酸化膜に起因する伝導性の劣化を避けて基板に対して電気的な接続を得ることの可能な電極を備える半導体装置となる。導電材料は、例えば金属であって良い。

また、基板上に素子分離部が形成されており、コンタクトホールは、素子分離部の端部上に重なるように配置され、素子分離部の端部は、保護膜によって覆われていることが好ましい。

つまり、コンタクトホールの下方に素子分離部（ＳＴＩ等）の端部が位置するようなボーダレスコンタクトにおいて、コンタクトホールの下部における膜厚が大きくなった部分の保護膜によって素子分離部の前記端部が覆われていることが好ましい。

このようにすると、保護膜によって、コンタクトホールを埋め込む電極と素子分離部との接触に起因する接合リーク特性の劣化が防がれてる。

また、保護膜は、絶縁膜に対してエッチング選択比が得られる材料によって形成されていることが好ましい。つまり、絶縁膜と保護膜とは十分大きなエッチング選択比を示すことが好ましい。このようにすると、本発明の半導体装置の効果をより確実に実現することができる。

また、保護膜は、窒化シリコン膜であることが好ましい。保護膜の一例として、窒化シリコンを用いることができる。

本発明に係る半導体装置及びその製造方法によると、微細電極形成プロセス時等のコンタクトホールに金属を堆積する前の前処理（プリクリーン）において、コンタクトホール底部をエッチングする場合でも、ホール径の拡大を抑制することができる。また、コンタクトホール底部に素子分離部（ＳＴＩ）が露出しているような、ボーダレスコンタクトにおいても、コンタクトホール底部での過剰エッチングを抑制することができる。

以下、本発明の一実施形態について、図面を参照しながら説明する。図１（ａ）〜図１（ｃ）、図２（ａ）及び図２（ｂ）は、本実施形態に係る半導体装置及びその製造方法を説明するための図である。

まず、図１（ａ）に断面を示す構造を形成するまでの工程について説明する。初めに、シリコン（Ｓｉ）単結晶からなる基板１００上にＭＩＳＦＥＴ等の半導体素子（図示せず）及びＳＴＩからなる素子分離部１０１を形成する。次に、基板１００上に、半導体素子及び素子分離部１０１を覆うように、第１の層間絶縁膜１０２を形成する。

この後、第１の層間絶縁膜１０２に対し、例えばリソグラフィ技術及びエッチング技術を用いてコンタクトホール１０３を形成する。ここで、コンタクトホール１０３は、基板１００上に形成された半導体素子に接続する電極を形成するために形成するものである。また、コンタクトホール１０３は素子分離部１０１の少なくとも一部の上に配置され、素子分離部１０１の一部がコンタクトホール１０３の底部に露出するボーダレスコンタクトとなっている。更に、コンタクトホール１０３の底面において、基板１００の表面部に自然酸化膜１０７が形成されている。

また、コンタクトホール１０３はトップ径（最上部の直径）が１００ｎｍであると共に、アスペクト比が４程度か又はそれ以上であり、微細且つ高アスペクト比のコンタクトホールとなっている。

次に、図１（ｂ）に断面を示す構造を形成するまでの工程について説明する。図１（ｂ）に示す通り、コンタクトホール１０３の側壁及び底面と、第１の層間絶縁膜１０２上とを覆うように、例えば窒化シリコンを用いて保護膜１０６を形成する。これにより、電極形成等の後の工程において第１の層間絶縁膜１０２にダメージが加わるのを抑制することができる。尚、コンタクトホール１０３の底面において、保護膜１０６は、素子分離部１０１の一部及び自然酸化膜１０７上を覆うことになる。

ここで、コンタクトホール１０３の側壁の部分における保護膜１０６の膜厚は、例えば２ｎｍとする。但しこれに限るものではなく、コンタクトホール１０３の底部において形成される自然酸化膜１０７が薄い場合には、更に薄い保護膜１０６としても良い。

また、窒化シリコンを堆積する方法の一例として、微細なコンタクトホールに対してコンフォーマルに（均一に）成膜することができる原子層成長法（ＡＬＤ）を用いる。

窒化シリコンの原子層成長法は、シリコンソースと窒素ソースとをそれぞれ個別にコンタクトホール１０３の側壁に供給して曝露を行うサイクルを繰り返すことにより膜を成長する方法である。例えば、シリコンソースとしてはジクロロシランを用いると共に、窒素ソースとしてはウェハから隔離された場所においてプラズマ処理されたアンモニアガス（アンモニアラジカル）を用い、以下のような工程により成膜する。

まず、成膜装置の成膜を行うスペースである反応管内において、シリコンソースとしてのジクロロシランを用いてコンタクトホール１０３の曝露を行う（約３秒間）。この後、反応管内を窒素ガスにより満たした状態において、コンタクトホールのパージ（窒素による置換）を約５秒間行う。その後、残留ジクロロシラン及び反応によってジクロロシランから生じる塩化水素等を反応管内から取り除く。

次に、窒素ソースとしてのアンモニアガス（アンモニアラジカル）を用い、コンタクトホール１０３の約４秒間の曝露を行う。この後、やはり反応管内を窒素ガスにより満たした状態において、コンタクトホール１０３を約５秒間パージする。

以上の工程により、窒化シリコンの薄い層が一層形成される。これを１サイクルとして、必要な膜厚のシリコン窒化膜が形成されるまで繰り返すことにより、コンタクトホール１０３の底面及び側壁を均一に覆うように保護膜１０６を堆積させる。

尚、アンモニアラジカルの曝露時間は、デポレートが飽和するまでの時間により決定される。更に、曝露時間は、炉内（反応管内）の温度、アンモニアをラジカル化するためのプラズマのパワー等にも依存する。よって、上記の曝露時間は例示であり、これには限定されない。

以上のようにして、図１（ｂ）に示す構造が形成される。

次に、図１（ｃ）に断面を示す構造が形成されるまでの工程を説明する。まず、スパッタエッチングを行うことにより、第１の層間絶縁膜１０２上の部分及びコンタクトホール１０３の底面の部分の保護膜１０６を除去する。コンタクトホール１０３の側壁を覆う部分の保護膜１０６については、除去されることなく残る。

一例として、エッチングガスにはＡｒを用い、ＤＣバイアス−２００Ｖ、プロセス圧力約０．３mTorr（約０．０４０Ｐａ）の条件下においてスパッタエッチングを行う。

この際、コンタクトホール１０３の底面部分において自然酸化膜１０７が露出すると共に、保護膜１０６の材料である窒化シリコンがリスパッタリングされる。つまり、コンタクトホール１０３の底面の部分の保護膜を構成する窒化シリコンが弾き飛ばされ、コンタクトホール１０３の底部において、周囲の側壁及び底面の端の部分（周縁部）を覆うように再配置される。これにより、コンタクトホール１０３の下部コーナーを覆うように、窒化シリコン膜からなるコーナー被覆部１０６ａが形成される。コーナー被覆部１０６ａは、コンタクトホール１０３の底面の周縁部及び側壁の下部を被覆する。また、コンタクトホール１０３の側壁に形成された保護膜１０６の内側にコーナー被覆部１０６ａが形成されるため、コンタクトホール１０３の底部付近において保護膜１０６の膜厚が大きくなると表現することもできる。

コンタクトホール１０３の側壁は保護膜１０６により覆われているため、リスパッタリングの結果として、コンタクトホール１０３の下部において、窒化シリコンからなる保護膜１０６の膜厚が大きくなると考えることもできる。コーナー被覆部１０６ａは下側ほど厚い形状に形成されるため、コーナー被覆部１０６ａの形成されている範囲において、コンタクトホール１０３は下に向かって細くなるテーパー形状となる。

次に、図２（ａ）に断面を示す構造が形成されるまでの工程を説明する。図１（ｃ）等にも示している通り、コンタクトホール１０３の底部において、基板１００の表面部が自然酸化膜１０７となっている。そこで、コンタクトホール１０３内にバリアメタルを堆積するための前処理として、このような自然酸化膜１０７を除去する。このためには、例えば、ＮＦ₃ 、ＮＨ₃ 及びＨｅの混合ガスを用いるケミカルドライエッチングを行う。

より具体的には、温度３５℃で且つプロセス圧力約３Torr（約４００Ｐａ）の条件下において、リモートプラズマを用いることにより、前記の混合ガスとコンタクトホール１０３の底部に露出した部分の自然酸化膜１０７とを化学反応させて反応生成物を形成させる。

その後、約２００℃の温度によるコンタクトホール１０３の底部に対する熱処理を行い、前記の副生成物を昇華させる。このようにして、コンタクトホール１０３の底部に形成されている部分の自然酸化膜１０７をケミカルドライエッチングにより除去し、凹部１０７ａを設ける。

尚、エッチングの方法としては、リモートプラズマエッチング法の他にも、In-situ プラズマドライエッチング法又はプラズマレスドライエッチング法を用いることもできる。

ここで、上記のケミカルドライエッチングに対する自然酸化膜１０７（酸化シリコン膜）と保護膜１０６（窒化シリコン膜）とのエッチング選択比は５：１である。このため、コンタクトホール１０３の底部における自然酸化膜１０７の膜厚が例えば１０ｎｍであったとすると、コンタクトホール１０３の側壁に最低２ｎｍの保護膜１０６を堆積しておけば良い。これにより、第１の層間絶縁膜１０２にまでエッチングが進行してコンタクトホール１０３の径を拡大することはない。自然酸化膜１０７の膜厚が１０ｎｍよりも更に薄いのであれば、保護膜１０６の膜厚も更に薄くすることが可能である。

このように、自然酸化膜１０７に対して十分大きなエッチング選択比が得られるように保護膜１０６の材料とエッチング方法を選択する。更に、エッチングにより自然酸化膜１０７を除去する際に、先に保護膜１０６が除去されてしまうことがないような膜厚に保護膜１０６を形成しておく。具体例の一つは前記の通りである。

また、コンタクトホール１０３の下方に素子分離部１０１の一部が位置しているボーダレスコンタクトの場合にも、素子分離部１０１は保護膜１０６がリスパッタリングされた結果として窒化シリコン膜の被腹部１０６ａによって覆われている。このため、コンタクトホール１０３にバリアメタルを堆積させるための前処理としてコンタクトホール１０３の底部に対してケミカルドライエッチングを行ったとしても、コンタクトホール１０３の底部において素子分離部１０１がエッチングされる等の過剰エッチングは防止されている。

以上のようにして、コンタクトホール１０３の底部に露出した部分の自然酸化膜１０７が除去されて凹部１０７ａが形成された図２（ａ）の構造が形成される。

次に、図２（ｂ）に断面図を示す構造を形成するまでの工程について説明する。まず、第１の層間絶縁膜１０２上と、コンタクトホール１０３の底面及び側壁とを覆うように、バリアメタルとして機能する第１の高融点金属を薄く堆積してバリアメタル層１０４を形成する。続いて、バリアメタル層１０４の上に電極（プラグ）の材料となる第２の高融点金属を堆積し、凹部１０７ａ内を含むコンタクトホール１０３内を充填する。

その後、コンタクトホール１０３からはみ出ている部分について、第１の高融点金属及び第２の高融点金属をＣＭＰ法により除去する。これにより、図２（ｂ）に示すように、凹部１０７ａ内を含むコンタクトホール１０３内にバリアメタル層１０４を介して電極１０５が形成される。

電極１０５の材料としては、例えばタングステンが用いられる。この場合には、バリアメタル層１０４の材料としては、チタンと窒化チタンとの積層構造が用いられることが多い。チタンはスパッタ法又は無機ＣＶＤ（chemical vapor deposition）法により成膜され、窒化チタンはＭＯＣＶＤ（有機ＣＶＤ）法又は無機ＣＶＤ法を用いて成膜される。但し、これらの材料には限定されない。

以上に説明した本実施形態に係る半導体装置の製造方法によると、バリアメタル層１０４として機能する第１の高融点金属を堆積するための前処理（プリクリーン）としてケミカルドライエッチングを行う場合にも、保護膜１０６が形成されていることからコンタクトホール１０３の径の拡大を抑制することができる。また、コンタクトホール１０３の下方に素子分離部１０１の一部が位置するようなボーダレスコンタクトの場合にも、コーナー被覆部１０６ａが形成されていることからコンタクトホール１０３の底部における過剰エッチングを抑制することができる。

また、保護膜１０６をスパッタエッチングする際に、リスパッタリングによりコンタクトホール１０３の開口部が上に広いテーパ形状となる。このため、第２の高融点金属の埋め込み特性が向上する。

本発明の半導体装置及びその製造方法は、コンタクトホールの径の拡大及び過剰エッチングを防止しながらコンタクトホール底部に生じた自然酸化膜を除去することができ、微細な電極を有する半導体装置及びその製造方法としても有用である。

図１（ａ）〜（ｃ）は、本発明の一実施形態に係る半導体装置の製造方法を説明するための図である。 図２（ａ）及び（ｂ）は、図１（ａ）〜（ｃ）に続いて、本発明の一実施形態に係る半導体装置の製造方法を説明するための図である。 図３（ａ）〜（ｃ）は、特許文献１に記載の従来の半導体装置の製造方法を説明するための図である。 図４（ａ）〜（ｃ）は、特許文献２に記載の従来の半導体装置の製造方法製造方法を説明するための図である。

符号の説明

１００ 基板
１０１ 素子分離部（ＳＴＩ）
１０２ 第１の層間絶縁膜
１０３ コンタクトホール
１０４ バリアメタル層
１０５ 電極（プラグ）
１０６ 保護膜
１０６ａ コーナー被覆部
１０７ 自然酸化膜
１０７ａ 開口部

Claims (13)

1. 基板上に設けられた絶縁膜を貫通して前記基板に達するコンタクトホールを形成する工程（ａ）と、
   前記コンタクトホールの側面及び底面を覆うように、保護膜を形成する工程（ｂ）と、
   前記コンタクトホールの底面を覆う部分の前記保護膜を除去して前記基板を前記コンタクトホール内に露出させる工程（ｃ）と、
   前記コンタクトホールの下部コーナーを被覆するコーナー被覆部を形成する工程（ｄ）と、
   前記工程（ｃ）及び前記工程（ｄ）の後に、前記コンタクトホール内に露出した部分の前記基板の表面部をエッチングにより除去する工程（ｅ）と、
   前記工程（ｅ）の後に、前記コンタクトホール内に導電材料を堆積することにより電極を形成する工程（ｆ）とを備えることを特徴とする半導体装置の製造方法。
2. 請求項１において、
   前記コーナー被覆部と、前記保護膜とを同じ材料により形成することを特徴とする半導体装置の製造方法。
3. 請求項１又は２において、
   スパッタエッチングにより、前記工程（ｃ）及び前記工程（ｄ）を同時に行うことを特徴とする半導体装置の製造方法。
4. 請求項１〜３のいずれか一つにおいて、
   前記工程（ｂ）において、前記保護膜は、前記絶縁膜に対してエッチング選択比が得られる材料を用いて形成することを特徴とする半導体装置の製造方法。
5. 請求項１〜４のいずれか一つにおいて、
   前記基板上に素子分離部が形成されており、
   前記工程（ｂ）において、前記コンタクトホールを前記素子分離の端部上に重なるように配置し、
   前記工程（ｄ）において、前記コンタクトホールの前記端部上を覆うように前記コーナー被覆部を設けることを特徴とする半導体装置の製造方法。
6. 請求項１〜５のいずれか一つにおいて、
   前記工程（ｂ）において、前記保護膜として窒化シリコン膜を形成することを特徴とする半導体装置の製造方法。
7. 請求項１〜６のいずれか一つにおいて、
   前記工程（ｂ）において、前記保護膜を原子層成長法により堆積することを特徴とする半導体装置の製造方法。
8. 基板と、
   前記基板上に形成された絶縁膜と、
   前記絶縁膜に設けられ、前記基板に達するコンタクトホールと、
   前記コンタクトホールの側壁を覆う保護膜とを備え、
   前記コンタクトホールの下部における保護膜の膜厚は、前記コンタクトホールの他の部分における前記保護膜の膜厚よりも大きいことを特徴とする半導体装置。
9. 請求項８において、
   前記コンタクトホールの底面において、前記保護膜が形成されていない部分の前記基板に凹部が形成されていることを特徴とする半導体装置。
10. 請求項９において、
    前記凹部内を含む前記コンタクトホール内に導電材料が堆積されていることを特徴とする半導体装置。
11. 請求項８〜１０のいずれか一つにおいて、
    前記基板上に素子分離が形成されており、
    前記コンタクトホールは、前記素子分離部の端部上に重なるように配置され、
    前記素子分離部の前記端部は、前記保護膜によって覆われていることを特徴とする半導体装置。
12. 請求項８〜１１のいずれか一つにおいて、
    前記保護膜は、前記絶縁膜に対してエッチング選択比が得られる材料によって形成されていることを特徴とする半導体装置。
13. 請求項８〜１２のいずれか一つにおいて、
    前記保護膜は、窒化シリコン膜であることを特徴とする半導体装置。

Images