JP4662943B2 - コンタクトの形成中、コンタクトホール幅の増大を防ぐ方法 - Google Patents

コンタクトの形成中、コンタクトホール幅の増大を防ぐ方法 Download PDF

Info

Publication number
JP4662943B2
JP4662943B2 JP2006539499A JP2006539499A JP4662943B2 JP 4662943 B2 JP4662943 B2 JP 4662943B2 JP 2006539499 A JP2006539499 A JP 2006539499A JP 2006539499 A JP2006539499 A JP 2006539499A JP 4662943 B2 JP4662943 B2 JP 4662943B2
Authority
JP
Japan
Prior art keywords
contact hole
layer
contact
barrier layer
native oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006539499A
Other languages
English (en)
Other versions
JP2007511087A5 (ja
JP2007511087A (ja
Inventor
エム． ホッパー ドーン
博幸 木下
ウー クリスティ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2007511087A publication Critical patent/JP2007511087A/ja
Publication of JP2007511087A5 publication Critical patent/JP2007511087A5/ja
Application granted granted Critical
Publication of JP4662943B2 publication Critical patent/JP4662943B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer

Description

本発明は、概して、半導体デバイス製造分野に関する。より詳細には、本発明は、半導体ダイの半導体デバイスのコンタクト形成分野に関する。
コンタクトは、特に、半導体ダイのトランジスタ領域及び、そのトランジスタ領域の上に位置する、相互接続金属層間に接続を与える。高回路密度を実現するために、通常、これらのコンタクトは高いアスペクト比を有し、互いに接触することなく、もしくは、干渉することなく、半導体ダイの狭い領域に適合する必要がある。そのようなものとして、コンタクト形成中、コンタクトホール幅を制御して、幅が十分に狭いコンタクトを実現することが重要である。
従来のコンタクト製造プロセス中、一般的にコンタクトホールは、酸化膜において、リソグラフィ及びエッチングによって形成される。酸化膜は、例えば、半導体ダイのトランジスタ領域上に位置することができる。形成されたコンタクトホールは、シリサイド層上に形成可能で、このシリサイド層は、例えば、半導体ダイのトランジスタ領域のソース及びドレイン領域に接続できる。次に、コンタクトホールは、チタンなどの金属を含むバリア層で覆われ、また、タングステンなどの金属で充填され、コンタクトが形成される。しかし、コンタクトホールの側壁、及び、コンタクトホールの底部のシリサイド層にバリア層が蒸着される前に、シリサイド層上に形成する自然酸化物層(native oxide layer)をまず除去する必要がある。従来のコンタクト製造プロセスでは、この自然酸化物層は、一般的に、アルゴンを含むスパッタエッチングプロセスを用いて、除去される。
しかし、このスパッタエッチングプロセス中、自然酸化物層に加えて、コンタクトホールを形成する酸化物層の上部コーナー部もまたエッチングされる。これにより、コンタクトホールの上部の幅が増大する。その結果、タングステンを用いてコンタクトホールを充填した後に形成されたコンタクトは、パターニングされた当初の幅と比較すると、その幅が不必要に増大している。
従って、コンタクト形成中、コンタクトホール幅の望ましくない増大を防ぐ、半導体ダイのトランジスタ領域にコンタクトを形成する方法が、当該技術において求められる。
本発明は、コンタクトの形成中、コンタクトホール幅の増大を防ぐ方法を目的とする。本発明は、コンタクト形成中、コンタクトホール幅の不必要な増大を防ぐ、半導体ダイのトランジスタ領域に、コンタクトを形成する方法のための技術の必要性に取り組み、且つ、解決する。
１つの例示的な実施形態によると、半導体ダイに位置するシリサイド層上にコンタクトを形成する方法が提供され、この方法では、コンタクトホールの側壁、及び、コンタクトホールの底部に位置する自然酸化物層に、バリア層を堆積するステップを含み、側壁は、絶縁層のコンタクトホールによって形成される。例えば、バリア層は、チタン／窒化チタンであってよく、また、絶縁層は、ＰＥＣＶＤ酸化物であってよい。コンタクトホールの側壁、及び、自然酸化物層にバリア層を堆積するステップを、コンタクトホールの上部におけるバリア層の厚さが、コンタクトホールの底部における厚さよりも大きくなるように、最適化してもよい。
この例示的な実施形態によると、更に、バリア層の一部、及び、コンタクトホールの底部に位置する自然酸化物層を除去し、シリサイド層を露出させるステップを含む。例えば、バリア層の一部、及び、コンタクトホールの底部に位置する自然酸化物層は、スパッタエッチングプロセスを用いて除去されてよい。このコンタクトホールは、電気接触幅、を含み、この電気接触幅は、スパッタエッチングプロセスによって増大しない。絶縁層は、コンタクトホールに隣接して位置する、上部コーナー領域を含む、絶縁層の上部コーナー領域は、バリア層の一部、及び、コンタクトホールの底部に位置する自然酸化物層を除去するステップの間、エッチングされない。本発明のその他の特徴及び利点は、以下の説明及び添付の図面を読めば、当業者にはより簡単に明らかになるであろう。
本発明は、半導体ダイにおいてコンタクトの形成中、コンタクトホール幅の増大を防ぐ方法を目的とする。以下の説明は、本発明の実装品に関する具体的な情報を含む。当業者であれば、本出願で具体的に議論されたものとは別の方法で、本発明を実装できることが分かるであろう。さらに、本発明のいくつかの具体的な詳細は、本発明を不明瞭にしないために、議論されていない。
本出願の図面、及び、添付の詳細な説明は、本発明の例となる実施形態だけに向けられている。簡潔さを期すために、本発明のその他の実施形態は、本出願には具体的に説明されておらず、また、本図面によっても具体的に例示されていない。
図１は、本発明の一実施形態による半導体ダイのトランジスタ領域に、コンタクトを形成する一般的な方法を例示したフローチャートを示す。当業者には明らかなある種の詳細及び特徴は、フローチャート１００から省かれている。例えば、あるステップは、１つ又は複数のサブステップから構成されてよく、あるいは、従来技術で周知の、特定の装置もしくは材料を含んでよい。フローチャート１００に示すステップ１５０及びステップ１５２は、本発明の一実施形態を説明するには十分であり、本発明のその他の実施形態は、フローチャート１００に示したステップとは別のステップを用いてよい。フローチャート１００に示す各処理ステップは、ステップ１５０の前に、ウェハ上で実施される。ウェハは、絶縁層に形成されたコンタクトホール、及び、そのコンタクトホールの底部のシリサイド層上に位置する、自然酸化物層を含む。絶縁層及びシリサイド層は、基板（どの図面にも図示されていない）のトランジスタ領域上に位置してよい。図２A及び図２Bの構造２５０及び２５２は、上述した基板（どの図面にも図示されていない）のトランジスタ領域上に位置する絶縁層に形成されたコンタクトホールを含む基板に、フローチャート１００の各ステップ１５０及び１５２をそれぞれ実施した結果を例示する。
フローチャート１００のステップ１５０において、図１のステップ１５０、及び、図２Aの構造２５０を参照すると、バリア層２０２は、絶縁層２０４、コンタクトホール２０８の側壁２０６及び２０７、及び、コンタクトホール２０８の底部２１２にあってシリサイド層２１４上にも位置する自然酸化物層（酸化物層、あるいは元からある酸化物層２１０上に、堆積される。図２Ａに示すように、絶縁層２０４は、絶縁層２１６上に位置する。該層は、基板（図２Ａに示さず）のトランジスタ領域上に位置する。絶縁層２０４は、二酸化シリコンを含んでよく、これは、例えば、プラズマエンハンスト化学気相成長（“ＰＥＣＶＤ”）プロセスで堆積される。ＰＥＣＶＤプロセスで堆積された二酸化シリコンは、本出願では、“ＰＥＣＶＤ酸化物”とも呼ばれる。自然酸化物層２１０は、コンタクトホール２０８の底部２１２のシリサイド層２１４上に位置し、また、熱成長酸化物を含むことができる。
一例では、元からある酸化層２１０は、約１０．０Å〜５０．０Åの厚さを有してよい。バリア層２０２は、従来技術で周知の方法で、自然酸化物層２１０、及び、絶縁層２０４の、コンタクトホール２０８の側壁２０６及び２０７に堆積されてよく、また、バリア層２０２は、チタン／窒化チタン（“Ｔｉ／ＴｉＮ”）を含むことができる。その他の実施形態では、バリア層２０２は、異なる金属の組合せ、あるいは適切な単一の金属、を含むことができる。本実施形態では、コンタクトホール２０８の上面における、上部コーナー領域２２２に隣接して位置する、バリア層２０２の各部分２１８の厚さが、コンタクトホール２０８の底部２１２に位置するバリア層２０２の各部分２１９よりも厚くなるように、バリア層２０２の堆積が最適化できる。その結果、バリア層２０２の各部分２１８は、後続のスパッタエッチングプロセス中、絶縁層２０４の上部コーナー領域２２２に、十分な保護を与える。コンタクトホール２０８の側壁２０６及び２０７間の距離である、コンタクトホール幅２２０は、本出願では、“電気接触幅”とも呼ばれる。
図２Ａを参照すると、フローチャート１００のステップ１５０の結果は、構造２５０によって例示される。引き続き、フローチャート１００のステップ１５２において、図１のステップ１５２及び図２Ｂの構造２５２を参照すると、バリア層２０２の部分２１９及びコンタクトホール２０８の底部に位置する自然酸化物層２１０は、除去され、シリサイド層２１４が露出される。コンタクトホール２０８の底部及び自然酸化物層２１０に位置するバリア層２０２の部分２１９は、アルゴン（“Ａｒ”）を含むことができる、スパッタエッチングプロセスを用いて除去できる。このスパッタエッチングプロセスによって、側壁２０６及び２０７の上部に位置する、バリア層２０２の各部分を除去することもできる。しかし、バリア層２０２（図２Ａに示す）の各部分２１８は、絶縁層２０４の上部コーナー領域２２２を保護するのに十分な厚さを有しているので、上部コーナー領域２２２は、このスパッタエッチングプロセス中はエッチングされない。その結果、このスパッタエッチングプロセス中、コンタクトホール幅は増大しない。コンタクトホール２０８は、後続のステップで、タングステンなどの金属で充填されて、コンタクト形成が完了する。図２Ｂを参照すると、フローチャート１００のステップ１５２の結果は、構造２５２によって例示される。
従って、図１における本発明の実施形態において、スパッタエッチングプロセスを実行して、自然酸化物層２１０を除去する前に、バリア層２０２を形成し、バリア層２０２の形成を最適化することによって、本発明は、絶縁層２０４の、上部コーナー領域２２２のエッチングを回避する。その結果、本発明は、コンタクト形成プロセス中に増大しないコンタクトホール幅を有するコンタクトを実現する点で有利である。
図３は、本発明の一実施形態による、ウェハのトランジスタ領域上にコンタクトを形成する、一般的な方法を例示した、フローチャートを示す。当業者には明らかなある種の詳細及び特徴は、フローチャート３００から省かれている。例えば、あるステップは、１つ又は複数のサブステップから構成されてよく、あるいは、従来技術で周知の、特定の装置もしくは材料を含んでよい。フローチャート３００に示すステップ３５０及びステップ３５２は、本発明の一実施形態を説明するには十分であり、本発明のその他の実施形態は、フローチャート３００に示したステップとは別のステップを用いてよい。フローチャート３００に示す各処理ステップは、ステップ３５０の前に、ウェハ上で実施される。ウェハは、絶縁層に形成されたコンタクトホール、及び、そのコンタクトホールの底部のシリサイド層上に位置する、自然酸化物層を含む。絶縁層及びシリサイド層は、基板（どの図面にも図示されていない）のトランジスタ領域上に位置してよい。図４Ａ及び図４Ｂの構造３５０（４５０）及び３５２（４５２）は、上述した基板（どの図面にも図示されていない）のトランジスタ領域上に位置する絶縁層に形成された、コンタクトホールを含む基板に、フローチャート３００のステップ３５０及び３５２をそれぞれ実施した結果を例示する。
フローチャート３００のステップ３５０において、図３のステップ３５０及び図４Ａの構造４５０を参照すると、シリサイド層４１４上に位置する自然酸化物層４１０は、反応性水素前洗浄(reactive hydrogen pre-clean)を用いることによって、コンタクトホール４０８の底部４１２において除去される。ステップ３５０において、自然酸化物層４１０が除去されるが、本発明の本実施形態をよりよく例示するために、図４Ａにおいて、自然酸化物層４１０が示される。図４Ａでは、構造４５０の、各絶縁層４０４及び４１６、各側壁４０６及び４０７、コンタクトホール４０８、自然酸化物層４１０、及びシリサイド層４１４はそれぞれ、図２Ａの構造２５０の、各絶縁層２０４及び２１６、各側壁２０６及び２０７、コンタクトホール２０８、自然酸化物層２１０、及びシリサイド層２１４に対応する。本実施形態では、絶縁層４０４は、ＰＥＣＶＤ酸化物を含む。ＰＥＣＶＤ酸化物は、堆積された後にアニーリングプロセスで硬化され得る。従って、絶縁層４０４は自然酸化物層４１０よりもずっと硬く、室温で熱的に成長する酸化物シリコンを含む。その結果、反応性水素前洗浄、つまり、反応性水素前洗浄４３０でエッチング（除去）されるとき、側壁４０６の上部に位置する、絶縁層４０４の上部コーナー領域４２２は、エッチングされない。従って、コンタクトホール４０８の側壁４０６及び４０７間の距離は、反応性水素前洗浄４３０の実施後も増大しない。コンタクトホール幅４２０は、図２Ａのコンタクトホール幅２２０と同じであり、また、本出願では、“電気接触幅”とも呼ばれる。図４Ａを参照すると、フローチャート３００のステップ３５０の結果は、構造４５０によって例示される。
続いて、フローチャート３００のステップ３５２において、図３のステップ３５２及び図４Ｂの構造４５２を参照すると、バリア層４３２は、コンタクトホール４０８の底部４１２に位置するシリサイド層４１４、及び、絶縁層４０４上の、コンタクトホール４０８の側壁４０６及び４０７に堆積される。バリア層４３２は、従来技術で周知の方法で堆積されてよく、また、該層はＴｉ／ＴｉＮを含んでよい。その他の実施形態では、バリア層４３２は、金属の異なる組合せ、あるいは、適切な単一の金属を含んでよい。コンタクトホール４０８は、コンタクトの形成を完了するために、後続のステップで、タングステンなどの金属で充填されてよい。図４Ｂを参照すると、フローチャート３００のステップ３５２の結果は、構造４５２により例示される。
従って、図３の本発明の実施形態では、コンタクトホールにバリア層を堆積する前に、コンタクトホールの底部の、自然酸化物層を取り除くために、反応性水素前洗浄プロセスを用いることによって、本発明は、コンタクトの形成中に増大しないコンタクトホールを有するコンタクトを提供するという利点が得られる。
図５は、本発明の実施形態により、ウェハのトランジスタ領域にコンタクトを形成する、一般的な方法を例示したフローチャートを示す。当業者には明らかである特定の詳細及び特徴は、フローチャート５００から省かれている。例えば、あるステップは、１つ又は複数のサブステップから構成されてよく、あるいは、従来技術で周知の、特定の装置もしくは材料を含んでよい。フローチャート５００に示したステップ５５０及びステップ５５２は、本発明の一実施形態を説明するには十分であり、本発明のその他の実施形態は、フローチャート５００に示したステップとは別のステップを用いてよい。フローチャート５００に示す各処理ステップは、ステップ５５０の前に、ウェハ上で実施される。ウェハは、絶縁層に形成されたコンタクトホール、及び、そのコンタクトホールの底部のシリサイド層上に位置する、自然酸化物層を含む。絶縁層及びシリサイド層は、基板（どの図面にも図示されていない）のトランジスタ領域上に位置してよい。図６Ａ及び図６Ｂの構造５５０及び５５２は、上述した基板（どの図面にも図示されていない）のトランジスタ領域上に位置する絶縁層に形成されたコンタクトホールを含む基板に、フローチャート５００の各ステップ５５０及び５５２をそれぞれ実施した結果を例示する。
フローチャート５００のステップ５５０において、図５のステップ５５０及び図４Ａの構造を参照すると、コンタクトホール６０８の底部に位置する自然酸化物層６１０、絶縁層６１６上に位置する絶縁層６０４上の、コンタクトホール６０８の側壁６０６及び６０７に、バリア層６０２が堆積される。図５のステップ５５０は、図３のステップ３５０に対応する。特に、図６Ａの構造６５０の、バリア層６０２、各絶縁層６０４及び６１６、各側壁６０６及び６０７、コンタクトホール６０８、自然酸化物層６１０、底部６１２、シリサイド層６１４、各部分６１８、部分６１９、コンタクトホール幅６２０、及び上部コーナー領域６２２は、図２Ａの構造２５０の、バリア層２０２、各絶縁層２０４及び２１６、各側壁２０６及び２０７、コンタクトホール２０８、自然酸化物層２１０、底部２１２、シリサイド層２１４、各部分２１８、部分２１９、コンタクトホール幅２２０、及び上部コーナー領域２２２、にそれぞれ対応する。従って、図２Ａのコンタクトホール幅２２０と同様に、コンタクトホール幅４２０もまた、本出願では、“電気接触幅”と呼ばれる。図２Ａのバリア層と同様に、本実施形態では、コンタクトホール６０８の上面における、上部コーナー領域６２２に隣接して位置する、バリア層６０２の各部分６１８の厚さが、コンタクトホール６０８の底部６１２に位置するバリア層６０２の部分６１９よりも厚くなるように、バリア層６０２の堆積が最適化される。
引き続き、フローチャート５００のステップ５５２において、図５のステップ５５２及び図６Ｂの構造６５２を参照すると、同時スパッタエッチング／堆積プロセスが実施され、コンタクトホール６０８の底部６１２のシリサイド層６１４上に位置する、自然酸化物層６１０が除去される。この、同時スパッタエッチング／堆積プロセスでは、スパッタエッチングにはＡｒを使用してもよく、また、コンタクトホール６０８の側壁６０６及び底部６１２に、例えばスパッタ堆積技術を利用して、Ｔｉ／ＴｉＮを堆積してもよい。この同時スパッタエッチング／堆積プロセスは、自然酸化物層６１０がエッチング（すなわち、除去）されるように、適切なスパッタエッチング／堆積比を用いてよい。一例として、スパッタエッチング／蒸着比を１．０〜２．０として実現するよう、Ａｒ及びＴｉ／ＴｉＮ分子の比率を選択してもよい。従って、１．０を超えるスパッタエッチング／堆積比を用いることによって、本発明は、自然酸化物層６１０を除去することができ、一方で、コンタクトホール６０８の側壁６０６及び６０７にＴｉ／ＴｉＮを堆積することによって、絶縁層６０４の上部コーナー領域６２２を保護する。コンタクトホール６０８は、後続のステップにおいて、コンタクトの形成を完了するためにタングステンなどの金属で充填されてよい。図６Ｂを参照すると、フローチャート５００のステップ５５２の結果は構造６５２によって例示されている。
従って、図５の本発明の実施形態において、同時スパッタエッチング／堆積プロセスを用いることによって、本発明は、シリサイド層上に位置するコンタクトホールの底部の自然酸化物層を除去することができ、一方で、コンタクト形成中に、コンタクトホール幅の望ましくない増大を防ぐ。
従って、上述したように、図１、３、及び５の発明の実施形態において、スパッタエッチング及びバリア層の堆積プロセスのために、シーケンス及び技術を適切に選択することによって、本発明は、コンタクトホールの底部の自然酸化物層を除去することができ、一方で、コンタクトの形成中に、コンタクトホール幅の不必要な増大を防ぐ。その一方で、バリア層を蒸着する前に自然酸化物層を除去するためのＡｒスパッタエッチングを用いた従来のコンタクト形成プロセスでは、コンタクトホール幅が不必要に増大する。
上述した、本発明の一般的実施形態から、本発明の範囲から逸脱することなく、本発明の概念を実装するために、様々な技術が使用され得るのは明らかである。更に、本発明を特定の実施形態を具体的に参照して説明したが、当業者であれば、本発明の精神及び範囲から逸脱することなく、形式及び詳細を変更できることが分かるであろう。説明した一般的な実施形態は、あらゆる点から例示的である、制限的でないと考えられる。本発明は、本明細書において説明した特定の一般的実施形態に制限されず、むしろ、本発明の範囲から逸脱することなく、様々な再構成、変形、及び代用品が可能である。
従って、コンタクト形成中に、コンタクトホール幅の増大を防ぐ方法が説明されている。
本発明の一実施形態による一般的な方法ステップに対応するフローチャート図。 図１のフローチャートの、特定のステップに対応する、本発明の一実施形態により処理されたウェハの一部分の断面図。 図１のフローチャートの、特定のステップに対応する、本発明の一実施形態により処理されたウェハの一部分の断面図。 本発明の一実施形態による例示的な方法ステップに対応するフローチャート図。 図３のフローチャートの、特定のステップに対応する、本発明の一実施形態により処理されたウェハの一部分の断面図。 図３のフローチャートの、特定のステップに対応する、本発明の一実施形態により処理されたウェハの一部分の断面図。 本発明の一実施形態による例示的な方法ステップに対応するフローチャート図。 図５のフローチャートの、特定のステップに対応する、本発明の一実施形態により処理されたウェハの一部分の断面図。 図５のフローチャートの、特定のステップに対応する、本発明の一実施形態により処理されたウェハの一部分の断面図。

Claims (8)

  1. 半導体ダイに設けられたシリサイド層上にコンタクトを形成する方法であって、
    コンタクトホールの側壁及び、前記コンタクトホールの底部に位置する自然酸化物層に、バリア層を堆積するステップを有し、前記側壁は、絶縁層の前記コンタクトホールにより形成されており、前記自然酸化物層は前記シリサイド層上に位置しており、
    前記コンタクトホールの前記底部の前記シリサイド層上に位置する前記自然酸化物層を同時スパッタエッチング／堆積プロセスを使用して除去するステップを有する、方法。
  2. 前記コンタクトホールの前記底部の前記シリサイド層上に位置する前記自然酸化物層を除去する前記ステップでは、前記バリア層及び前記自然酸化物層を同時にスパッタエッチングし、かつ、前記バリア層にチタン／窒化チタンを堆積する、請求項１に記載の方法。
  3. 前記同時スパッタエッチング／堆積プロセスの、スパッタエッチング／堆積比は１．０より大きい、請求項１に記載の方法。
  4. 前記絶縁層は、前記コンタクトホールに隣接して位置する上部コーナー領域を含み、前記同時スパッタエッチング／堆積プロセスにおいては前記絶縁層の前記上部コーナー領域をエッチングしない、請求項１に記載の方法。
  5. 前記コンタクトホールは電気接続幅を有しており、前記電気接続幅は、前記同時スパッタエッチング／堆積プロセスでは増大しない、請求項１に記載の方法。
  6. 前記同時スパッタエッチング／堆積プロセスはアルゴンスパッタエッチングを含む、請求項１に記載の方法。
  7. 前記絶縁層は、ＰＥＣＶＤ酸化物を含む、請求項１に記載の方法。
  8. 半導体ダイに位置するシリサイド層上にコンタクトを形成する方法であって、
    コンタクトホールの側壁、及び、前記コンタクトホールの底部に位置する自然酸化物層に、バリア層を堆積するステップを含み、前記側壁は、絶縁層の前記コンタクトホールによって形成され、
    前記バリア層の一部、及び、前記コンタクトホールの底部に位置する自然酸化物層を除去し、前記シリサイド層を露出させるステップを含み、前記コンタクトホールの前記側壁に前記バリア層を堆積するステップを、前記コンタクトホールの上部におけるバリア層の厚さが、前記コンタクトホールの底部における厚さよりも大きくなるように最適化される、方法。
JP2006539499A 2003-11-08 2004-10-08 コンタクトの形成中、コンタクトホール幅の増大を防ぐ方法 Expired - Fee Related JP4662943B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/705,631 US7005387B2 (en) 2003-11-08 2003-11-08 Method for preventing an increase in contact hole width during contact formation
PCT/US2004/033417 WO2005048342A1 (en) 2003-11-08 2004-10-08 Method for preventing an increase in contact hole width during contact formation

Publications (3)

Publication Number Publication Date
JP2007511087A JP2007511087A (ja) 2007-04-26
JP2007511087A5 JP2007511087A5 (ja) 2007-11-29
JP4662943B2 true JP4662943B2 (ja) 2011-03-30

Family

ID=34552414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006539499A Expired - Fee Related JP4662943B2 (ja) 2003-11-08 2004-10-08 コンタクトの形成中、コンタクトホール幅の増大を防ぐ方法

Country Status (8)

Country Link
US (1) US7005387B2 (ja)
JP (1) JP4662943B2 (ja)
KR (1) KR101180977B1 (ja)
CN (1) CN1883045A (ja)
DE (1) DE112004002156T5 (ja)
GB (1) GB2423635B (ja)
TW (1) TWI359475B (ja)
WO (1) WO2005048342A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080038910A1 (en) * 2006-08-10 2008-02-14 Advanced Micro Devices, Inc. Multiple lithography for reduced negative feature corner rounding
US20090050471A1 (en) * 2007-08-24 2009-02-26 Spansion Llc Process of forming an electronic device including depositing layers within openings
JP6494940B2 (ja) * 2013-07-25 2019-04-03 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 異なるサイズのフィーチャへのボイドフリータングステン充填
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
KR102607331B1 (ko) * 2018-07-13 2023-11-29 에스케이하이닉스 주식회사 고종횡비 구조를 위한 갭필 방법 및 그를 이용한 반도체장치 제조 방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513411A (ja) * 1991-07-02 1993-01-22 Nec Corp 半導体装置の製造方法
JPH06104342A (ja) * 1992-09-22 1994-04-15 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH06349824A (ja) * 1993-06-10 1994-12-22 Toshiba Corp 半導体装置の製造方法
JPH09116009A (ja) * 1995-10-23 1997-05-02 Sony Corp 接続孔の形成方法
JPH09139358A (ja) * 1995-11-13 1997-05-27 Sony Corp 半導体装置の製造方法
JPH10340865A (ja) * 1997-05-19 1998-12-22 Internatl Business Mach Corp <Ibm> ビア中に自己整合銅拡散バリヤを形成する方法
JPH11145078A (ja) * 1997-11-05 1999-05-28 Nec Corp 半導体装置の製造方法
JP2000299310A (ja) * 1999-02-12 2000-10-24 Denso Corp 半導体装置の製造方法
JP2000323571A (ja) * 1999-05-14 2000-11-24 Sony Corp 半導体装置の製造方法
US6204550B1 (en) * 1997-11-21 2001-03-20 Lsi Logic Corporation Method and composition for reducing gate oxide damage during RF sputter clean
US6498091B1 (en) * 2000-11-01 2002-12-24 Applied Materials, Inc. Method of using a barrier sputter reactor to remove an underlying barrier layer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661181A (ja) 1992-08-11 1994-03-04 Sony Corp バリアメタルの形成方法
TW388095B (en) * 1997-05-20 2000-04-21 United Microelectronics Corp Method for improving planarization of dielectric layer in interconnect metal process
US6303505B1 (en) * 1998-07-09 2001-10-16 Advanced Micro Devices, Inc. Copper interconnect with improved electromigration resistance
US6511575B1 (en) * 1998-11-12 2003-01-28 Canon Kabushiki Kaisha Treatment apparatus and method utilizing negative hydrogen ion
KR100277086B1 (ko) * 1999-01-02 2000-12-15 윤종용 반도체 장치 및 그 제조 방법
US6348709B1 (en) * 1999-03-15 2002-02-19 Micron Technology, Inc. Electrical contact for high dielectric constant capacitors and method for fabricating the same
KR100316721B1 (ko) * 2000-01-29 2001-12-12 윤종용 실리사이드막을 구비한 반도체소자의 제조방법
KR20010077743A (ko) * 2000-02-08 2001-08-20 박종섭 비트 라인 및 그 제조 방법
US6624066B2 (en) 2001-02-14 2003-09-23 Texas Instruments Incorporated Reliable interconnects with low via/contact resistance
US20030073304A1 (en) * 2001-10-16 2003-04-17 Applied Materials, Inc. Selective tungsten stud as copper diffusion barrier to silicon contact

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513411A (ja) * 1991-07-02 1993-01-22 Nec Corp 半導体装置の製造方法
JPH06104342A (ja) * 1992-09-22 1994-04-15 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH06349824A (ja) * 1993-06-10 1994-12-22 Toshiba Corp 半導体装置の製造方法
JPH09116009A (ja) * 1995-10-23 1997-05-02 Sony Corp 接続孔の形成方法
JPH09139358A (ja) * 1995-11-13 1997-05-27 Sony Corp 半導体装置の製造方法
JPH10340865A (ja) * 1997-05-19 1998-12-22 Internatl Business Mach Corp <Ibm> ビア中に自己整合銅拡散バリヤを形成する方法
JPH11145078A (ja) * 1997-11-05 1999-05-28 Nec Corp 半導体装置の製造方法
US6204550B1 (en) * 1997-11-21 2001-03-20 Lsi Logic Corporation Method and composition for reducing gate oxide damage during RF sputter clean
JP2000299310A (ja) * 1999-02-12 2000-10-24 Denso Corp 半導体装置の製造方法
JP2000323571A (ja) * 1999-05-14 2000-11-24 Sony Corp 半導体装置の製造方法
US6498091B1 (en) * 2000-11-01 2002-12-24 Applied Materials, Inc. Method of using a barrier sputter reactor to remove an underlying barrier layer

Also Published As

Publication number Publication date
GB2423635B (en) 2007-05-30
JP2007511087A (ja) 2007-04-26
CN1883045A (zh) 2006-12-20
GB2423635A (en) 2006-08-30
DE112004002156T5 (de) 2006-09-14
TW200524077A (en) 2005-07-16
US20050101148A1 (en) 2005-05-12
GB0608285D0 (en) 2006-06-07
KR101180977B1 (ko) 2012-09-07
TWI359475B (en) 2012-03-01
WO2005048342A1 (en) 2005-05-26
US7005387B2 (en) 2006-02-28
KR20060107763A (ko) 2006-10-16

Similar Documents

Publication Publication Date Title
JP4282616B2 (ja) 半導体装置の製造方法
JP2005260228A (ja) 垂直ｄｒａｍを含む集積回路デバイスとその製法
TWI387008B (zh) 含矽化物纖維移除程序之半導體製程
JP2005340808A (ja) 半導体装置のバリア構造
JP4587774B2 (ja) 半導体デバイスを形成する方法
KR20090005747A (ko) 반도체 소자의 제조방법
JP4662943B2 (ja) コンタクトの形成中、コンタクトホール幅の増大を防ぐ方法
JP2006191056A (ja) リセスされたストレージノードコンタクトプラグを有する半導体メモリ装置の製造方法
US7067417B2 (en) Methods of removing resistive remnants from contact holes using silicidation
JP2008305921A (ja) 半導体装置及びその製造方法
JP2005142481A (ja) 半導体装置の製造方法
US7341955B2 (en) Method for fabricating semiconductor device
JP2006191053A (ja) 半導体メモリ装置の製造方法
JP2006203109A (ja) 半導体装置およびその製造方法
JP4457884B2 (ja) 半導体装置
US6734098B2 (en) Method for fabricating cobalt salicide contact
KR100503312B1 (ko) 반도체 소자의 콘택 전극 제조 방법
JP2005197710A (ja) 半導体装置製造方法
KR100729905B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100741269B1 (ko) 반도체 소자의 금속배선 형성 방법
JP2002324854A (ja) 半導体素子のキャパシタ形成方法
KR100755053B1 (ko) 반도체 소자의 비트라인 형성 방법
KR100691483B1 (ko) 반도체 소자의 제조 방법
TW452865B (en) Method for forming conductive area by ionized metal plasma
KR100552840B1 (ko) 반도체 소자의 선택적 실리사이드 형성 방법 및 이실리사이드막을 갖는 반도체 소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071009

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071009

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100818

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees