KR102607331B1 - 고종횡비 구조를 위한 갭필 방법 및 그를 이용한 반도체장치 제조 방법 - Google Patents
고종횡비 구조를 위한 갭필 방법 및 그를 이용한 반도체장치 제조 방법 Download PDFInfo
- Publication number
- KR102607331B1 KR102607331B1 KR1020180081881A KR20180081881A KR102607331B1 KR 102607331 B1 KR102607331 B1 KR 102607331B1 KR 1020180081881 A KR1020180081881 A KR 1020180081881A KR 20180081881 A KR20180081881 A KR 20180081881A KR 102607331 B1 KR102607331 B1 KR 102607331B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- oxide
- forming
- recess
- opening
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 183
- 239000004065 semiconductor Substances 0.000 title claims description 58
- 230000003647 oxidation Effects 0.000 claims abstract description 57
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 57
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 146
- 239000010937 tungsten Substances 0.000 claims description 146
- 229910052721 tungsten Inorganic materials 0.000 claims description 146
- 239000000463 material Substances 0.000 claims description 79
- 239000000758 substrate Substances 0.000 claims description 68
- 230000004888 barrier function Effects 0.000 claims description 50
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 46
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 13
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 238000007789 sealing Methods 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 788
- 239000004020 conductor Substances 0.000 description 63
- 239000007789 gas Substances 0.000 description 32
- 239000013256 coordination polymer Substances 0.000 description 26
- 238000005229 chemical vapour deposition Methods 0.000 description 24
- 238000000231 atomic layer deposition Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 22
- 229910052581 Si3N4 Inorganic materials 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 238000003860 storage Methods 0.000 description 15
- 239000011810 insulating material Substances 0.000 description 14
- 238000002955 isolation Methods 0.000 description 14
- 150000004767 nitrides Chemical class 0.000 description 14
- 229910021332 silicide Inorganic materials 0.000 description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 14
- 230000000903 blocking effect Effects 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 10
- 239000012535 impurity Substances 0.000 description 10
- 239000007769 metal material Substances 0.000 description 10
- 239000011800 void material Substances 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 10
- 239000003517 fume Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 239000011261 inert gas Substances 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 7
- 238000010301 surface-oxidation reaction Methods 0.000 description 7
- 229910001930 tungsten oxide Inorganic materials 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- KJXBRHIPHIVJCS-UHFFFAOYSA-N oxo(oxoalumanyloxy)lanthanum Chemical compound O=[Al]O[La]=O KJXBRHIPHIVJCS-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- UVGLBOPDEUYYCS-UHFFFAOYSA-N silicon zirconium Chemical compound [Si].[Zr] UVGLBOPDEUYYCS-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 기술은 고종횡비의 수평형 리세스 및 수직형 리세스를 보이드없이 갭필할 수 있는 갭필 방법에 관한 것이며, 고종횡비 구조 갭필 방법은 리세스를 포함하는 갭필 타겟 구조물을 형성하는 단계; 상기 리세스 내에 제1오프닝을 갖는 제1층을 형성하는 단계; 상기 제1오프닝의 입구를 밀폐시키는 상기 제1층의 산화물을 형성하기 위해, 상기 제1층을 산화 공정에 노출시키는 단계; 상기 제1층의 산화물을 선택적으로 제거하여 상기 제1오프닝보다 넓은 입구를 갖는 제2오프닝을 형성하는 단계; 및 상기 제2오프닝을 갭필하는 제2층을 형성하는 단계를 포함할 수 있다.
Description
본 발명은 반도체 장치 제조방법에 관한 것으로, 보다 구체적으로 고종횡비 구조를 위한 갭필 방법 및 그를 이용한 반도체장치 제조방법에 관한 것이다.
반도체 장치 등의 전자 장치 제조에서는 3차원 구조(Three dimensional structure) 또는 고종횡비 구조(high aspect ratio structure)를 위한 갭필(gapfill)이 필요하다. 고종횡비 구조의 갭필은, 예를 들면, 수직형 반도체장치의 제조에서 수행되고 있다.
본 발명의 실시예들은 고종횡비 구조를 보이드없이 갭필할 수 있는 갭필 방법을 제공한다.
본 발명의 실시예들은 고종횡비의 수평형 리세스 및 수직형 리세스를 보이드없이 갭필할 수 있는 갭필 방법을 제공한다.
본 발명의 실시예들은 보이드없이 수평 워드라인을 형성할 수 있는 반도체장치 제조 방법을 제공한다.
본 발명의 실시예들은 보이드없이 매립 워드라인을 형성할 수 있는 반도체장치 제조 방법을 제공한다.
본 발명의 실시예들은 보이드없이 콘택플러그를 형성할 수 있는 반도체장치 제조 방법을 제공한다.
본 발명의 실시예에 따른 고종횡비 구조 갭필 방법은 리세스를 포함하는 갭필 타겟 구조물을 형성하는 단계; 상기 리세스 내에 제1오프닝을 갖는 제1층을 형성하는 단계; 상기 제1오프닝의 입구를 밀폐시키는 상기 제1층의 산화물을 형성하기 위해, 상기 제1층을 산화 공정에 노출시키는 단계; 상기 제1층의 산화물을 선택적으로 제거하여 상기 제1오프닝보다 넓은 입구를 갖는 제2오프닝을 형성하는 단계; 및 상기 제2오프닝을 갭필하는 제2층을 형성하는 단계를 포함할 수 있다. 상기 리세스를 포함하는 갭필 타겟 구조물을 형성하는 단계는, 기판 상에 제1절연층, 희생층 및 제2절연층의 순서로 적층된 스택구조물을 형성하는 단계; 상기 스택구조물을 식각하여 슬릿을 형성하는 단계; 및 상기 제1절연층과 제2절연층 사이에 수평형 리세스를 형성하기 위해, 상기 슬릿을 통해 상기 희생층을 선택적으로 제거하는 단계를 포함하고, 상기 수평형 리세스는 상기 기판의 표면에 대해 평행하는 종횡비를 가질 수 있다. 상기 리세스를 포함하는 갭필 타겟 구조물을 형성하는 단계는, 기판 상에 몰드구조물을 형성하는 단계; 및 상기 몰드구조물을 식각하여 수직형 리세스를 형성하는 단계를 포함하고, 상기 수직형 리세스는 상기 기판의 표면에 대해 수직하는 종횡비를 가질 수 있다. 상기 리세스를 포함하는 갭필 타겟 구조물을 형성하는 단계는, 기판을 식각하여 수직형 리세스를 형성하는 단계를 포함하고, 상기 수직형 리세스는 상기 기판의 표면에 대해 수직하는 종횡비를 가질 수 있다.
본 발명의 실시예에 따른 반도체장치 제조 방법은 복수의 절연층과 상기 복수의 절연층 사이에 정의된 복수의 수평형 리세스를 포함하는 갭필 타겟 구조물을 형성하는 단계; 상기 갭필 타겟 구조물 상에 상기 복수의 수평형 리세스 내에 각각 위치하는 복수의 제1오프닝을 갖는 제1층을 형성하는 단계; 상기 복수의 제1오프닝 각각의 입구를 밀폐시키는 상기 제1층의 산화물을 형성하기 위해, 상기 제1층을 산화 공정에 노출시키는 단계; 상기 수평형 리세스 내에 상기 제1오프닝보다 입구가 넓은 복수의 제2오프닝을 갖는 비-산화된 제1층을 잔류시키기 위해, 상기 제1층의 산화물을 선택적으로 제거하는 단계; 및 상기 복수의 제2오프닝을 갭필하는 제2층을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 고종횡비 구조 갭필 방법은 수평형 리세스를 포함하는 갭필 타겟 구조물을 형성하는 단계; 상기 수평형 리세스 내에 보이드를 포함하는 제1층을 갭필하는 단계; 상기 수평형 리세스의 입구를 밀폐시키면서 상기 보이드를 제거하는 상기 제1층의 산화물을 형성하기 위해, 상기 제1층을 산화 공정에 노출시키는 단계; 상기 제1층의 산화물을 선택적으로 제거하여 넓은 입구를 갖는 오프닝을 형성하는 단계; 및 상기 오프닝을 갭필하는 제2층을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 고종횡비 구조 갭필 방법은 수직형 리세스를 포함하는 갭필 타겟 구조물을 형성하는 단계; 상기 수직형 리세스 내에 보이드를 포함하는 제1층을 갭필하는 단계; 상기 수직형 리세스의 입구를 밀폐시키면서 상기 보이드를 제거하는 상기 제1층의 산화물을 형성하기 위해, 상기 제1층을 산화 공정에 노출시키는 단계; 상기 제1층의 산화물을 선택적으로 제거하여 넓은 입구를 갖는 오프닝을 형성하는 단계; 및 상기 오프닝을 갭필하는 제2층을 형성하는 단계를 포함할 수 있다.
본 기술은 갭필 공정에 유리한 프로파일을 확보하므로, 리세스를 보이드없이 갭필할 수 있다.
본 기술은 갭필 공정시 보이드를 억제하거나 제거하므로써 퓸(Fume) 어택에 의한 불량을 방지할 수 있다.
도 1은 일 실시예에 따른 고종횡비 구조의 갭필 방법을 도시한 플로우차트이다.
도 2a 내지 도 2j는 일 실시예에 따른 고종횡비 구조를 갭필하기 위한 일 예를 설명하기 위한 도면이다.
도 3은 비교예에 따른 텅스텐층 갭필 방법을 도시한 도면이다.
도 4a 내지 도 4e는 일 실시예에 따른 고종횡비 구조를 갭필하기 위한 다른 예를 설명하기 위한 도면이다.
도 5a는 수직형 반도체장치를 도시한 도면이다.
도 5b는 도 5a의 A-A'선에 따른 단면도이다.
도 6a 내지 도 6j는 수직형 반도체장치를 제조하는 방법의 일예를 설명하기 위한 도면이다.
도 7은 다른 실시예에 따른 고종횡비 구조의 갭필 방법을 도시한 플로우차트이다.
도 8a 내지 도 8f는 다른 실시예에 따른 고종횡비 구조를 갭필하기 위한 일 예를 설명하기 위한 도면이다.
도 9a 내지 도 9e는 다른 실시예에 따른 고종횡비 구조를 갭필하기 위한 다른 예를 설명하기 위한 도면이다.
도 10a 내지 도 10g는 반도체장치의 매립 워드라인 형성 방법을 설명하기 위한 도면이다.
도 11a 내지 도 11f는 반도체장치의 콘택플러그 형성 방법을 설명하기 위한 도면이다.
도 12는 수직형 NAND의 워드라인콘택을 도시한 도면이다.
도 2a 내지 도 2j는 일 실시예에 따른 고종횡비 구조를 갭필하기 위한 일 예를 설명하기 위한 도면이다.
도 3은 비교예에 따른 텅스텐층 갭필 방법을 도시한 도면이다.
도 4a 내지 도 4e는 일 실시예에 따른 고종횡비 구조를 갭필하기 위한 다른 예를 설명하기 위한 도면이다.
도 5a는 수직형 반도체장치를 도시한 도면이다.
도 5b는 도 5a의 A-A'선에 따른 단면도이다.
도 6a 내지 도 6j는 수직형 반도체장치를 제조하는 방법의 일예를 설명하기 위한 도면이다.
도 7은 다른 실시예에 따른 고종횡비 구조의 갭필 방법을 도시한 플로우차트이다.
도 8a 내지 도 8f는 다른 실시예에 따른 고종횡비 구조를 갭필하기 위한 일 예를 설명하기 위한 도면이다.
도 9a 내지 도 9e는 다른 실시예에 따른 고종횡비 구조를 갭필하기 위한 다른 예를 설명하기 위한 도면이다.
도 10a 내지 도 10g는 반도체장치의 매립 워드라인 형성 방법을 설명하기 위한 도면이다.
도 11a 내지 도 11f는 반도체장치의 콘택플러그 형성 방법을 설명하기 위한 도면이다.
도 12는 수직형 NAND의 워드라인콘택을 도시한 도면이다.
본 명세서에서 기재하는 실시예들은 본 발명의 이상적인 개략도인 단면도, 평면도 및 블록도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 실시예들에서 고종횡비 구조(High aspect ratio structure)는 3차원 구조(Three-dimensional structure)를 포함할 수 있다. 고종횡비 구조는 수직형 구조(vertical structure), 수평형 구조(horizontal structure) 또는 이들의 조합을 포함할 수 있다. 고종횡비 구조는 콘택홀(contact hole), 트렌치(trench), 리세스(recess) 또는 오프닝(opening)을 지칭할 수 있다. 고종횡비 구조는 높이 대 폭의 비율이 적어도 5:1 이상일 수 있다.
이하에서 기술될 실시예들은, 수직 NAND 장치 내의 수평 워드라인 (wordline)과 같은 수평형 고종횡비 구조를 갭필하는데 이용될 수 있다. 또한, 실시예들은 DRAM의 매립워드라인(Buried wordline)과 같은 수직형 고종횡비 구조를 갭필하는데 이용될 수 있다.
도 1은 일 실시예에 따른 고종횡비 구조의 갭필 방법을 도시한 플로우차트이다. 도 2a 내지 도 2j는 일 실시예에 따른 고종횡비 구조를 갭필하기 위한 일 예를 설명하기 위한 도면이다. 도 1 내지 도 2j는 수평형 고종횡비 구조(horizontal high aspect ratio structure)의 갭필 방법을 설명하고 있다. 수평형 고종횡비 구조는 수평형 리세스(horizontal recess)를 포함할 수 있다.
도 1을 참조하면, 고종횡비 구조의 갭필 방법은 수평형 리세스 형성 단계(S101), 제1층 형성 단계(S102), 제1층의 산화물을 형성하기 위한 컨버팅 단계(S103), 제1층의 산화물 제거 단계(S104) 및 제2층 갭필 단계(S105)를 포함할 수 있다. 보이드없이 고종횡비의 수평형 리세스를 갭필하기 위해, 제1층 형성 단계(S102), 컨버팅 단계(S103) 및 제1층의 산화물 제거 단계(S104)는 수회 반복(S106)될 수 있다.
도 2a에 도시된 바와 같이, 기판(101) 상에 스택구조물(102)이 형성될 수 있다. 기판(101)은 반도체프로세싱에 적합한 물질일 수 있다. 기판(101)은 반도체기판을 포함할 수 있다. 기판(101)은 실리콘을 함유하는 물질로 이루어질 수 있다. 기판(101)은 실리콘, 단결정 실리콘, 폴리실리콘, 비정질 실리콘, 실리콘저마늄, 단결정 실리콘저마늄, 다결정 실리콘저마늄, 탄소 도핑된 실리콘, 그들의 조합 또는 그들의 다층을 포함할 수 있다. 기판(101)은 저마늄과 같은 다른 반도체물질을 포함할 수도 있다. 기판(101)은 Ⅲ/Ⅴ족 반도체기판, 예컨대 GaAs과 같은 화합물반도체기판을 포함할 수도 있다. 기판(101)은 SOI(Silicon On Insulator) 기판을 포함할 수도 있다.
스택구조물(102)은 제1,2절연층(103A, 103B)과 희생층(104)의 스택을 포함할 수 있다. 희생층(104)은 제1절연층(103A)과 제2절연층(103B) 사이에 형성될 수 있다. 제1절연층(103A)과 제2절연층(103B)은 희생층(104)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 제1절연층(103A)과 제2절연층(103B)은 동일 물질일 수 있다. 스택구조물(102)은 실리콘산화물, 실리콘질화물 또는 이들의 조합을 포함할 수 있다. 제1절연층(103A)과 제2절연층(103B)은 실리콘산화물일 수 있고, 희생층(104)은 실리콘질화물일 수 있다.
도 2b에 도시된 바와 같이, 스택구조물(102)에 제1수직형 리세스(105)가 형성될 수 있다. 탑뷰로 볼 때, 제1수직형 리세스(105)는 홀 형상일 수 있다. 제1수직형 리세스(105)를 형성하기 위해 스택구조물(102)의 일부를 식각할 수 있다. 제1수직형 리세스(105)는 기판(101)의 일부 표면을 노출시킬 수 있다.
도 2c에 도시된 바와 같이, 수직형 구조물(106)이 형성될 수 있다. 수직형 구조물(106)은 기판(101)의 표면으로부터 수직하게 연장될 수 있다. 수직형 구조물(106)은 제1수직형 리세스(105)를 채울 수 있다. 수직형 구조물(106)은 절연물질, 반도체물질, 금속물질 또는 이들의 조합을 포함할 수 있다. 수직형 구조물(106)은 실리콘질화물, 실리콘산화물, 폴리실리콘 또는 이들의 조합을 포함할 수 있다. 수직형 구조물(106)은 '필라(Pillar)'라고 지칭될 수 있다. 수직형 구조물(106)은 트랜지스터의 채널일 수 있다.
도 2d에 도시된 바와 같이, 제2수직형 리세스(108)가 형성될 수 있다. 제2수직형 리세스(108)를 형성하기 위해, 하드마스크층(107)을 이용하여 스택구조물(102)의 다른 부분을 식각할 수 있다. 제2수직형 리세스(108)는 기판(101)의 표면으로부터 수직하게 연장될 수 있다. 탑뷰로 볼 때, 제2수직형 리세스(108)는 라인 형상일 수 있다. 제2수직형 리세스(108)는 '슬릿 또는 트렌치'라고 지칭할 수 있다.
제2수직형 리세스(108)가 형성된 스택구조물(102)은 '스택패턴(102A)'이라고 지칭한다.
도 2e에 도시된 바와 같이, 수평형 리세스(109)가 형성될 수 있다. 수평형 리세스(109)를 형성하기 위해 희생층(104)을 제거할 수 있다. 따라서, 제1절연층(103A)과 제2절연층(103B) 사이에 수평형 리세스(107)가 형성될 수 있다. 수평형 리세스(109)는 수직형 구조물(106)의 측벽을 에워싸는 형상일 수 있다. 수평형 리세스(109)의 일측 끝단은 수직형 구조물(106)을 노출시킬 수 있다. 수평형 리세스(109)는 기판(101)의 표면에 대해 평행하는 방향으로 연장될 수 있다. 수평형 리세스(109)는 높이(H) 대 깊이(W)의 비율이 1:5 이상인 고종횡비를 가질 수 있다. 수평형 리세스(109)는 기판(101)의 표면에 대해 평행하는 고종횡비를 가질 수 있다.
제1절연층(103A), 제2절연층(103B), 수직형 구조물(106), 하드마스크층(107), 제2수직형 리세스(108) 및 수평형 리세스(109)를 통틀어 갭필타겟구조물(100M)이라고 지칭한다. 이와 같이, 갭필타겟구조물(100M)은 수평형 리세스(109) 및 제2수직형 리세스(108)를 포함할 수 있다.
도 2f에 도시된 바와 같이, 수평형 리세스(109) 내에 제1층(110)이 형성될 수 있다. 제1층(110)은 수평형 리세스(109)를 부분적으로 갭필할 수 있다. 예컨대, 제1층(110)은 수평형 리세스(109)의 프로파일을 따라 컨포멀하게 형성될 수 있다. 제1층(110)은 수평형 리세스(109)의 표면 상에 균일한 두께를 갖고 형성될 수 있다. 제1층(110)은 하드마스크층(107) 및 기판(101)의 표면 상에 형성될 수도 있다.
수평형 리세스(109)를 제1층(110)으로 부분 갭필하므로, 제1층(110)은 그 내부에 제1오프닝(L1)을 포함할 수 있다. 제1오프닝(L1)은 수평형 리세스(109)보다 작은 높이 및 작은 깊이를 가질 수 있다. 제1오프닝(L1)은 좁은 갭(narrow gap)이라고 지칭될 수도 있다. 제1오프닝(L1)은 수평형 오프닝(Horizontal opening)일 수 있다. 제1오프닝(L1)의 입구(inlet)는 제1높이(H1)를 가질 수 있다.
제1층(110)은 절연물질, 반도체물질, 금속물질 또는 이들의 조합을 포함할 수 있다. 제1층(110)은 실리콘, 금속, 금속질화물, 금속실리사이드 또는 이들의 조합을 포함할 수 있다. 제1층(110)은 화학기상증착법(CVD) 또는 원자층증착법(ALD)에 의해 형성될 수 있다. 제1층(110)은 텅스텐함유물질을 포함할 수 있다. 제1층(110)은 텅스텐층을 포함할 수 있다. 텅스텐층은 텅스텐소스물질로 WF6를 이용하고, 환원 가스로서 H2, SiH4 및 B2H6 중 적어도 하나를 이용하여 증착할 수 있다. 다른 실시예에서, 텅스텐층은 W(CO)6와 같은 플루오린프리(Fluorine-free) 텅스텐소스를 이용하여 증착될 수 있다.
도 2g에 도시된 바와 같이, 컨버팅공정(111)이 수행될 수 있다. 컨버팅공정(111)은 제1층(110)의 표면을 개질(modifying)하기 위한 공정일 수 있다. 컨버팅공정(111)은 산화 공정(oxidation process)을 포함할 수 있다. 컨버팅공정(111)은 선택산화 공정(selective oxidation process)을 포함할 수 있다. 컨버팅공정(111)은 열산화(thermal oxidation) 또는 플라즈마산화(plasma oxidation)를 포함할 수 있다.
컨버팅공정(111)은 제1층(110)의 표면을 선택적으로 산화시킬 수 있다. 컨버팅공정(111)에 의해 제1층(110)의 일부가 산화될 수 있다. 컨버팅공정(111)에 의해 산화물(112)이 형성될 수 있다. 산화물(112)은 제1층(110)의 산화물일 수 있다. 제1층(110)은 완전히 산화되지 않을 수 있다. 산화물(112)은 제1층(110)의 부분 산화물(partial oxide)일 수 있다. 수평형 리세스(109)의 깊이에 따라 제1층(110)의 산화량이 서로 다를 수 있다. 예컨대, 수평형 리세스(109)의 입구 또는 입구 근처에서 제1층(110)의 일부가 산화될 수 있고, 수평형 리세스(109)의 중간 부분 및 가장 깊은 부분에서는 제1층(110)의 산화가 억제될 수 있다. 다른 실시예에서, 수평형 리세스(109)의 모든 부분에서 제1층(110)의 표면 산화가 수행될 수도 있다.
산화물(112)은 수평형 리세스(109)의 입구 및 입구 안쪽 부분을 채울 수 있다. 컨버팅공정(111)이 수행되면 제1오프닝(L1)의 입구부터 제1층(110)이 산화될 수 있다. 산화물(112)은 제1층(110)의 제1오프닝(L1)의 입구를 채울 수 있고, 이로써 제1오프닝(L1)의 체적이 감소할 수 있다. 산화물(112)은 비-컨포멀하게(non-conformally) 형성될 수 있다. 산화물(112)은 제1오프닝(L1)의 입구를 밀폐시키는(closing) 두께를 가질 수 있다. 산화물(112)은 수평형 리세스(109)의 입구에서 제1두께(T1)를 갖고, 수평형 리세스(109)의 내부에서 제2두께(T2)를 가질 수 있다. 제1두께(T1)는 제2두께(T2)보다 더 클 수 있다. 제1두께(T1)는 제1오프닝(L1)의 입구를 밀폐시키는 두께일 수 있다. 산화물(112)이 형성되더라도 제1오프닝(L1)의 일부는 여전히 비-갭필(Non-gapfill) 형상일 수 있다. 산화물(112)은 제1오프닝(L1)의 종횡비를 변형시킬 수 있다. 산화물(112)은 제1오프닝(L1)의 일부를 채울 수 있다.
산화물(112)로 제1오프닝(L1)의 입구를 밀폐시키도록 컨버팅 공정(111)의 처리시간을 길게 할 수 있다. 이에 따라, 후속 산화물(112)의 제거에 의해 얻어지는 제2오프닝(도 2h의 'L2' 참조)의 입구를 갭필공정에 용이한 프로파일로 더욱 넓힐 수 있다.
제1층(110)이 텅스텐을 포함하는 경우, 산화물(112)은 텅스텐산화물(Tungsten oxide, WOx)일 수 있다. 컨버팅 공정(111) 이후에 산화되지 않고 잔류하는 제1층(110)의 일부는 도면부호 110R 이라고 지칭한다. 제1층(110R)은 비-산화된 제1층(Non-oxidized first layer)이라고 지칭될 수도 있다. 제1층(110R)은 수평형 리세스(109)의 내부에만 잔류할 수 있다. 예컨대, 하드마스크층(107) 및 기판(101)의 표면에서 제1층(110)이 모두 산화될 수 있다.
도 2h에 도시된 바와 같이, 산화물(112)이 선택적으로 제거될 수 있다. 산화물(112)이 제거됨에 따라 제1오프닝(L1)이 다시 노출될 수 있다. 여기서, 다시 노출된 제1오프닝(L1)은 프로파일이 변형될 수 있고, 이를 '제2오프닝(L2)'이라고 지칭한다. 수평형 리세스(109) 내에 제2오프닝(L2)이 정의될 수 있다. 제2오프닝(L2)은 제1층(110R) 내에 정의될 수 있다. 제1층(110R)은 수평형 리세스(109)의 내부에 잔류할 수 있고, 제2오프닝(L2)을 포함할 수 있다. 제2오프닝(L2)은 수평형 V자 형상(Horizontal V-shape) 또는 수평형 U자 형상(Horizontal U-shape)일 수 있다. 제2오프닝(L2)은 제1오프닝(L1)보다 종횡비가 감소될 수 있다. 예컨대, 제2오프닝(L2)의 입구는 제2높이(H2)를 갖고, 제2높이(H2)는 제1오프닝(L1)의 입구, 즉 제1높이(H1)보다 클 수 있다. 또한, 제2오프닝(L2)의 내부는 제3높이(H3)를 갖고, 제3높이(H3)는 제2높이(H2)보다 작을 수 있다. 제3높이(H3)는 제1높이(H1)와 동일할 수 있다. 이와 같이, 제2오프닝(L2)은 입구로부터 내부로 갈수록 높이가 감소되는 형상일 수 있다. 제2오프닝(L2)의 제2높이(H2)는 제1층(110R)의 테이퍼드 부분(tapered portion, TP)에 의해 제공될 수 있다. 제2오프닝(L2)의 제3높이(H3)는 제1층(110R)의 비-테이퍼드 부분(Non-tapered portion, NTP)에 의해 제공될 수 있다.
산화물(112) 형성 단계 및 산화물(112) 제거 단계를 순차적으로 실시하므로써, 제1오프닝(L1)은 제2오프닝(L2)으로 와이드닝(Widening)될 수 있다. 입구가 높아진 제2오프닝(L2)은 제1오프닝(L1)보다 감소된 종횡비를 가질 수 있다.
산화물(112)은 제1층(110R)보다 더 빠르게 식각될 수 있다. 제1층(110R)에 대한 산화물(112)의 식각선택비는 약 20:1일 수 있다. 산화물(112)을 제거하기 위해 건식식각 또는 습식식각이 수행될 수 있다. 예컨대, 산화물(112)의 제거는 NF3 가스를 이용할 수 있고, 제1층(110R)에 대한 식각선택비 조절을 위해 NH3 가스 또는 비활성가스를 더 포함하여 진행할 수 있다. 제1 및 제2절연층(103A, 103B)에 대한 산화물(112)의 식각선택비는 약 20:1 이상일 수 있다. 산화물(112)을 제거할 때, 제1층(110R), 하드마스크층(107), 제1,2절연층(103A, 103B) 및 기판(101)의 어택이 억제될 수 있다.
위와 같이, 산화물(112)을 제거하므로써 후속 제2층(도 2i의 '113' 참조)의 갭필 공정에 유리한 프로파일을 확보할 수 있다. 갭필 공정에 용이한 테이퍼드 프로파일(Tapered profile)을 확보하기 위해, 컨버팅 공정(111)의 처리시간을 길게 하여 산화물(112)이 제1오프닝(L1)의 입구를 밀폐시키는 두께를 갖도록 한다. 비교예로서, 산화물(112)이 제1오프닝(L1)의 입구를 밀폐시키지 않는 얇은 두께인 경우, 제2오프닝(L2)의 입구가 좁게 형성될 수 있다. 이 경우, 후속 제2층(도 2i의 113) 형성시 보이드가 생성될 수 있다.
도 2i에 도시된 바와 같이, 제2층(113)이 형성될 수 있다. 제2층(113)은 수평형 리세스(109)를 갭필할 수 있다. 제2층(113)은 제2오프닝(L2)을 갭필할 수 있다. 제2층(113)은 제2오프닝(L2)을 완전히 채울 수 있다. 제2층(113)은 제2수직형 리세스(108)를 채우지 않을 수 있다. 제2층(113)은 절연물질, 반도체물질, 금속물질 또는 이들의 조합을 포함할 수 있다. 제2층(113)은 실리콘, 금속, 금속질화물, 금속실리사이드 또는 이들의 조합을 포함할 수 있다. 제2층(113)은 화학기상증착법(CVD) 또는 원자층증착법(ALD)에 의해 형성될 수 있다. 제2층(113)은 텅스텐함유물질을 포함할 수 있다. 제2층(113)은 텅스텐층을 포함할 수 있다. 텅스텐층은 텅스텐소스물질로 WF6를 이용하고, 환원 가스로서 H2, SiH4, 및 B2H6 중 적어도 하나를 이용하여 증착할 수 있다. 다른 실시예에서, 텅스텐층은 W(CO)6와 같은 플루오린프리(Fluorine-free) 텅스텐소스를 이용하여 증착될 수 있다. 제2층(113)과 제1층(110R)은 동일 물질일 수 있다.
제2층(113)을 형성하므로써, 수평형 리세스(109)는 제1층(110R)과 제2층(113)으로 완전히 갭필될 수 있다. 제1층(110R)과 제2층(113)은 보이드없이 수평형 리세스(109)를 갭필할 수 있다.
제1층(110R)과 제2층(113)의 스택은 갭필층(120)이라고 지칭될 수 있다. 제1층(110R)과 제2층(113)이 텅스텐층을 포함하는 경우, 수평형 리세스(109)는 텅스텐층으로 채워질 수 있다.
본 실시예는 수평형 리세스(109)를 텅스텐층으로 갭필하기 위해, 텅스텐층의 증착 공정을 제1층(110)과 제2층(113)으로 나누어 진행할 수 있다. 더불어, 제2층(113) 증착 이전에 테이퍼드 프로파일을 형성하기 위해, 제1층(110)의 산화물(112) 형성 공정 및 산화물(112)의 제거 공정을 실시할 수 있다.
도 2j에 도시된 바와 같이, 갭필층(120)은 선택적으로 분리될 수 있다. 갭필층(120)은 하드마스크층(107)의 상부면 및 갭필타겟구조물(110M)의 일측면이 노출되도록 제거될 수 있다. 갭필층(120)의 선택적 제거 공정에 의해, 수평형 리세스(109) 내에 갭필층 패턴(120G)이 형성될 수 있다. 갭필층 패턴(120G)은 제1층패턴(110G)과 제2층패턴(113G)을 포함할 수 있다. 제1층패턴(110G)은 라이너층(liner layer)이라고 지칭될 수 있고, 제2층패턴(113G)은 필러(Filler)라고 지칭될 수 있다. 제1층패턴(110G)은 제1층(도 2i의 '110R')에 대응될 수 있고, 제2층패턴(113G)은 제2층(113)의 선택적 제거에 의해 형성될 수 있다. 제1층패턴(110G)과 제2층패턴(113G)은 텅스텐함유층일 수 있다. 제2층패턴(113G)을 제2오프닝(L2) 내에 잔류시키기 위해, 제2층(113)의 에치백 공정이 수행될 수 있다. 제1층패턴(110G)과 제2층패턴(113G)은 제2오프닝(L2)의 내부에 형성될 수 있다. 제1층패턴(110G)과 제2층패턴(113G)은 제2수직형 리세스(108) 내에 잔류하지 않을 수 있다.
갭필층 패턴(120G)은 도전물질일 수 있다. 갭필층 패턴(120G)은 텅스텐함유층일 수 있다. 갭필층 패턴(120G)은 텅스텐층일 수 있다. 갭필층 패턴(120G)은 수평형 리세스(109) 내에 보이드없이 형성될 수 있고, 이에 따라 수평형 리세스(109) 내에서 퓸(Fume)에 의한 불량없이 갭필층 패턴(120G)이 형성될 수 있다. 제1층패턴(110G)과 제2층패턴(113G)이 텅스텐층을 포함하는 경우, 수평형 리세스(109)는 보이드-프리 텅스텐 갭필 공정(Void-free W gapfill process)에 의해 채워질 수 있다.
도 3은 비교예에 따른 텅스텐층 갭필 방법을 도시한 도면이다.
도 3을 참조하면, 수평형 리세스(109)는 텅스텐층(130W)의 갭필 공정에 의해 텅스텐층으로 채워질 수 있다. 비교예의 텅스텐층(130W) 갭필은 WF6/H2를 이용할 수 있고, 컨버팅 공정(도 2g의 111)이 수행되지 않을 수 있다.
WF6/H2를 이용하여 텅스텐층(130W)을 증착하는 경우, 텅스텐층(130W) 내에 보이드(130V)가 발생될 수 있다. WF6/H2의 반응부산물로서 불화수소(HF) 가스를 생성되고, 불화수소(HF) 가스는 텅스텐 퓸(W Fume)으로 지칭된다. 불화수소(HF) 가스가 보이드(130V)에 집중적으로 포집되고 후속되는 열공정 등을 통해 불량을 유발하게 되는 원인이 될 수 있다.
본 실시예는 수평형 리세스(109)를 보이드없이 텅스텐층으로 갭필하므로, 불화수소(HF) 가스에 의한 불량을 억제할 수 있다.
도 4a 내지 도 4j는 일 실시예에 따른 고종횡비 구조를 갭필하기 위한 다른 예를 설명하기 위한 도면이다. 도 4a 내지 도 4j는 수평형 고종횡비 구조의 갭필 방법을 설명하고 있다. 수평형 고종횡비 구조는 수평형 리세스를 포함할 수 있다.
도 4a 내지 도 4j에 도시된 갭필 방법은 도 2a 내지 도 2j에 도시된 갭필 방법과 일부 유사할 수 있다. 이하, 중복된 구성요소에 대한 설명은 생략하기로 한다.
먼저 도 2a 내지 도 2e에 도시된 방법에 의해, 수평형 리세스(109)를 형성할 수 있다.
다음으로, 도 4a에 도시된 바와 같이, 수평형 리세스(109) 내에 제1층(110')이 형성될 수 있다. 제1층(110')은 도 2f의 제1층(110)과 동일한 물질일 수 있다. 제1층(110')은 절연물질, 반도체물질, 금속물질 또는 이들의 조합을 포함할 수 있다. 제1층(110')은 실리콘, 금속, 금속질화물, 금속실리사이드 또는 이들의 조합을 포함할 수 있다. 제1층(110')은 화학기상증착법(CVD) 또는 원자층증착법(ALD)에 의해 형성될 수 있다. 제1층(110')은 텅스텐함유물질을 포함할 수 있다. 제1층(110')은 텅스텐층을 포함할 수 있다. 텅스텐층은 텅스텐소스물질로 WF6를 이용하고, 환원 가스로서 H2, SiH4 및 B2H6 중 적어도 하나를 이용하여 증착할 수 있다. 다른 실시예에서, 텅스텐층은 W(CO)6와 같은 플루오린프리(Fluorine-free) 텅스텐소스를 이용하여 증착될 수 있다.
도 2f의 제1층(110)과 다르게, 제1층(110')은 수평형 리세스(109)를 완전히 갭필할 수 있다. 제1층(110')은 내부에 보이드(110V) 및 심(110S)을 포함할 수 있다. 보이드(110V) 및 심(110S)은 제1층(110') 갭필시 수평형 리세스(109)의 고종횡비에 의해 초래될 수 있다.
이하, 실시예는 보이드(110V) 및 심(110S)을 제거하기 위해 컨버팅 공정(도 4b의 111')을 수행할 수 있다.
도 4b에 도시된 바와 같이, 제1층(110')은 컨버팅 공정(111')에 노출될 수 있다. 컨버팅 공정(111')은 제1층(110)의 표면을 개질하기 위한 공정일 수 있다. 컨버팅 공정(111')은 산화 공정을 포함할 수 있다. 컨버팅 공정(111')은 선택산화 공정을 포함할 수 있다. 컨버팅 공정(111')은 열산화 또는 플라즈마산화를 포함할 수 있다.
컨버팅 공정(111')은 제1층(110')의 표면을 선택적으로 산화시킬 수 있다. 컨버팅 공정(111')에 의해 제1층(110')의 일부가 산화될 수 있다. 컨버팅 공정(111')에 의해 산화물(112')이 형성될 수 있다. 산화물(112')은 제1층(110')의 산화물일 수 있다. 제1층(110')은 완전히 산화되지 않을 수 있다. 수평형 리세스(109)의 깊이에 따라 제1층(110')의 산화량이 서로 다를 수 있다. 예컨대, 수평형 리세스(109)의 입구 또는 입구 근처에서 제1층(110')의 일부가 산화될 수 있고, 수평형 리세스(109)의 중간 부분 및 가장 깊은 부분에서는 제1층(110')의 산화가 억제될 수 있다. 다른 실시예에서, 수평형 리세스(109)의 모든 부분에서 제1층(110')의 표면 산화가 수행될 수도 있다.
산화물(112')은 수평형 리세스(109)의 입구 및 입구 안쪽 부분을 채울 수 있다. 산화물(112')은 제1층(110')의 보이드(110V) 및 심(110S)을 제거하는 깊이까지 형성될 수 있다. 컨버팅 공정(111')은 제1층(110')의 보이드(110V) 및 심(110S)을 산화시킬 수 있다. 산화물(112')은 비-컨포멀하게 형성될 수 있다. 산화물(112')은 수평형 리세스(109)의 입구에서의 두께가 수평형 리세스(109)의 내부에서의 두께보다 더 두꺼울 수 있다. 산화물(112')로 수평형 리세스(109)의 입구를 밀폐시키도록 컨버팅 공정(111')의 처리시간을 길게 할 수 있다. 이에 따라, 후속 산화물(112')의 제거에 의해 얻어지는 오프닝(도 4c의 L3)의 입구를 갭필공정에 용이한 테이퍼드 프로파일로 넓힐 수 있다.
제1층(110')이 텅스텐을 포함하는 경우, 산화물(112')은 텅스텐산화물(WOx)일 수 있다. 컨버팅 공정(111') 이후에 산화되지 않고 잔류하는 제1층(110')의 일부는 도면부호 110'R 이라고 지칭한다. 제1층(110'R)은 비-산화된 제1층이라고 지칭될 수도 있다. 제1층(110'R)은 수평형 리세스(109)의 내부에만 잔류할 수 있다. 예컨대, 하드마스크층(107) 및 기판(101)의 상부 표면에서 제1층(110')이 모두 산화될 수 있다. 산화물(112')은 하드마스크층(107) 및 기판(101)의 상부 표면 상에도 형성될 수 있다.
상술한 바에 따르면, 산화물(112')은 제1층(110')의 보이드(110V) 및 심(110S)을 제거할 수 있다.
도 4c에 도시된 바와 같이, 산화물(112')이 선택적으로 제거될 수 있다. 산화물(112')이 제거됨에 따라 수평형 리세스(109) 내에 오프닝(L3)이 정의될 수 있다. 오프닝(L3)은 제1층(110'R) 내에 정의될 수 있다. 오프닝(L3)은 '수평형 V자' 형상일 수 있다. 오프닝(L3)의 가장 깊은 안쪽은 수직면을 포함할 수 있다. 오프닝(L3)의 입구는 오프닝(L3)의 내부보다 높이가 클 수 있다.
위와 같이, 산화물(112') 형성 단계 및 산화물(112') 제거 단계를 통해 입구가 넓은 오프닝(L3)을 형성할 수 있다. 산화물(112')을 제거하므로써 후속 제2층(도 4d의 113')의 갭필 공정에 유리한 프로파일을 확보할 수 있다.
산화물(112')은 제1층(110'R)보다 더 빠르게 식각될 수 있다. 제1층(110'R)에 대한 산화물(112')의 식각선택비는 약 20:1일 수 있다. 산화물(112')을 제거하기 위해 건식식각 또는 습식식각이 수행될 수 있다. 예컨대, 산화물(112')의 제거는 NF3 가스를 이용할 수 있고, 제1층(110'R)에 대한 식각선택비 조절을 위해 NH3 가스 또는 비활성가스를 더 포함하여 진행할 수 있다. 제1 및 제2절연층(103A, 103B)에 대한 산화물(112')의 식각선택비는 약 20:1 이상일 수 있다.
제1층(110'R)은 오프닝(L3) 및 테이퍼드 부분(TP)을 포함할 수 있고, 오프닝(L3)은 테이퍼드 부분(TP)에 의해 제공될 수 있다. 제1층(110'R)의 테이퍼드 부분(TP)에 의해 오프닝(L3)의 입구가 넓어질 수 있다.
도 4d에 도시된 바와 같이, 제2층(113')이 형성될 수 있다. 제2층(113')은 수평형 리세스(109)를 갭필할 수 있다. 제2층(113')은 오프닝(L3)을 갭필할 수 있다. 제2층(113')은 오프닝(L3)을 완전히 채울 수 있다. 제2층(113')은 절연물질, 반도체물질, 금속물질 또는 이들의 조합을 포함할 수 있다. 제2층(113')은 실리콘, 금속, 금속질화물, 금속실리사이드 또는 이들의 조합을 포함할 수 있다. 제2층(113')은 화학기상증착법(CVD) 또는 원자층증착법(ALD)에 의해 형성될 수 있다. 제2층(113')은 텅스텐함유물질을 포함할 수 있다. 제2층(113')은 텅스텐층을 포함할 수 있다. 텅스텐층은 텅스텐소스물질로 WF6를 이용하고, 환원 가스로서 H2, SiH4 및 B2H6 중 적어도 하나를 이용하여 증착할 수 있다. 다른 실시예에서, 텅스텐층은 W(CO)6와 같은 플루오린프리(Fluorine-free) 텅스텐소스를 이용하여 증착될 수 있다. 제2층(113')과 제1층(110'R)은 동일 물질일 수 있다.
위와 같이, 제2층(113')을 형성하므로써, 수평형 리세스(109)는 제1층(110'R)과 제2층(113')으로 완전히 갭필될 수 있다. 제1층(110'R)과 제2층(113')은 보이드없이 수평형 리세스(109)를 갭필할 수 있다.
제1층(110'R)과 제2층(113')의 스택은 갭필층(120')이라고 지칭될 수 있다. 제1층(110'R)과 제2층(113')이 텅스텐층을 포함하는 경우, 수평형 리세스(109)는 텅스텐층으로 채워질 수 있다.
도 4e에 도시된 바와 같이, 갭필층(120')은 선택적으로 분리될 수 있다. 갭필층(120')은 하드마스크층(107)의 상부면 및 갭필타겟구조물(110M)의 일측면이 노출되도록 제거될 수 있다. 갭필층(120')의 선택적 제거 공정에 의해, 수평형 리세스(109) 내에 갭필층 패턴(120'G)이 형성될 수 있다. 갭필층 패턴(120'G)은 제1층패턴(110'G)과 제2층패턴(113'G)을 포함할 수 있다. 제1층패턴(110'G)은 제1층(도 4d의 110'R)에 대응될 수 있고, 제2층패턴(113'G)은 제2층(113')의 선택적 제거에 의해 형성될 수 있다. 제2층패턴(113'G)을 형성하기 위해, 제2층(113')의 에치백 공정이 수행될 수 있다. 제1층패턴(110'G)과 제2층패턴(113'G)은 오프닝(L3)의 내부에 형성될 수 있다. 제1층패턴(110'G)과 제2층패턴(113'G)은 제2수직형 리세스(108) 내에 잔류하지 않을 수 있다.
갭필층 패턴(120'G)은 도전물질일 수 있다. 갭필층 패턴(120'G)은 텅스텐함유층일 수 있다. 갭필층 패턴(120'G)은 텅스텐층일 수 있다. 갭필층 패턴(120'G)은 수평형 리세스(109) 내에 보이드없이 형성될 수 있고, 이에 따라 수평형 리세스(109) 내에서 퓸(Fume)에 의한 불량없이 갭필층 패턴(120'G)이 형성될 수 있다.
상술한 실시예들에 따른 갭필층 패턴(120G, 120'G)은 메모리 장치의 일부일 수 있다. 갭필층 패턴(120G, 120'G)은 수평 워드라인(horizontal wordline), 수평 제어게이트전극(Horizontal control gate electrode) 또는 수평 선택게이트전극(Horizontal select gate electrode)을 포함할 수 있다. 수평 워드라인, 수평 제어게이트전극 및 수평 선택게이트전극은 비휘발성 메모리(Non-volatile memory)의 일부일 수 있다. 수평 워드라인, 수평 제어게이트전극 및 수평 선택게이트전극은 수직형(Vertical) NAND의 일부일 수 있다.
도 5a는 수직형 반도체장치를 도시한 도면이다. 도 5b는 도 5a의 A-A'선에 따른 단면도이다.
도 5a 및 도 5b를 참조하면, 수직형 반도체장치(100V)는 수직형 NAND를 포함할 수 있다. 수직형 반도체장치(100V)는 3D(Three-dimension) NAND를 포함할 수 있다. 수직형 반도체장치(100V)는 하부 구조물(11) 및 셀스택(MC)을 포함할 수 있다. 셀스택(MC)은 하부 구조물(11) 상에 형성될 수 있다. 셀스택(MC)은 절연층(12)과 게이트구조물(30)이 교대로 반복하여 적층될 수 있다. 수직형 반도체장치(100V)는 셀스택(MC)을 관통하는 복수의 수직채널구조물(CP)을 더 포함할 수 있다.
절연층(12) 사이의 공간은 수평형 리세스(22)로 정의될 수 있고, 수평형 리세스(22)는 게이트구조물(30)로 채워질 수 있다. 게이트구조물(30)은 '수평 워드라인' 또는 '수평 게이트전극'이라고 지칭될 수 있다.
게이트구조물(30)은, 수직채널구조물(CP)을 에워싸는 게이트전극(29G) 및 배리어(24)를 포함할 수 있다. 배리어(24)는 수직채널구조물(CP)과 게이트전극(29G) 사이에 위치할 수 있다. 게이트전극(29G)은 제1게이트전극(25L) 및 제2게이트전극(28G)을 포함할 수 있다. 제1게이트전극(25L)은 배리어(24)와 제2게이트전극(28G) 사이에 위치할 수 있다.
수평형 리세스(22) 및 게이트전극(29G)은 도 2a 내지 도 2j에 도시된 방법에 의해 형성될 수 있다. 또한, 수평형 리세스(22) 및 게이트전극(29G)은 도 4a 내지 도 4e에 도시된 방법에 의해 형성될 수 있다. 수평형 리세스(22)는 도 2j 및 도 4e의 수평형 리세스(109)에 대응될 수 있다. 게이트전극(29G)은 도 2j 및 도 4e의 갭필층 패턴(120G, 120'G)에 대응될 수 있다. 제1게이트전극(25L)은 도 2j 및 도 4e의 제1층패턴(110G, 110'G)에 대응될 수 있다. 제2게이트전극(28G)은 도 2j 및 도 4e의 제2층패턴(113G, 113'G)에 대응될 수 있다.
수직채널구조물(CP)은, 게이트구조물(30)과 이웃하는 전하저장층(15), 전하저장층(15)과 접촉하는 터널절연층(16) 및 터널절연층(16)과 접촉하는 채널층(17)을 포함할 수 있다. 채널층(17)의 내부공간은 코어절연층(18)으로 채워질 수 있다. 코어절연층(18) 상에 도전패드(19)가 형성될 수 있다. 수직채널구조물(CP)은 채널홀(14) 내에 형성될 수 있다. 채널홀(14)은 셀스택(MC)을 관통하는 형상일 수 있다. 터널절연층(16)은 채널층(17)의 외벽을 에워싸는 형상일 수 있다. 전하저장층(15)은 터널절연층(16)의 외벽을 에워싸는 형상일 수 있다.
수직채널구조물(CP)은 블록킹층(23)을 더 포함할 수 있다. 전하저장층(15)의 외벽에 부분적으로 블록킹층(23)이 형성될 수 있다. 블록킹층(23)은 전하저장층(15)과 배리어(24) 사이에 위치할 수 있다.
이웃하는 셀스택(MC)은 슬릿(Slit, 21)에 의해 서로 분리될 수 있다. 슬릿(21)은 트렌치 형상일 수 있다. 이웃하는 게이트구조물(30)은 슬릿(21)에 의해 블록(Block) 단위로 분리될 수 있다. 하나의 블록은 하나의 게이트구조물(30)과 복수의 수직채널구조물(CP)을 포함할 수 있다. 하나의 블록에서 복수의 수직채널구조물(CP)은 하나의 게이트구조물(30)을 공유할 수 있다. 탑뷰로 볼 때, 복수의 수직채널구조물(CP)은 규칙적으로 어레이될 수 있다. 본 실시예에서 설명의 편의를 위해, 하나의 블록에 3개의 수직채널구조물(CP)을 도시하였으나, 수직채널구조물(CP)의 어레이는 다양하게 설정될 수 있다.
셀스택(MC) 및 수직채널구조물(CP)의 상부면은 캡핑층(20)에 의해 커버링될 수 있다.
도 6a 내지 도 6j는 수직형 반도체장치(100V)를 제조하는 방법의 일예를 설명하기 위한 도면이다.
도 6a에 도시된 바와 같이, 하부구조물(11) 상에 스택구조물(M)이 형성될 수 있다. 스택구조물(M)은 절연층(12) 및 희생층(13)이 교대로 적층될 수 있다. 절연층(12) 및 희생층(13)은 각각 복수 층으로 형성될 수 있다. 본 실시예에서 설명의 편의를 위해, 4개의 절연층(12)과 3개의 희생층(13)을 교대로 적층하였으나, 절연층(12) 및 희생층(13)의 적층 수는 다양하게 설정될 수 있다. 절연층(12) 및 희생층(13)은 하부구조물(11) 표면과 수직한 방향으로 반복하여 적층될 수 있다. 절연층(12)과 희생층(13)은 화학기상증착법(CVD) 또는 원자층증착법(ALD)을 이용하여 형성될 수 있다. 최상부에 형성되는 절연층(12)은 후속 공정들에 의해 어택을 받아서 손상될 수 있다. 그러므로, 최상부 절연층(12)은 하부의 다른 절연층(12)보다 더 두껍게 형성될 수 있다. 희생층(13) 각각은 동일한 두께를 가질 수 있다.
절연층(12) 및 희생층(13)은 동일한 식각용액에 대해 서로 다른 식각선택비를 갖는 물질들을 포함할 수 있다. 희생층(13)은 절연층(12)과 다른 물질로 형성될 수 있다. 희생층(13)은 절연층(12)에 대한 식각 선택비를 갖는 물질로 형성될 수 있다. 희생층(13)은 습식식각 공정을 통해 빠르게 제거될 수 있는 물질일 수 있다. 절연층(12)은 실리콘산화물 또는 실리콘질화물일 수 있고, 희생층(13)은 절연층(12)에 대해 식각 선택비가 있는 물질일 수 있다. 예를 들면, 희생층(13)은 실리콘산화물, 실리콘질화물, 실리콘 카바이드, 실리콘 또는 실리콘 게르마늄 중에서 선택될 수 있다. 본 실시예에서, 절연층(12)은 실리콘산화물일 수 있고, 희생층(13)은 실리콘질화물일 수 있다.
하부 구조물(11)은 반도체 기판을 포함할 수 있다. 하부 구조물(11)은 불순물 주입에 의해 반도체 기판 내에 형성된 소스 영역을 포함할 수 있다. 하부 구조물(11)은 반도체 기판 상에 도프드 폴리실리콘층을 형성한 후, 이를 패터닝하여 형성한 소스 영역을 포함할 수 있다. 하부 구조물(11)은 내부에 파이프 트렌치(Pipe trench)가 형성된 파이프 게이트(pipe gate)를 포함할 수 있다. 하부 구조물(11)은 반도체 기판 및 반도체 기판 상의 식각정지층을 포함할 수도 있다.
도 6b에 도시된 바와 같이, 채널홀(14)이 형성될 수 있다. 채널홀(14)은 스택구조물(M)을 식각하여 형성될 수 있다. 예를 들어, 절연층(12) 및 희생층(13)을 순차적으로 이방성 식각하여 형성할 수 있다. 채널홀(14)을 형성하기 위해 식각마스크층(도시 생략)이 사용될 수 있다. 채널홀(14)의 저면에는 하부 구조물(11)의 표면이 노출될 수 있다. 채널홀(14)은 하부구조물(11)의 표면으로부터 수직한 방향으로 형성될 수 있다. 채널홀(14)은 '수직형 리세스'라고 지칭될 수 있다.
도시하지 않았으나, 평면상으로 볼 때, 채널홀(14)은 복수개가 형성될 수 있고, 홀 어레이(Hole array) 구조일 수 있다. 채널홀(14) 형성 시, 하부 구조물(11)의 표면이 과도 식각(Over etch)될 수 있다.
도 6c에 도시된 바와 같이, 채널홀(14) 내에 수직채널구조물(CP)이 형성될 수 있다. 수직채널구조물(CP)은 전하저장층(15), 터널절연층(16) 및 채널층(17)을 포함할 수 있다. 전하저장층(15)은 실리콘질화물을 포함할 수 있다. 터널절연층(16)은 실리콘산화물을 포함할 수 있다. 채널층(17)은 반도체물질을 포함할 수 있다. 예를 들면, 채널층(17)은 다결정 반도체 물질, 비정질 반도체 물질, 또는 단결정 반도체 물질 중 어느 하나를 포함할 수 있다. 채널층(17)은 실리콘(Si), 게르마늄(Ge), 실리콘게르마늄(SiGe), Ⅲ-Ⅴ족 화합물 또는 Ⅱ-Ⅵ족 화합물을 포함할 수 있다. 채널층(17)은 폴리실리콘을 포함할 수 있다. 채널층(17), 터널절연층(16) 및 전하저장층(15)은 채널홀(14)의 측벽에 스페이서 형상으로 형성될 수 있다. 채널층(17), 터널절연층(16) 및 전하저장층(15)은 상단 및 하단이 오픈된 형상(Opened shape)일 수 있다. 채널층(17)은 내부공간(inner space)을 갖는 튜브 형상(tube shape)일 수 있다. 채널층(17)의 외벽에 터널절연층(16)이 형성되고, 터널절연층(16)의 외벽에 전하저장층(15)이 형성될 수 있다. 다른 실시예에서, 채널층(17)은 상단 및 하단이 오픈된 형상일 수 있다. 채널층(17)의 내부 공간은 코어절연층(18)으로 완전히 채워질 수 있다. 코어절연층(18)은 실리콘 산화물 또는 실리콘질화물을 포함할 수 있다. 수직채널구조물(CP)은 도전패드(19)를 더 포함할 수도 있다. 도전패드(19)는 코어절연층(18) 상에 형성될 수 있다. 채널층(17)의 내부 공간은 코어절연층(18) 및 도전패드(19)로 채워질 수 있다. 도전패드(19)는 불순물이 도핑된 폴리실리콘을 포함할 수 있다. 도전패드(19)는 채널층(17)과 전기적으로 접속될 수 있다.
수직채널구조물(CP)은 '필라구조물(Pillar structure)'이라고 지칭할 수 있다.
다른 실시예에서, 채널층(17)은 채널홀(14)의 중심 영역이 채워지도록 채널홀(14)의 내부에 매립될 수 있다. 이때, 코어절연층(18)은 생략될 수 있고, 도전패드(19)는 채널층(17)의 최상부에 불순물을 도핑하여 형성될 수 있다.
도 6d에 도시된 바와 같이, 복수의 슬릿(21)이 형성될 수 있다. 슬릿(21)은 수직형 리세스일 수 있다. 슬릿(21)은 트렌치라고 지칭될 수도 있다. 슬릿(21)을 형성하기 위해 수직채널구조물(CP) 사이의 스택구조물(M)이 식각될 수 있다. 예컨대, 수직채널구조물(CP) 사이의 절연층(12) 및 희생층(13)이 선택적으로 식각될 수 있다. 슬릿(21)의 형상 및 개수는 다양하게 변경될 수 있다. 슬릿(21)은 수직채널구조물(CP)을 사이에 두고 서로 나란하게 연장되는 라인 형상일 수 있다. 슬릿(21)에 의해 하부구조물(11)의 상부면, 절연층(12) 및 희생층(13)의 측벽들이 노출될 수 있다. 슬릿(21)은 복수의 수직채널구조물(CP) 사이에 위치할 수 있다. 슬릿(21)을 형성하기 전에, 캡핑층(20)이 형성될 수 있다. 캡핑층(20)은 슬릿(21)을 형성하는 동안에 수직채널구조물(CP)을 보호할 수 있다. 캡핑층(20)은 마스크층(도시 생략)에 의해 패터닝된 구조일 수 있다. 캡핑층(20)은 절연층(12) 및 희생층(13)에 대해 식각선택비를 갖는 물질일 수 있다. 캡핑층(20)은 실리콘산화물 또는 실리콘질화물을 포함할 수 있다.
도 6e에 도시된 바와 같이, 복수의 수평형 리세스(22)가 형성될 수 있다. 수평형 리세스(22)를 형성하기 위해, 슬릿(21)을 통해 노출된 희생층(13)을 제거할 수 있다. 수평형 리세스(22) 각각은 수직채널구조물(CP)의 측벽을 부분적으로 노출시킬 수 있다. 수평형 리세스(22)를 형성하기 위해, 희생층(13)을 습식식각으로 제거할 수 있다. 예를 들어, 희생층(13)이 실리콘질화물을 포함하는 경우, 희생층(13)은 인산(H3PO4) 용액을 사용하는 습식 식각 공정에 의해 제거될 수 있다. 희생층(13)의 제거에 의해 복수의 절연층(12) 사이에 수평형 리세스(22)가 형성될 수 있다. 수평형 리세스(22)에 의해 전하저장층(15)의 측벽이 부분적으로 노출될 수 있다. 수평형 리세스(22)는 도 2e의 수평형 리세스(109)에 대응될 수 있다. 수평형 리세스(22)는 하부 구조물(11)의 표면에 대해 평행하는 고종횡비를 가질 수 있다.
수평형 리세스(22)를 포함하는 구조물을 통틀어 '갭필타겟구조물'이라고 지칭한다.
도 6f에 도시된 바와 같이, 블록킹층(23)이 형성될 수 있다. 블록킹층(23)은 전하저장층(15)의 노출된 측벽에 형성될 수 있다. 블록킹층(23)은 전하저장층(15)의 노출된 측벽을 산화시켜 형성할 수 있다. 블록킹층(23)은 실리콘산화물을 포함할 수 있다. 다른 실시예에서, 추가 블록킹층(도시 생략)이 수평형 리세스(22)의 프로파일을 따라 컨포멀하게 형성될 수도 있고, 추가 블록킹층은 고유전물질을 포함할 수 있다. 추가 블록킹층은 알루미늄산화물 또는 하프늄산화물을 포함할 수 있다.
다음으로, 배리어물질(24A)이 형성될 수 있다. 배리어물질(24A)은 수평형 리세스(22)의 프로파일을 따라 컨포멀하게 형성될 수 있다. 배리어물질(24A)은 수평형 리세스(22)의 표면을 라이닝할 수 있다. 배리어물질(24A)은 금속 질화물을 포함할 수 있다. 예를 들어, 배리어물질(24A)은 티타늄질화물(TiN)을 포함할 수 있다. 배리어물질(24A)이 형성된 수평형 리세스(22)는 라인드 수평형 리세스(Lined horizontal recess)라고 지칭될 수 있다.
배리어물질(24A)이 형성된 이후에, 도전물질의 갭필 공정이 수행될 수 있다.
배리어물질(24A) 상에 제1도전물질(25A)이 형성될 수 있다. 제1도전물질(25A)은 컨포말하게 형성될 수 있다. 제1도전물질(25A)은 저저항물질을 포함할 수 있다. 제1도전물질(25A)은 배리어물질(24A)보다 저항이 낮은 물질을 포함할 수 있다. 제1도전물질(25A)은 금속-베이스 물질일 수 있다. 제1도전물질(25A)은 금속, 금속 실리사이드, 금속 질화물 또는 이들의 조합을 포함할 수 있다. 예를 들면, 금속은 니켈, 코발트, 플래티늄, 타타늄, 탄탈륨 또는 텅스텐을 포함할 수 있다, 금속 실리사이드는 니켈 실리사이드, 코발트 실리사이드, 플래티늄 실리사이드, 티타늄 실리사이드, 탄탈륨 실리사이드 또는 텅스텐 실리사이드를 포함할 수 있다. 제1도전물질(25A)은 도 2f의 제1층(110)에 대응될 수 있다. 본 실시예에서, 제1도전물질(25A)은 텅스텐층을 포함할 수 있다. 텅스텐층은 텅스텐소스물질로 WF6를 이용하고, 환원 가스로서 H2, SiH4 및 B2H6 중 적어도 하나를 이용하여 증착할 수 있다. 다른 실시예에서, 텅스텐층은 W(CO)6와 같은 플루오린프리(Fluorine-free) 텅스텐소스를 이용하여 증착될 수 있다.
제1도전물질(25A)는 수평형 리세스(22)를 부분적으로 갭필할 수 있다. 예컨대, 제1도전물질(25A)은 수평형 리세스(22)의 프로파일을 따라 컨포멀하게 형성될 수 있다. 제1도전물질(25A)은 수평형 리세스(22)의 표면 상에 균일한 두께를 갖고 형성될 수 있다. 제1도전물질(25A)은 캡핑층(20) 및 하부구조물(11)의 표면 상에 형성될 수도 있다. 제1도전물질(25A)은 슬릿(21)의 측벽을 컨포멀하게 커버링할 수도 있다.
수평형 리세스(22)를 제1도전물질(25A)로 부분 갭필하므로, 제1도전물질(25A)은 그 내부에 제1오프닝(L11)을 포함할 수 있다. 제1오프닝(L11)은 수평형 리세스(22)보다 작은 높이 및 작은 깊이를 가질 수 있다. 제1오프닝(L11)은 좁은 갭이라고 지칭될 수도 있다. 제1오프닝(L11)은 수평형 오프닝(Horizontal opening)일 수 있다.
도 6g에 도시된 바와 같이, 컨버팅공정(26)이 수행될 수 있다. 컨버팅공정(26)은 도 2g의 컨버팅공정(111)에 대응될 수 있다. 컨버팅공정(26)은 산화 공정을 포함할 수 있다. 컨버팅공정(26)은 선택산화 공정을 포함할 수 있다. 컨버팅공정(26)은 열산화 또는 플라즈마산화를 포함할 수 있다.
컨버팅공정(26)은 제1도전물질(25A)의 표면을 선택적으로 산화시킬 수 있다. 컨버팅공정(26)에 의해 제1도전물질(25A)의 일부가 산화될 수 있다. 컨버팅공정(26)에 의해 산화물(27)이 형성될 수 있다. 산화물(27)은 제1도전물질(25A)의 산화물일 수 있다. 제1도전물질(25A)은 완전히 산화되지 않을 수 있다. 수평형 리세스(22)의 깊이에 따라 제1도전물질(25A)의 산화량이 서로 다를 수 있다. 예컨대, 수평형 리세스(22)의 입구 및 입구 근처에서 제1도전물질(25A)의 일부가 산화될 수 있고, 수평형 리세스(22)의 중간 부분 및 가장 깊은 부분에서는 제1도전물질(25A)의 산화가 억제될 수 있다. 다른 실시예에서, 수평형 리세스(22)의 모든 부분에서 제1도전물질(25A)의 표면 산화가 수행될 수도 있다.
산화물(27)은 수평형 리세스(22)의 입구 및 입구 안쪽 부분을 채울 수 있다. 산화물(27)은 제1도전물질(25A)의 제1오프닝(L11)을 부분적으로 채울 수 있다. 산화물(27)은 수평형 리세스(22)의 입구에서의 두께가 수평형 리세스(22)의 내부에서의 두께보다 더 클 수 있다. 산화물(27)은 수평형 리세스(22)의 입구를 채울 수 있다. 산화물(27)은 제1오프닝(L11)의 종횡비를 변형시킬 수 있다.
제1도전물질(25A)이 텅스텐을 포함하는 경우, 산화물(27)은 텅스텐산화물(WOx)일 수 있다. 컨버팅공정(26) 이후에 산화되지 않고 잔류하는 제1도전물질(25A)의 일부는 도면부호 25R 이라고 지칭한다. 제1도전물질(25R)은 비-산화된 제1도전물질이라고 지칭될 수도 있다. 제1도전물질(25R)은 수평형 리세스(22)의 내부에만 잔류할 수 있다. 예컨대, 캡핑층(20) 및 하부 구조물(11)의 상부 표면에서 제1도전물질(25A)이 모두 산화될 수 있다.
도 6h에 도시된 바와 같이, 산화물(27)이 선택적으로 제거될 수 있다. 산화물(27)에 제거됨에 따라 수평형 리세스(22) 내에 제2오프닝(L12)이 정의될 수 있다. 제2오프닝(L12)은 제1도전물질(25R) 내에 정의될 수 있다. 제2오프닝(L12)은 수평형 오프닝일 수 있다. 제2오프닝(L12)은 '수평형 V자' 형상일 수 있다. 제2오프닝(L12)은 제1오프닝(L11)보다 종횡비가 감소될 수 있다. 제2오프닝(L12)의 입구는 제1오프닝(L11)의 입구보다 높이가 커질 수 있다. 제2오프닝(L12)의 입구는 테이퍼드 프로파일(tapered profile)을 가질 수 있고, 제2오프닝(L12)의 내부는 비-테이퍼드 프로파일(non-tapered profile)을 가질 수 있다. 제2오프닝(L12)의 테이퍼드 프로파일 및 비-테이퍼드 프로파일은 제1층(25R)에 의해 제공될 수 있다.
위와 같이, 산화물(27) 형성 단계 및 산화물(27) 제거 단계를 통해 제1오프닝(L11)은 제2오프닝(L12)으로 와이드닝될 수 있다. 입구가 높아진 제2오프닝(L12)은 제1오프닝(L11)보다 감소된 종횡비를 가질 수 있다.
산화물(27)은 제1도전물질(25R)보다 더 빠르게 식각될 수 있다. 제1도전물질(25R)에 대한 산화물(27)의 식각선택비는 약 20:1일 수 있다. 산화물(27)을 제거하기 위해 건식식각 또는 습식식각이 수행될 수 있다. 예컨대, 산화물(27)의 제거는 NF3 가스를 이용할 수 있고, 제1도전물질(25R)에 대한 식각선택비 조절을 위해 NH3 가스 또는 비활성가스를 더 포함하여 진행할 수 있다. 절연층(12)에 대한 산화물(27)의 식각선택비는 약 20:1 이상일 수 있다.
도 6i에 도시된 바와 같이, 제2도전물질(28)이 형성될 수 있다. 제2도전물질(28)은 수평형 리세스(22)를 갭필할 수 있다. 제2도전물질(28)은 제2오프닝(L12)을 갭필할 수 있다. 제2도전물질(28)은 제2오프닝(L12)을 완전히 채울 수 있다. 제2오프닝(L12)의 테이퍼드 프로파일에 의해 보이드없이 제2도전물질(28)로 제2오프닝(L12)을 채울 수 있다. 제2도전물질(28)은 텅스텐함유물질을 포함할 수 있다. 제2도전물질(28)은 텅스텐층을 포함할 수 있다. 텅스텐층은 텅스텐소스물질로 WF6를 이용하고, 환원 가스로서 H2, SiH4, 및 B2H6 중 적어도 하나를 이용하여 증착할 수 있다. 다른 실시예에서, 텅스텐층은 W(CO)6와 같은 플루오린프리(Fluorine-free) 텅스텐소스를 이용하여 증착될 수 있다. 제2도전물질(28)과 제1도전물질(25R)은 동일 물질일 수 있다.
위와 같이, 제2도전물질(28)을 형성하므로써, 수평형 리세스(22)는 제1도전물질(25R)과 제2도전물질(28)로 완전히 갭필될 수 있다. 제1도전물질(25R)과 제2도전물질(28)은 보이드없이 수평형 리세스(22)를 갭필할 수 있다.
제1도전물질(25R)과 제2도전물질(28)의 스택은 게이트층(29)이라고 지칭될 수 있다. 제1도전물질(25R)과 제2도전물질(28)이 텅스텐층을 포함하는 경우, 수평형 리세스(22)는 텅스텐층으로 채워질 수 있다.
슬릿(21)은 제2도전물질(28)에 의해 부분적으로 채워질 수 있다. 예컨대, 제2도전물질(28)은 슬릿(21)의 프로파일을 따라 컨포멀하게 형성될 수 있다.
도 6j에 도시된 바와 같이, 게이트층(29) 및 배리어물질(24A)이 선택적으로 분리될 수 있다. 게이트층(29) 및 배리어물질(24A)은 캡핑층(20)의 상부면 및 슬릿(21)의 측벽이 노출되도록 제거될 수 있다. 게이트층(29) 및 배리어물질(24A)의 선택적 제거 공정에 의해, 수평형 리세스(22) 내에 게이트구조물(30)이 형성될 수 있다. 게이트구조물(30)은 배리어(24) 및 게이트전극(29G)을 포함할 수 있다. 게이트전극(29G)은 제1게이트전극(25L)과 제2게이트전극(28G)을 포함할 수 있다. 배리어(24)은 배리어물질(24A)을 선택적으로 제거하여 형성될 수 있다. 제1게이트전극(25L)은 제1도전물질(25R)에 대응될 수 있고, 제2게이트전극(28G)은 제2도전물질(28)의 선택적 제거에 의해 형성될 수 있다. 제2게이트전극(28G) 및 배리어(24)를 형성하기 위해, 제2도전물질(28) 및 배리어물질(24A)의 에치백 공정이 수행될 수 있다. 따라서, 제1게이트전극(25L), 제2게이트전극(28G) 및 배리어(24)는 제2오프닝(L12)의 내부에 형성될 수 있다. 배리어(24)는 수평형 리세스(22)의 표면을 라이닝할 수 있다. 제1게이트전극(25L)은 배리어(24)의 표면을 라이닝할 수 있다. 게이트전극(29G)은 수평형 리세스(22) 내에 보이드없이 형성될 수 있고, 이에 따라 수평형 리세스(22) 내에서 퓸(Fume)에 의한 불량없이 게이트전극(29G)이 형성될 수 있다. 배리어(24)가 티타늄질화물을 포함하고, 게이트전극(29G)이 텅스텐을 포함하므로, 게이트구조물(30)은 TiN/W 스택일 수 있다.
게이트구조물(30)은 수직채널구조물(CP)을 에워싸는 형상일 수 있다. 게이트구조물(30)은 수평 게이트전극 또는 수평 워드라인이라고 지칭될 수 있다.
다른 실시예로서, 게이트구조물(30)은 도 4a 내지 도 4e에 도시된 방법에 의해 형성할 수도 있다.
비교예로서, 수평형 리세스(22)를 텅스텐층으로 완전히 갭필할 수 있다. 텅스텐 증착시 육불화(WF6) 가스/H2 가스를 이용하는데, 이 때 발생되는 부산물 중 불화수소(HF)는 이온화(ionization)되기 쉽다. 이온화된 불화수소(HF)는 수직채널구조물(CP)의 터널절연층(16) 및 전하저장층(15)을 손상시킬 수 있다. 수직채널구조물(CP)이 손상되면 셀 특성을 급격하게 열화시킨다. 부연하면, 텅스텐층 갭필 공정에서 보이드가 발생하게 되면, 텅스텐 흄(W fume)으로 지칭되는 불화수소(HF)가 보이드에 집중적으로 포집된다. 이후 열공정 등을 통해 포집된 불화수소는 수직채널구조물(CP)을 손상시킬 수 있다.
다른 비교예로서, 수평형 리세스(22)를 텅스텐층으로 갭필하기 위해, 텅스텐 층 증착, 텅스텐층 부분 식각 및 텅스텐층 증착의 순서로 진행될 수 있다. 텅스텐층 부분 식각은 건식식각이 적용될 수 있다. 그러나, 건식식각에 의해서는 테이퍼드 프로파일을 균일하게 얻기 어렵다. 또한, 건식식각시 절연층(12) 등의 주변 구조물이 손실(loss)될 수 있다.
본 실시예는 게이트전극(29G)을 위한 텅스텐층 갭필 공정 중에 갭필에 유리한 V자형 프로파일(또는 테이퍼드 프로파일)의 제2오프닝(L12)을 형성하므로, 텅스텐층 갭필시 보이드를 최소화하거나 억제할 수 있다. 이로써 텅스텐 흄에 의한 셀 특성 열화를 방지할수 있다.
도 7은 다른 실시예에 따른 고종횡비 구조의 갭필 방법을 도시한 플로우차트이다. 도 8a 내지 도 8f는 다른 실시예에 따른 고종횡비 구조를 갭필하기 위한 일 예를 설명하기 위한 도면이다. 도 7 내지 도 8f는 수직형 고종횡비 구조(vertical high aspect ratio structure)의 갭필 방법을 설명하고 있다. 수직형 고종횡비 구조는 수직형 리세스를 포함할 수 있다.
도 7을 참조하면, 고종횡비 구조의 갭필 방법은 수직형 리세스 형성 단계(S201), 제1층 형성 단계(S202), 제1층의 산화물을 형성하기 위한 컨버팅 단계(S203), 제1층의 산화물 제거 단계(S204) 및 제2층 갭필 단계(S205)를 포함할 수 있다. 보이드없이 고종횡비의 수직형 리세스를 갭필하기 위해, 제1층 형성 단계(S202), 컨버팅 단계(S203) 및 제1층의 산화물 제거 단계(S204)는 수회 반복(S206)될 수 있다.
도 8a에 도시된 바와 같이, 기판(201) 상에 몰드구조물(202)이 형성될 수 있다. 기판(201)은 반도체프로세싱에 적합한 물질일 수 있다. 기판(201)은 반도체기판을 포함할 수 있다. 기판(201)은 실리콘을 함유하는 물질로 이루어질 수 있다. 기판(201)은 실리콘, 단결정 실리콘, 폴리실리콘, 비정질 실리콘, 실리콘저마늄, 단결정 실리콘저마늄, 다결정 실리콘저마늄, 탄소 도핑된 실리콘, 그들의 조합 또는 그들의 다층을 포함할 수 있다. 기판(201)은 저마늄과 같은 다른 반도체물질을 포함할 수도 있다. 기판(201)은 Ⅲ/Ⅴ족 반도체기판, 예컨대 GaAs과 같은 화합물반도체기판을 포함할 수도 있다. 기판(201)은 SOI(Silicon On Insulator) 기판을 포함할 수도 있다. 몰드구조물(202)은 절연물질을 포함할 수 있다. 몰드구조물(202)은 실리콘산화물, 실리콘질화물 또는 이들의 조합을 포함할 수 있다. 다른 실시예에서, 몰드구조물(202)은 기판(201)과 동일한 물질일 수 있다.
기판(201)의 일부 표면을 노출시키는 리세스(203)가 형성될 수 있다. 리세스(203)는 몰드구조물(202) 내에 형성될 수 있다. 리세스(203)를 형성하기 위해 몰드구조물(202)의 일부가 식각될 수 있다. 리세스(203)는 고종횡비를 가질 수 있다. 고종횡비는 높이(H) 대 폭(W)의 비율이 5:1 이상일 수 있다. 탑뷰로 볼 때, 리세스(203)는 써클, 타원 또는 사각형상일 수 있다. 리세스(203)의 측벽은 수직프로파일을 가질 수 있다. 리세스(203)는 기판(201)의 표면으로부터 수직하게 연장되는 수직형 고종횡비 구조일 수 있다. 이하, 리세스(203)를 '수직형 리세스(203)'라고 지칭하기로 한다. 수직형 리세스(203)는 기판(201)의 표면에 대해 수직하는 고종횡비를 가질 수 있다.
수직형 리세스(203)을 포함하는 기판(201)은 갭필타겟구조물이라고 지칭한다.
도 8b에 도시된 바와 같이, 수직형 리세스(203) 내에 제1층(204)이 형성될 수 있다. 제1층(204)은 수직형 리세스(203)를 부분적으로 갭필할 수 있다. 예컨대, 제1층(204)은 수직형 리세스(203)의 프로파일을 따라 컨포멀하게 형성될 수 있다. 제1층(204)은 수직형 리세스(203)의 저면에서의 두께와 수직형 리세스(203)의 측벽에서의 두께가 동일할 수 있다. 제1층(204)은 수직형 리세스(203)의 표면 상에 균일한 두께를 갖고 형성되므로, 라이너층(Liner layer)이라고도 지칭될 수 있다. 수직형 리세스(203)를 제1층(204)으로 부분 갭필하므로, 제1층(204)은 그 내부에 제1오프닝(V1)을 포함할 수 있다. 제1오프닝(V1)은 수직형 리세스(203)보다 작은 폭을 가질 수 있다. 제1오프닝(V1)은 좁은 갭(narrow gap)이라고 지칭될 수도 있다. 제1오프닝(V1)은 수직형 오프닝일 수 있다.
제1층(204)은 절연물질, 반도체물질, 금속물질 또는 이들의 조합을 포함할 수 있다. 제1층(204)은 실리콘, 금속, 금속질화물, 금속실리사이드 또는 이들의 조합을 포함할 수 있다. 제1층(204)은 화학기상증착법(CVD) 또는 원자층증착법(ALD)에 의해 형성될 수 있다. 제1층(204)은 텅스텐함유물질을 포함할 수 있다. 제1층(204)은 텅스텐층을 포함할 수 있다. 텅스텐층은 텅스텐소스물질로 WF6를 이용하고, 환원 가스로서 H2, SiH4, 및 B2H6 중 적어도 하나를 이용하여 증착할 수 있다. 다른 실시예에서, 텅스텐층은 W(CO)6와 같은 플루오린프리(Fluorine-free) 텅스텐소스를 이용하여 증착될 수 있다.
도 8c에 도시된 바와 같이, 컨버팅공정(205)이 수행될 수 있다. 컨버팅공정(205)은 제1층(204)의 표면을 개질하기 위한 공정일 수 있다. 컨버팅공정(205)은 산화 공정을 포함할 수 있다. 컨버팅공정(205)은 선택산화 공정을 포함할 수 있다. 컨버팅공정(205)은 열산화 또는 플라즈마산화를 포함할 수 있다.
컨버팅공정(205)은 제1층(204)의 표면을 선택적으로 산화시킬 수 있다. 컨버팅공정(205)에 의해 제1층(204)의 일부가 산화될 수 있다. 컨버팅공정(205)에 의해 산화물(206)이 형성될 수 있다. 산화물(206)은 제1층(204)의 산화물일 수 있다. 제1층(204)은 완전히 산화되지 않을 수 있다. 수직형 리세스(203)의 높이에 따라 제1층(204)의 산화량이 서로 다를 수 있다. 예컨대, 수직형 리세스(203)의 입구 또는 입구 근처에서 제1층(204)의 일부가 산화될 수 있고, 수직형 리세스(203)의 저부에서는 제1층(204)의 산화가 억제될 수 있다. 다른 실시예에서, 수직형 리세스(203)의 모든 부분에서 제1층(204)의 표면 산화가 수행될 수도 있다.
산화물(206)은 수직형 리세스(203)의 입구 및 입구 아래 부분을 채울 수 있다. 산화물(206)은 제1층(204)의 제1오프닝(V1)을 부분적으로 채울 수 있다. 산화물(206)은 비-컨포멀하게(non-conformally) 형성될 수 있다. 산화물(206)은 수직형 리세스(203)의 입구에서 제1두께(T1)를 갖고, 수직형 리세스(203)의 내부에서 제2두께(T2)를 가질 수 있다. 제1두께(T1)는 제2두께(T2)보다 더 클 수 있다. 제1두께(T1)는 제1오프닝(V1)의 입구를 밀폐시키는 두께일 수 있다. 산화물(206)은 제1오프닝(V1)의 종횡비를 변형시킬 수 있다.
제1층(204)이 텅스텐을 포함하는 경우, 산화물(206)은 텅스텐산화물(Tungsten oxide, WOx)일 수 있다. 컨버팅공정(205) 이후에 산화되지 않고 잔류하는 제1층(204)의 일부는 도면부호 204R 이라고 지칭한다. 제1층(204R)은 비-산화된 제1층이라고 지칭될 수도 있다. 제1층(204R)은 수직형 리세스(203)의 내부에만 잔류할 수 있다. 예컨대, 몰드구조물(202)의 상부 표면에서 제1층(204)이 모두 산화될 수 있고, 수직형 리세스(203)의 내부에서는 산화되지 않을 수 있다. 제1층(204R)은 U자형 또는 실린더 형상일 수 있다.
도 8d에 도시된 바와 같이, 산화물(206)이 선택적으로 제거될 수 있다. 산화물(206)이 제거됨에 따라 수직형 리세스(203) 내에 제2오프닝(V2)이 정의될 수 있다. 제2오프닝(V2)은 제1층(204R) 내에 정의될 수 있다. 제2오프닝(V2)은 V 자 형상일 수 있다. 제2오프닝(V2)은 제1오프닝(V1)보다 종횡비가 감소될 수 있다. 예컨대, 제2오프닝(V2)의 입구는 제1오프닝(V1)의 입구보다 폭이 넓어질 수 있다.
위와 같이, 산화물(206) 형성 단계 및 산화물(206) 제거 단계를 통해 제1오프닝(V1)은 제2오프닝(V2)으로 와이드닝될 수 있다.
제2오프닝(V2)의 측벽은 테이퍼드 프로파일 및 비-테이퍼드 프로파일을 포함할 수 있다. 예컨대, 제2오프닝(V2)의 상부 측벽은 기울어진 프로파일(sloped profile, SP)을 가질 수 있다. 기울어진 프로파일(SP)은 테이퍼드 프로파일에 대응될 수 있다. 제2오프닝(V2)의 하부 측벽은 버티컬 프로파일(Vertical profile, VP)을 가질 수 있다. 버티컬 프로파일(Vertical profile, VP)은 비-테이퍼드 프로파일에 대응될 수 있다. 위와 같은 기울어진 프로파일(SP)과 버티컬 프로파일(VP)에 의해 제2오프닝(V2)은 제1오프닝(V1)보다 감소된 종횡비를 가질 수 있다. 다른 실시예에서, 제2오프닝(V2)의 상부 및 하부 측벽은 기울어진 프로파일을 가질 수도 있다. 제2오프닝(V2)의 기울어진 프로파일 및 버티컬 프로파일은 제1층(204R)에 의해 제공될 수 있다.
산화물(206)은 제1층(204R)보다 더 빠르게 식각될 수 있다. 제1층(204R)에 대한 산화물(206)의 식각선택비는 약 20:1일 수 있다. 산화물(206)을 제거하기 위해 건식식각 또는 습식식각이 수행될 수 있다. 예컨대, 산화물(206)의 제거는 NF3 가스를 이용할 수 있고, 제1층(204R)에 대한 식각선택비 조절을 위해 NH3 가스 또는 비활성가스를 더 포함하여 진행할 수 있다.
산화물(206)을 제거하므써, 후속 제2층(도 8e의 207)의 갭필 공정에 유리한 테이퍼드 프로파일을 확보할 수 있다.
도 8e에 도시된 바와 같이, 제2층(207)이 형성될 수 있다. 제2층(207)은 수직형 리세스(203)를 갭필할 수 있다. 제2층(207)은 제2오프닝(V2)을 갭필할 수 있다. 제2층(207)은 제2오프닝(V2)을 완전히 채울 수 있다. 제2층(207)은 절연물질, 반도체물질, 금속물질 또는 이들의 조합을 포함할 수 있다. 제2층(207)은 실리콘, 금속, 금속질화물, 금속실리사이드 또는 이들의 조합을 포함할 수 있다. 제2층(207)은 화학기상증착법(CVD) 또는 원자층증착법(ALD)에 의해 형성될 수 있다. 제2층(207)은 텅스텐함유물질을 포함할 수 있다. 제2층(207)은 텅스텐층을 포함할 수 있다. 텅스텐층은 텅스텐소스물질로 WF6를 이용하고, 환원 가스로서 H2, SiH4, 및 B2H6 중 적어도 하나를 이용하여 증착할 수 있다. 다른 실시예에서, 텅스텐층은 W(CO)6와 같은 플루오린프리(Fluorine-free) 텅스텐소스를 이용하여 증착될 수 있다. 제2층(207)과 제1층(204R)은 동일 물질일 수 있다.
위와 같이, 제2층(207)을 형성하므로써, 수직형 리세스(203)는 제1층(204R)과 제2층(207)으로 완전히 갭필될 수 있다. 제1층(204R)과 제2층(207)은 보이드없이 수직형 리세스(203)를 갭필할 수 있다.
제1층(204R)과 제2층(207)의 스택은 갭필층(210)이라고 지칭될 수 있다. 제1층(204R)과 제2층(207)이 텅스텐층을 포함하는 경우, 갭필층(210)은 텅스텐층을 포함할 수 있다. 수직형 리세스(203)는 텅스텐층으로 완전히 채워질 수 있다.
도 8f에 도시된 바와 같이, 갭필층(210)은 평탄화될 수 있다. 갭필층(210)은 몰드구조물(202)의 상부면이 노출되도록 평탄화될 수 있다. 평탄화 공정에 의해, 수직형 리세스(203) 내에 갭필층 패턴(210G)이 형성될 수 있다. 갭필층 패턴(210G)은 제1층패턴(204L)과 제2층패턴(207G)을 포함할 수 있다. 제1층패턴(204L)은 제1층(204R)에 대응될 수 있고, 제2층패턴(207G)은 제2층(207)의 평탄화에 의해 형성될 수 있다.
갭필층 패턴(210G)은 도전물질일 수 있다. 갭필층 패턴(210G)은 텅스텐함유층일 수 있다. 갭필층 패턴(210G)은 텅스텐층일 수 있다. 갭필층 패턴(210G)은 수직형 리세스(203) 내에 보이드없이 형성될 수 있다.
도 9a 내지 도 9e는 일 실시예에 따른 고종횡비 구조를 갭필하기 위한 다른 예를 설명하기 위한 도면이다. 도 9a 내지 도 9e에 도시된 갭필 방법은 도 8a 내지 도 8f에 도시된 갭필 방법과 유사할 수 있다.
도 9a에 도시된 바와 같이, 기판(201) 상에 몰드구조물(202)이 형성될 수 있다. 몰드구조물(202)에 기판(201)의 일부 표면을 노출시키는 수직형 리세스(203)가 형성될 수 있다.
다음으로, 수직형 리세스(203) 내에 제1층(204')이 형성될 수 있다. 제1층(204')은 도 8b의 제1층(204)과 동일한 물질일 수 있다. 제1층(204')은 절연물질, 반도체물질, 금속물질 또는 이들의 조합을 포함할 수 있다. 제1층(204')은 실리콘, 금속, 금속질화물, 금속실리사이드 또는 이들의 조합을 포함할 수 있다. 제1층(204')은 화학기상증착법(CVD) 또는 원자층증착법(ALD)에 의해 형성될 수 있다. 제1층(204')은 텅스텐함유물질을 포함할 수 있다. 제1층(204')은 텅스텐층을 포함할 수 있다. 텅스텐층은 텅스텐소스물질로 WF6를 이용하고, 환원 가스로서 H2, SiH4, 및 B2H6 중 적어도 하나를 이용하여 증착할 수 있다. 다른 실시예에서, 텅스텐층은 W(CO)6와 같은 플루오린프리(Fluorine-free) 텅스텐소스를 이용하여 증착될 수 있다.
도 8b의 제1층(204)과 다르게 제1층(204')은 수직형 리세스(203)를 완전히 갭필할 수 있다. 제1층(204')은 내부에 보이드(204V) 및 심(seam, 204S)을 포함할 수 있다. 보이드(204V) 및 심(204S)은 수직형 리세스(203)의 고종횡비에 의해 초래될 수 있다.
도 9b에 도시된 바와 같이, 컨버팅공정(205')이 수행될 수 있다. 컨버팅공정(205')은 도 8c의 컨버팅공정(205)과 동일할 수 있다. 컨버팅공정(205')은 제1층(204')의 표면을 개질하기 위한 공정일 수 있다. 컨버팅공정(205')은 산화 공정을 포함할 수 있다. 컨버팅공정(205')은 선택산화 공정을 포함할 수 있다. 컨버팅공정(205')은 열산화 또는 플라즈마산화를 포함할 수 있다.
컨버팅공정(205')은 제1층(204')의 표면을 선택적으로 산화시킬 수 있다. 컨버팅공정(205')에 의해 제1층(204')의 일부가 산화될 수 있다. 컨버팅공정(205')에 의해 산화물(206')이 형성될 수 있다. 산화물(206')은 제1층(204')의 산화물일 수 있다. 제1층(204')은 완전히 산화되지 않을 수 있다. 수직형 리세스(203)의 높이에 따라 제1층(204')의 산화량이 서로 다를 수 있다. 예컨대, 수직형 리세스(203)의 입구 또는 입구 근처에서 제1층(204')의 일부가 산화될 수 있고, 수직형 리세스(203)의 저부에서는 제1층(204')이 산화되지 않을 수 있다. 수직형 리세스(203)의 입구는 산화물(206')로 밀폐될 수 있다. 다른 실시예에서, 수직형 리세스(203)의 모든 부분에서 제1층(204')의 표면 산화가 수행될 수도 있다.
산화물(206')은 수직형 리세스(203)의 입구 및 입구 아래 부분을 채울 수 있다. 산화물(206')은 제1층(204')의 심(204S) 및 보이드(204V)를 제거할 수 있다.
제1층(204')이 텅스텐을 포함하는 경우, 산화물(206')은 텅스텐산화물(WOx)일 수 있다. 컨버팅공정(205') 이후에 산화되지 않고 잔류하는 제1층(204')의 일부는 도면부호 204'R 이라고 지칭한다. 제1층(204'R)은 비-산화된 제1층이라고 지칭될 수도 있다. 다른 실시예에서, 제1층(204'R)은 수직형 리세스(203)의 내부에만 잔류할 수 있다. 예컨대, 몰드구조물(202)의 상부 표면에서 제1층(204')이 모두 산화될 수 있고, 수직형 리세스(203)의 내부에서는 산화되지 않을 수 있다.
도 9c에 도시된 바와 같이, 산화물(206')이 선택적으로 제거될 수 있다. 산화물(206')이 제거됨에 따라 수직형 리세스(203) 내에 오프닝(V3)이 정의될 수 있다. 오프닝(V3)은 제1층(204'R) 내에 정의될 수 있다. 오프닝(V3)은 V자 형상 또는 U자 형상일 수 있다. 오프닝(V3)은 수직형 리세스(203)보다 종횡비가 감소될 수 있다. 오프닝(V3)의 측벽은 테이퍼드 프로파일, 즉 기울어진 프로파일(SP)을 가질 수 있다. 위와 같은 기울어진 프로파일(SP)에 의해 오프닝(V3)의 입구는 바닥면보다 더 넓을 수 있다.
산화물(206')은 제1층(204'R)보다 더 빠르게 식각될 수 있다. 제1층(204'R)에 대한 산화물(206')의 식각선택비는 약 20:1일 수 있다. 산화물(206')을 제거하기 위해 건식식각 또는 습식식각이 수행될 수 있다. 예컨대, 산화물(206')의 제거는 NF3 가스를 이용할 수 있고, 제1층(204'R)에 대한 식각선택비 조절을 위해 NH3 가스 또는 비활성가스를 더 포함하여 진행할 수 있다.
도 9d에 도시된 바와 같이, 제2층(207')이 형성될 수 있다. 제2층(207')은 수직형 리세스(203)를 갭필할 수 있다. 제2층(207')은 오프닝(V3)을 갭필할 수 있다. 제2층(207')은 오프닝(V3)을 완전히 채울 수 있다. 제2층(207')은 절연물질, 반도체물질, 금속물질 또는 이들의 조합을 포함할 수 있다. 제2층(207')은 실리콘, 금속, 금속질화물, 금속실리사이드 또는 이들의 조합을 포함할 수 있다. 제2층(207')은 화학기상증착법(CVD) 또는 원자층증착법(ALD)에 의해 형성될 수 있다. 제2층(207')은 텅스텐함유물질을 포함할 수 있다. 제2층(207')은 텅스텐층을 포함할 수 있다. 텅스텐층은 텅스텐소스물질로 WF6를 이용하고, 환원 가스로서 H2, SiH4, 및 B2H6 중 적어도 하나를 이용하여 증착할 수 있다. 다른 실시예에서, 텅스텐층은 W(CO)6와 같은 플루오린프리(Fluorine-free) 텅스텐소스를 이용하여 증착될 수 있다. 제2층(207')과 제1층(204'R)은 동일 물질일 수 있다.
위와 같이, 제2층(207')을 형성하므로써, 수직형 리세스(203)는 제1층(204'R)과 제2층(207')으로 완전히 갭필될 수 있다. 제1층(204'R)과 제2층(207')은 보이드없이 수직형 리세스(203)를 갭필할 수 있다.
제1층(204'R)과 제2층(207')의 스택은 갭필층(210')이라고 지칭될 수 있다. 제1층(204'R)과 제2층(207')이 텅스텐층을 포함하는 경우, 수직형 리세스(203)는 텅스텐층으로 완전히 채워질 수 있다.
도 9e에 도시된 바와 같이, 갭필층(210')은 평탄화될 수 있다. 갭필층(210')은 몰드구조물(202)의 상부면이 노출되도록 평탄화될 수 있다. 평탄화 공정에 의해, 수직형 리세스(203) 내에 갭필층 패턴(210'G)이 형성될 수 있다. 갭필층 패턴(210'G)은 제1층패턴(204'L)과 제2층패턴(207'G)을 포함할 수 있다. 제1층패턴(204'L)은 제1층(204'R)에 대응될 수 있고, 제2층패턴(207'G)은 제2층(207')의 평탄화에 의해 형성될 수 있다.
갭필층 패턴(210'G)은 텅스텐함유층일 수 있다. 갭필층 패턴(210'G)은 텅스텐층일 수 있다. 갭필층 패턴(210'G)은 수직형 리세스(203) 내에 보이드없이 형성될 수 있다.
상술한 실시예들에서, 갭필층 패턴(210G, 210'G)은 메모리 장치의 일부일 수 있다. 갭필층 패턴(210G, 210'G)은 매립워드라인(Buried wordline), 매립비트라인(Buried bitline), 비아(via), 플러그(Plug), TSV(Through Silicon Via) 등을 포함할 수 있다. 예컨대, 매립워드라인, 매립비트라인, 플러그 등은 DRAM의 일부일 수 있다.
도 10a 내지 도 10g는 반도체장치의 매립 워드라인 형성 방법을 설명하기 위한 도면이다.
도 10a에 도시된 바와 같이, 기판(41)에 소자분리층(42)이 형성될 수 있다. 소자분리층(42)에 의해 활성영역(44)이 정의된다. 소자분리층(42)은 STI 공정에 의해 형성될 수 있다. STI 공정은 다음과 같다. 기판(41)을 식각하여 분리트렌치(43)를 형성한다. 분리트렌치(43)는 절연물질로 채워지고, 이에 따라 소자분리층(42)이 형성된다. 소자분리층(42)은 실리콘산화물, 실리콘질화물 또는 이들의 조합을 포함할 수 있다. 화학기상증착(CVD) 또는 다른 증착공정은 절연물질로 분리트렌치(43)를 채우는데 사용될 수 있다. 소자분리층(42)을 형성하기 위해 절연물질 형성 이후에, CMP(chemical mechanical polishing)와 같은 평탄화 공정(planarization process)이 부가적으로 진행될 수 있다. 활성영역(44)은 섬 형상일 수 있고, 소자분리층(42)에 의해 서라운딩(Surrounding)될 수 있다.
다음으로, 기판(41) 내에 게이트트렌치(45)가 형성될 수 있다. 게이트트렌치(45)는 활성영역(44) 및 소자분리층(42)을 횡단하는 라인 형상을 가질 수 있다. 게이트트렌치(45)는 기판(41) 상에 마스크패턴(도시 생략)을 형성하고, 마스크 패턴을 식각 마스크로 이용한 식각 공정에 의해 형성될 수 있다. 게이트트렌치(45)를 형성하기 위해, 식각장벽으로서 하드마스크층(HM)이 사용될 수 있다. 하드마스크층(HM)은 마스크패턴에 의해 패터닝된 형상일 수 있다. 하드마스크층(HM)은 실리콘산화물을 포함할 수 있다. 게이트트렌치(45)의 저면은 소자분리층(42)의 저면보다 높은 레벨일 수 있다. 게이트트렌치(45)의 깊이는 후속 매립워드라인의 평균 단면적을 크게 할 수 있는 충분한 깊이를 가질 수 있다. 이에 따라, 매립워드라인의 저항을 감소시킬 수 있다. 다른 실시예에서, 게이트트렌치(45)의 바텀 모서리는 곡률을 가질 수 있다. 이와 같이 곡률을 갖도록 형성하므로써, 게이트트렌치(45)의 바텀부에서 요철을 최소화하고, 그에 따라 게이트전극의 채움(filling)을 용이하게 수행할 수 있다.
게이트트렌치(45) 형성 이후에, 소자분리층(42)의 일부를 리세스시켜 게이트트렌치(45) 아래의 활성영역(44)을 돌출시킬 수 있다. 예를 들어, 게이트트렌치(45)의 연장 방향에서 게이트트렌치(45) 아래의 소자분리층(42)을 선택적으로 리세스시킬 수 있다. 이에 따라, 게이트트렌치(45) 아래에 핀영역(fin region, 44F)이 형성될 수 있다. 핀영역(44F)은 채널영역의 일부가 될 수 있다.
게이트트렌치(45)는 도 8a의 수직형 리세스(203)에 대응될 수 있다. 게이트트렌치(45)는 '워드라인트렌치'라고 지칭될 수도 있다.
도 10b에 도시된 바와 같이, 게이트트렌치(45)의 바닥면 및 측벽들 상에 게이트절연층(46)이 형성될 수 있다. 게이트절연층(46)을 형성하기 전에, 게이트트렌치(45) 표면의 식각손상을 치유할 수 있다. 예컨대, 열산화 처리에 의해 희생산화물을 형성한 후, 희생산화물을 제거할 수 있다.
게이트절연층(46)은 열산화 공정(Thermal Oxidation)에 의해 형성될 수 있다. 예컨대, 게이트트렌치(45)의 바닥 및 측벽들을 산화시켜 게이트절연층(46)을 형성할 수 있다.
다른 실시예에서, 게이트절연층(46)은 화학기상증착(Chemical Vapor Deposition; CVD) 또는 원자층증착(Atomic Layer Deposition; ALD) 등의 증착법에 의해 형성될 수 있다. 게이트절연층(46)은 고유전물질, 산화물, 질화물, 산화 질화물 또는 이들의 조합을 포함할 수 있다. 고유전물질은 하프늄함유물질을 포함할 수 있다. 하프늄함유물질은 하프늄산화물, 하프늄실리콘산화물, 하프늄실리콘산화질화물 또는 그들의 조합을 포함할 수 있다. 다른 실시예에서, 고유전물질은 란탄산화물, 란탄알루미늄산화물, 지르코늄산화물, 지르코늄실리콘산화물, 지르코늄실리콘산화질화물, 알루미늄산화물 및 그들의 조합을 포함할 수 있다. 고유전물질로는 공지된 다른 고유전물질이 선택적으로 사용될 수도 있다.
다른 실시예에서, 게이트절연층(46)은 라이너폴리실리콘층을 증착한 후, 라이너폴리실리콘층을 라디칼산화시켜 형성할 수 있다.
또다른 실시예에서, 게이트절연층(46)은 라이너실리콘질화물층을 형성한 후, 라이너실리콘질화물층을 라디칼산화시켜 형성할 수도 있다.
다음으로, 게이트절연층(46) 상에 배리어층(47A)이 형성될 수 있다. 배리어층(47A)은 금속질화물, 금속실리콘질화물 또는 이들의 조합을 포함할 수 있다. 예컨대, 배리어층(47A)은 티타늄질화물(TiN), 티타늄실리콘질화물(TiSiN), 텅스텐질화물(WN), 텅스텐실리콘질화물(WSiN)을 포함할 수 있다.
다음으로, 배리어층(47A) 상에 제1도전층(48A)이 형성될 수 있다. 제1도전층(48A)은 금속, 금속질화물 또는 이들의 조합을 포함할 수 있다. 제1도전층(48A)은 텅스텐을 포함할 수 있다. 제1도전층(48A)은 티타늄질화물을 포함할 수도 있다.
제1도전층(48A)은 도 8b의 제1층(204)에 대응될 수 있다. 제1도전층(48A)은 그 내부에 제1오프닝(V11)을 포함할 수 있다.
도 10c에 도시된 바와 같이, 제1도전층(48A)은 산화공정(49)에 노출될 수 있다. 산화공정(49)은 도 8c의 컨버팅공정(205)에 대응될 수 있다.
산화공정(49)에 의해 제1도전층(48A)의 표면을 선택적으로 산화시킬 수 있다. 산화공정(49)에 의해 산화물(50)이 형성될 수 있다. 산화물(50)은 제1도전층(48A)의 산화물일 수 있다. 제1도전층(48A)은 완전히 산화되지 않을 수 있다. 게이트트렌치(45)의 높이에 따라 제1도전층(48A)의 산화량이 서로 다를 수 있다. 예컨대, 게이트트렌치(45)의 입구 또는 입구 근처에서 제1도전층(48A)의 일부가 산화될 수 있고, 게이트트렌치(45)의 저부에서는 제1도전층(48A)이 산화되지 않을 수 있다. 다른 실시예에서, 게이트트렌치(45)의 모든 부분에서 제1도전층(48A)의 표면 산화가 수행될 수도 있다.
산화물(50)은 게이트트렌치(45)의 입구 및 입구 아래 부분을 채울 수 있다. 산화물(50)은 제1도전층(48A)의 제1오프닝(V11)을 부분적으로 채울 수 있다. 산화물(50)은 제1오프닝(V11)의 종횡비를 변형시킬 수 있다.
제1도전층(48A)이 텅스텐을 포함하는 경우, 산화물(50)은 텅스텐산화물(WOx)일 수 있다. 산화공정(49) 이후에 산화되지 않고 잔류하는 제1도전층(48A)의 일부는 도면부호 48R 이라고 지칭한다. 제1도전층(48R)은 게이트트렌치(45)의 내부에 잔류할 수 있다. 예컨대, 기판(41)의 상부 표면에서 제1도전층(48A)이 모두 산화될 수 있고, 게이트트렌치(45)의 내부에서는 산화되지 않을 수 있다. 산화물(50)은 제1오프닝(V11)의 입구를 밀폐시킬 수 있다.
도 10d에 도시된 바와 같이, 산화물(50)이 선택적으로 제거될 수 있다. 산화물(50)에 제거됨에 따라 게이트트렌치(45) 내에 제2오프닝(V12)이 정의될 수 있다. 제2오프닝(V12)은 제1도전층(48R) 내에 정의될 수 있다. 제2오프닝(V12)은 V자 형상 또는 U자 형상일 수 있다. 제2오프닝(V12)은 제1오프닝(V11)보다 종횡비가 감소될 수 있다. 예컨대, 제2오프닝(V12)의 입구는 제1오프닝(V11)의 입구보다 폭이 넓어질 수 있다. 제2오프닝(V12)은 테이퍼드 프로파일, 즉 기울어진 프로파일(SP)을 가질 수 있다.
위와 같이, 산화물(50) 형성 단계 및 산화물(50) 제거 단계를 통해 제1오프닝(V11)은 제2오프닝(V12)으로 와이드닝될 수 있다. 제2오프닝(V12)은 제1오프닝(V11)보다 감소된 종횡비를 가질 수 있다. 제2오프닝(V12)의 입구는 내부보다 넓을 수 있다.
산화물(50)은 제1도전층(48R)보다 더 빠르게 식각될 수 있다. 제1도전층(48R)에 대한 산화물(50)의 식각선택비는 약 20:1일 수 있다. 산화물(50)을 제거하기 위해 건식식각 또는 습식식각이 수행될 수 있다. 예컨대, 산화물(50)의 제거는 NF3 가스를 이용할 수 있고, 제1도전층(48R)에 대한 식각선택비 조절을 위해 NH3 가스 또는 비활성가스를 더 포함하여 진행할 수 있다. 배리어층(47A) 및 게이트절연층(46)에 대한 산화물(50)의 식각선택비는 약 20:1 이상일 수 있다.
도 10e에 도시된 바와 같이, 제2도전층(51)이 형성될 수 있다. 제2도전층(51)은 게이트트렌치(45)를 완전히 갭필할 수 있다. 제2도전층(51)은 제2오프닝(V12)을 갭필할 수 있다. 제2도전층(51)은 제2오프닝(V12)을 완전히 채울 수 있다. 제2도전층(51)은 제1도전층(48R)과 동일 물질일 수 있다. 제2도전층(51)은 금속, 금속질화물 또는 이들의 조합을 포함할 수 있다. 제2도전층(51)은 화학기상증착법(CVD) 또는 원자층증착법(ALD)에 의해 형성될 수 있다. 제2도전층(51)은 텅스텐함유물질을 포함할 수 있다. 제2도전층(51)은 텅스텐층을 포함할 수 있다. 텅스텐층은 텅스텐소스물질로 WF6를 이용하고, 환원 가스로서 H2, SiH4, 및 B2H6 중 적어도 하나를 이용하여 증착할 수 있다. 다른 실시예에서, 텅스텐층은 W(CO)6와 같은 플루오린프리(Fluorine-free) 텅스텐소스를 이용하여 증착될 수 있다.
위와 같이, 제2도전층(51)을 형성하므로써, 게이트트렌치(45)는 제1도전층(48R)과 제2도전층(51)으로 완전히 갭필될 수 있다. 제1도전층(48R)과 제2도전층(51)은 보이드없이 게이트트렌치(45)를 갭필할 수 있다.
제1도전층(48R)과 제2도전층(51)의 스택은 워드라인도전층 또는 게이트도전층이라고 지칭될 수 있다. 제1도전층(48R)과 제2도전층(51)이 텅스텐층을 포함하는 경우, 게이트트렌치(45)는 텅스텐층으로 채워질 수 있다.
도 10f에 도시된 바와 같이, 매립 워드라인(52W)이 형성될 수 있다. 매립 워드라인(52W)을 형성하기 위해, 제2도전층(51) 및 배리어층(47A)의 평탄화 및 에치백 공정이 순차적으로 수행될 수 있다. 예컨대, 제2도전층(51)은 하드마스크층(HM)의 상부면이 노출되도록 평탄화되고, 후속하여 게이트트렌치(45) 내에 매립 워드라인(52W)이 형성되도록 에치백될 수 있다. 매립 워드라인(52W)의 상부 표면은 기판(41)의 상부 표면보다 낮은 레벨일 수 있다. 매립 워드라인(52W)은 배리어(47), 제1도전층패턴(48L) 및 제2도전층패턴(51G)을 포함할 수 있다. 제1도전층패턴(48L)은 제1도전층(48R)에 대응될 수 있고, 제2도전층패턴(51G)은 제2도전층(51)의 평탄화 및 에치백 공정에 의해 형성될 수 있다. 배리어(47)는 배리어층(47A)의 평탄화 및 에치백공정에 의해 형성될 수 있다. 배리어(47), 제1도전층패턴(48L) 및 제2도전층패턴(51G)의 상부 표면은 동일 레벨일 수 있다.
제1도전층패턴(48L) 및 제2도전층패턴(51G)이 텅스텐층을 포함하고, 배리어(47)가 티타늄질화물을 포함하는 경우, 매립 워드라인(52W)은 TiN/W 스택일 수 있다. 따라서, 게이트트렌치(45)는 TiN/W 스택으로 채워질 수 있다.
도 10g에 도시된 바와 같이, 매립 워드라인(52W) 상에 워드라인캡핑층(53)이 형성될 수 있다. 워드라인캡핑층(53)은 절연물질을 포함한다. 매립 워드라인(52W) 상에서 게이트트렌치(45)의 나머지 부분이 워드라인캡핑층(53)으로 채워진다. 워드라인캡핑층(53)은 실리콘질화물을 포함할 수 있다. 다른 실시예에서, 워드라인캡핑층(53)은 실리콘산화물을 포함할 수 있다. 또다른 실시예에서, 워드라인캡핑층(53)은 NON(Nitride-Oxide-Nitride) 구조일 수 있다. 워드라인캡핑층(53)의 상부 표면은 하드마스크층(HM)의 상부 표면과 동일 레벨일 수 있다. 이를 위해, 워드라인캡핑층(53) 형성시 CMP(Chemical Mechanical Polishing) 공정이 수행될 수 있다.
다른 실시예로서, 매립 워드라인(52W)은 도 9a 내지 도 9e에 도시된 방법에 의해 형성할 수도 있다.
도 11a 내지 도 11f는 반도체장치의 콘택플러그 형성 방법을 설명하기 위한 도면이다.
도 11a에 도시된 바와 같이, 기판(61)에 불순물영역(62)이 형성될 수 있다. 기판(61) 상에 트랜지스터의 플라나게이트(Planar Gate, PG)가 형성될 수 있다. 불순물영역(62)은 트랜지스터의 소스/드레인영역을 포함할 수 있다. 불순물영역(62)은 n형 불순물, p형 불순물 또는 이들의 조합을 포함할 수 있다. 플라나게이트(PG)는 게이트절연층과 게이트전극의 스택을 포함할 수 있다. 다른 실시예에서, 플라나게이트(PG) 외에 비-플라나 게이트(Non-Planar Gate)가 형성될 수도 있다. 비-플라나 게이트는 핀펫(FinFet)의 게이트를 포함할 수 있다.
기판(61) 상에 층간절연층(63)이 형성될 수 있다. 층간절연층(63)은 실리콘산화물, 실리콘질화물 또는 이들의 조합을 포함할 수 있다.
층간절연층(63)에 콘택홀(64)이 형성될 수 있다. 층간절연층(63)의 일부를 식각하여 불순물영역(62)의 표면을 노출시키는 콘택홀(64)을 형성할 수 있다. 콘택홀(64)은 도 8a의 수직형 리세스(203)에 대응될 수 있다.
도 11b에 도시된 바와 같이, 불순물영역(62)의 표면에 금속실리사이드층(65)이 형성될 수 있다. 금속실리사이드층(65) 상에 배리어층(66A)이 형성될 수 있다. 배리어층(66A)은 콘택홀(64)의 프로파일을 따라 층간절연층(63) 상에 형성될 수 있다. 배리어층(66A) 상에 제1도전층(67A)이 형성될 수 있다. 제1도전층(67A)은 도 8b의 제1층(204)에 대응될 수 있다. 제1도전층(67A)은 텅스텐층을 포함할 수 있다. 제1도전층(67A)은 제1오프닝(V1)을 포함할 수 있다.
도 11c에 도시된 바와 같이, 제1도전층(67A)은 산화공정(68)에 노출될 수 있다. 산화공정(68)은 도 8c의 컨버팅공정(205)에 대응될 수 있다.
산화공정(68)에 의해 제1도전층(67A)의 표면을 선택적으로 산화시킬 수 있다. 산화공정(68)에 의해 산화물(69)이 형성될 수 있다. 산화물(69)은 제1도전층(67A)의 산화물일 수 있다. 제1도전층(67A)은 완전히 산화되지 않을 수 있다. 콘택홀(64)의 높이에 따라 제1도전층(67A)의 산화량이 서로 다를 수 있다. 예컨대, 콘택홀(64)의 입구 또는 입구 근처에서 제1도전층(67A)의 일부가 산화될 수 있고, 콘택홀(64)의 저부에서는 제1도전층(67A)이 산화되지 않을 수 있다. 다른 실시예에서, 콘택홀(64)의 모든 부분에서 제1도전층(67A)의 표면 산화가 수행될 수도 있다.
산화물(69)은 콘택홀(64)의 입구 및 입구 아래 부분을 채울 수 있다. 산화물(69)은 제1도전층(67A)의 제1오프닝(V1)을 부분적으로 채울 수 있다. 산화물(69)은 제1오프닝(V1)의 종횡비를 변형시킬 수 있다. 산화물(69)은 제1오프닝(V1)의 입구를 밀폐시킬 수 있다.
제1도전층(67A)이 텅스텐을 포함하는 경우, 산화물(69)은 텅스텐산화물(WOx)일 수 있다. 산화공정(68) 이후에 산화되지 않고 잔류하는 제1도전층(67A)의 일부는 도면부호 67R 이라고 지칭한다. 제1도전층(67R)은 콘택홀(64)의 내부에 잔류할 수 있다. 예컨대, 층간절연층(63)의 상부 표면에서 제1도전층(67A)이 모두 산화될 수 있고, 콘택홀(64)의 저부에서는 산화되지 않을 수 있다. 산화물(69)은 제1오프닝(V1)의 입구를 밀폐시킬 수 있다.
도 11d에 도시된 바와 같이, 산화물(69)이 선택적으로 제거될 수 있다. 산화물(69)이 제거됨에 따라 콘택홀(64) 내에 제2오프닝(V2)이 정의될 수 있다. 제2오프닝(V2)은 제1도전층(67R) 내에 정의될 수 있다. 제2오프닝(V2)은 V자 형상 또는 U자 형성일 수 있다. 제2오프닝(V2)은 제1오프닝(V1)보다 종횡비가 감소될 수 있다. 예컨대, 제2오프닝(V2)의 입구는 제1오프닝(V1)의 입구보다 폭이 넓어질 수 있다. 제2오프닝(V2)은 테이퍼드 프로파일, 즉 기울어진 프로파일(SP)을 가질 수 있다.
위와 같이, 산화물(69) 형성 단계 및 산화물(69) 제거 단계를 통해 제1오프닝(V1)은 제2오프닝(V2)으로 와이드닝될 수 있다. 제2오프닝(V2)은 제1오프닝(V1)보다 감소된 종횡비를 가질 수 있다. 제2오프닝(V2)의 입구는 내부보다 넓을 수 있다.
산화물(69)은 제1도전층(67R)보다 더 빠르게 식각될 수 있다. 제1도전층(67R)에 대한 산화물(69)의 식각선택비는 약 20:1일 수 있다. 산화물(69)을 제거하기 위해 건식식각 또는 습식식각이 수행될 수 있다. 예컨대, 산화물(69)의 제거는 NF3 가스를 이용할 수 있고, 제1도전층(67R)에 대한 식각선택비 조절을 위해 NH3 가스 또는 비활성가스를 더 포함하여 진행할 수 있다. 배리어층(66A)에 대한 산화물(69)의 식각선택비는 약 20:1 이상일 수 있다.
도 11e에 도시된 바와 같이, 제2도전층(70)이 형성될 수 있다. 제2도전층(70)은 콘택홀(64)을 완전히 갭필할 수 있다. 제2도전층(70)은 제2오프닝(V2)을 갭필할 수 있다. 제2도전층(70)은 제2오프닝(V2)을 완전히 채울 수 있다. 제2도전층(70)은 제1도전층(67R)과 동일 물질일 수 있다. 제2도전층(70)은 텅스텐층을 포함할 수 있다. 텅스텐층은 텅스텐소스물질로 WF6를 이용하고, 환원 가스로서 H2, SiH4, 및 B2H6 중 적어도 하나를 이용하여 증착할 수 있다. 다른 실시예에서, 텅스텐층은 W(CO)6와 같은 플루오린프리(Fluorine-free) 텅스텐소스를 이용하여 증착될 수 있다.
위와 같이, 제2도전층(70)을 형성하므로써, 콘택홀(64)은 제1도전층(67R)과 제2도전층(70)으로 완전히 갭필될 수 있다. 제1도전층(67R)과 제2도전층(70)은 보이드없이 콘택홀(64)을 갭필할 수 있다.
제1도전층(67R)과 제2도전층(70)의 스택은 콘택도전층이라고 지칭될 수 있다. 제1도전층(67R)과 제2도전층(70)이 텅스텐층을 포함하는 경우, 콘택홀(64)은 텅스텐층으로 채워질 수 있다.
도 11f에 도시된 바와 같이, 콘택플러그(71)가 형성될 수 있다. 콘택플러그(71)를 형성하기 위해, 제2도전층(70) 및 배리어층(66A)의 평탄화가 수행될 수 있다. 예컨대, 제2도전층(70)과 배리어층(66A)은 층간절연층(63)의 상부면이 노출되도록 평탄화될 수 있다. 콘택플러그(71)는 배리어(66), 제1도전층패턴(67R) 및 제2도전층패턴(70G)을 포함할 수 있다. 제1도전층패턴(67R)은 제1도전층(67R)에 대응될 수 있고, 제2도전층패턴(70G)은 제2도전층(70)의 평탄화에 의해 형성될 수 있다. 배리어(66)는 배리어층(66A)의 평탄화에 의해 형성될 수 있다. 배리어(66), 제1도전층패턴(67R) 및 제2도전층패턴(70G)의 상부 표면은 동일 레벨일 수 있다.
제1도전층패턴(67R) 및 제2도전층패턴(70G)이 텅스텐층을 포함하고, 배리어(66)가 티타늄질화물을 포함하는 경우, 콘택홀(64)은 TiN/W 스택으로 채워질 수 있다. 예컨대, 제1도전층패턴(67R)과 제2도전층패턴(70G)의 스택은 텅스텐플러그가 될 수 있다.
다른 실시예로서, 콘택플러그(71)는 도 9a 내지 도 9e에 도시된 방법에 의해 형성할 수도 있다.
다른 실시예로서, 콘택플러그(71)는 수직형 NAND의 워드라인콘택일 수 있다.
도 12는 수직형 NAND의 워드라인콘택을 도시한 도면이다.
도 12를 참조하면, 워드라인 패드부(400)는 복수의 워드라인(401A~401D)과 복수의 절연층(402)이 교대로 적층될 수 있다. 워드라인 패드부(400)는 도 6j에 도시된 게이트구조물(30)의 끝단부를 지칭할 수 있다. 복수의 워드라인(401A~401D)은 도 6a 내지 도 6j에 도시된 방법에 의해 형성될 수 있다. 절연층(402)은 도 6a 내지 도 6j에 도시된 절연층(12)에 대응될 수 있다. 복수의 워드라인(401A~401D)은 각각 수평형 리세스(401L) 내에 형성될 수 있다. 따라서, 복수의 워드라인(401A~401D)은 수평형 고종횡비 구조일 수 있고, 보이드-프리 텅스텐(void-free W) 갭필로 형성될 수 있다.
워드라인 패드부(400)는 계단형 구조를 포함할 수 있다. 워드라인 패드부(400)는 층간절연층(403)으로 커버링될 수 있다. 층간절연층(403)을 관통하는 수직형 리세스(404V) 내에 워드라인콘택(404A~404D)이 형성될 수 있다. 워드라인콘택(404A~404D)은 각각 워드라인(401A~401D)에 접속될 수 있다. 워드라인콘택(404A~404D)은 텅스텐층을 포함할 수 있다. 워드라인콘택(404A~404D)은 콘택플러그(71)에 대응될 수 있다. 따라서, 복수의 워드라인콘택(404A~404D)은 수직형 리세스(404V) 내에 형성되는 수직형 고종횡비 구조일 수 있고, 전술한 실시예들의 보이드-프리 텅스텐 갭필로 형성될 수 있다.
위와 같이, 워드라인콘택(404A~404D)은 동일한 폭을 갖고, 서로 다른 높이를 가질 수 있다. 워드라인콘택(404A~404D)은 서로 다른 종횡비를 가질 수 있다.
워드라인콘택(404A~404D)은 전술한 실시예들에 따른 갭필 방법에 의해 형성될 수 있다. 이와 같이, 전술한 실시예들에 따른 갭필 방법은 서로 다른 종횡비를 갖는 고종횡비 구조의 갭필 공정에도 적용될 수 있다.
전술한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
11 : 하부 구조물 12 : 절연층
13 : 희생층 14 : 채널홀
15 : 전하저장층 16 : 터널절연층
17 : 채널층 18 : 코어절연층
19 : 도전패드 20 : 캡핑층
21 : 슬릿 22 : 수평형 리세스
23 : 블록킹층 24A : 배리어물질
25R : 제1도전물질 26 : 컨버팅 공정
27 : 산화물 28 : 제2도전물질
29 : 게이트층 29G : 게이트전극
30 : 게이트구조물
13 : 희생층 14 : 채널홀
15 : 전하저장층 16 : 터널절연층
17 : 채널층 18 : 코어절연층
19 : 도전패드 20 : 캡핑층
21 : 슬릿 22 : 수평형 리세스
23 : 블록킹층 24A : 배리어물질
25R : 제1도전물질 26 : 컨버팅 공정
27 : 산화물 28 : 제2도전물질
29 : 게이트층 29G : 게이트전극
30 : 게이트구조물
Claims (30)
- 리세스를 포함하는 갭필 타겟 구조물을 형성하는 단계;
상기 리세스의 프로파일을 따라 컨포멀하게 제1층을 형성하여 상기 리세스의 입구보다 좁은 입구를 갖는 제1오프닝을 제공하는 단계;
상기 제1오프닝의 입구를 밀폐시키는 상기 제1층의 산화물을 형성하기 위해, 상기 제1층을 산화 공정에 노출시키는 단계;
상기 제1층의 산화물을 선택적으로 제거하여 상기 제1오프닝보다 넓은 입구를 갖는 제2오프닝을 형성하는 단계; 및
상기 제2오프닝을 갭필하는 제2층을 형성하는 단계
를 포함하는 고종횡비 구조 갭필 방법.
- ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 산화 공정은,
상기 제1층의 표면을 부분적으로 산화시키는 단계를 포함하는 고종횡비 구조 갭필 방법.
- ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 제1층의 산화물은 비-컨포멀하게 형성하되,
상기 제1층의 산화물의 일측은 상기 제1오프닝의 입구를 밀폐시키는 제1두께를 갖고, 상기 제1층의 산화물의 타측은 상기 제1두께보다 작은 제2두께를 갖는
고종횡비 구조 갭필 방법.
- ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 제1층은 금속을 포함하고, 상기 제1층의 산화물은 상기 금속의 산화물을 포함하는 고종횡비 구조 갭필 방법.
- ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 제1층은 텅스텐을 포함하고, 상기 제1층의 산화물은 상기 텅스텐의 산화물을 포함하는 고종횡비 구조 갭필 방법.
- ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 제1층 및 제2층은 텅스텐을 포함하고, 상기 제1층의 산화물은 상기 텅스텐의 산화물을 포함하는 고종횡비 구조 갭필 방법.
- ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 리세스를 포함하는 갭필 타겟 구조물을 형성하는 단계는,
기판 상에 제1절연층, 희생층 및 제2절연층의 순서로 적층된 스택구조물을 형성하는 단계;
상기 스택구조물을 식각하여 슬릿을 형성하는 단계; 및
상기 제1절연층과 제2절연층 사이에 수평형 리세스를 형성하기 위해, 상기 슬릿을 통해 상기 희생층을 선택적으로 제거하는 단계를 포함하고,
상기 수평형 리세스는 상기 기판의 표면에 대해 평행하는 종횡비를 갖는
고종횡비 구조 갭필 방법.
- ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 리세스를 포함하는 갭필 타겟 구조물을 형성하는 단계는,
기판 상에 몰드구조물을 형성하는 단계; 및
상기 몰드구조물을 식각하여 수직형 리세스를 형성하는 단계를 포함하고,
상기 수직형 리세스는 상기 기판의 표면에 대해 수직하는 종횡비를 갖는
고종횡비 구조 갭필 방법.
- ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 리세스를 포함하는 갭필 타겟 구조물을 형성하는 단계는,
기판을 식각하여 수직형 리세스를 형성하는 단계를 포함하고,
상기 수직형 리세스는 상기 기판의 표면에 대해 수직하는 종횡비를 갖는
고종횡비 구조 갭필 방법.
- ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 제1층을 형성하는 단계, 상기 제1층을 산화 공정에 노출시키는 단계 및 상기 제2오프닝을 형성하는 단계를 반복하는 단계를 더 포함하는 고종횡비 구조 갭필 방법.
- 복수의 절연층과 상기 복수의 절연층 사이에 정의된 복수의 수평형 리세스를 포함하는 갭필 타겟 구조물을 형성하는 단계;
상기 복수의 수평형 리세스 각각의 프로파일을 따라 컨포멀하게 제1층을 형성하여 상기 복수의 수평형 리세스 각각의 입구보다 좁은 입구를 갖는 복수의 제1오프닝을 제공하는 단계;
상기 복수의 제1오프닝 각각의 입구를 밀폐시키는 상기 제1층의 산화물을 형성하기 위해, 상기 제1층을 산화 공정에 노출시키는 단계;
상기 수평형 리세스 내에 상기 제1오프닝보다 입구가 넓은 복수의 제2오프닝을 갖는 비-산화된 제1층을 잔류시키기 위해, 상기 제1층의 산화물을 선택적으로 제거하는 단계; 및
상기 복수의 제2오프닝을 갭필하는 제2층을 형성하는 단계
를 포함하는 반도체장치 제조 방법.
- ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈제11항에 있어서,
상기 산화 공정은,
상기 제1층의 표면을 부분적으로 산화시키는 단계를 포함하는 반도체장치 제조 방법.
- ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈제11항에 있어서,
상기 제1층의 산화물은 비-컨포멀하게 형성하되,
상기 제1층의 산화물의 일측은 상기 복수의 제1오프닝 각각의 입구를 밀폐시키는 제1두께를 갖고, 상기 제1층의 산화물의 타측은 상기 제1두께보다 작은 제2두께를 갖는
반도체장치 제조 방법.
- ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈제11항에 있어서,
상기 제1층은 금속을 포함하고, 상기 제1층의 산화물은 상기 금속의 산화물을 포함하는 반도체장치 제조 방법.
- ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈제11항에 있어서,
상기 제1층 및 제2층은 텅스텐을 포함하고, 상기 제1층의 산화물은 상기 텅스텐의 산화물을 포함하는 반도체장치 제조 방법.
- ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈제11항에 있어서,
상기 복수의 제2오프닝을 갭필하는 제2층을 형성하는 단계 이후에,
상기 제2층을 선택적으로 제거하여 상기 복수의 수평형 리세스 각각의 내부에 상기 비-산화된 제1층과 제2층으로 이루어진 복수의 수평 워드라인을 형성하는 단계
를 더 포함하는 반도체장치 제조 방법.
- ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈제11항에 있어서,
상기 복수의 제1오프닝을 갖는 제1층을 형성하는 단계 이전에,
상기 수평형 리세스를 라이닝하는 배리어물질을 형성하는 단계를 더 포함하는 반도체장치 제조 방법.
- ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈제11항에 있어서,
상기 복수의 수평형 리세스가 정의된 갭필 타겟 구조물을 형성하는 단계는,
기판 상에 상기 복수의 절연층과 복수의 희생층을 교대로 적층하여 스택구조물을 형성하는 단계;
상기 스택구조물을 식각하여 슬릿을 형성하는 단계; 및
상기 슬릿을 통해 상기 복수의 희생층을 선택적으로 제거하여 상기 복수의 수평형 리세스를 형성하는 단계
를 포함하는 반도체장치 제조 방법.
- ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈제18항에 있어서,
상기 슬릿을 형성하는 단계 이전에,
상기 스택구조물을 식각하여 복수의 채널홀을 형성하는 단계; 및
상기 복수의 채널홀 각각을 채우는 복수의 수직채널구조물을 형성하는 단계
를 더 포함하는 반도체장치 제조 방법.
- ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈제11항에 있어서,
상기 비-산화된 제1층과 제2층의 스택은 수직형 NAND의 워드라인을 포함하는 반도체장치 제조 방법.
- 수평형 리세스를 포함하는 갭필 타겟 구조물을 형성하는 단계;
상기 수평형 리세스 내에 보이드를 포함하는 제1층을 갭필하는 단계;
상기 수평형 리세스의 입구를 밀폐시키면서 상기 보이드를 제거하는 상기 제1층의 산화물을 형성하기 위해, 상기 제1층을 산화 공정에 노출시키는 단계;
상기 제1층의 산화물을 선택적으로 제거하여 상기 수평형 리세스의 입구에 오프닝을 형성하는 단계; 및
상기 오프닝을 갭필하는 제2층을 형성하는 단계
를 포함하는 고종횡비 구조 갭필 방법.
- ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈제21항에 있어서,
상기 산화 공정은,
상기 제1층의 표면을 부분적으로 산화시키는 단계를 포함하는 고종횡비 구조 갭필 방법.
- ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈제21항에 있어서,
상기 제1층의 산화물은 비-컨포멀하게 형성하되,
상기 제1층의 산화물의 일측은 상기 오프닝의 입구를 밀폐시키는 제1두께를 갖고, 상기 제1층의 산화물의 타측은 상기 제1두께보다 작은 제2두께를 갖는
고종횡비 구조 갭필 방법.
- ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈제21항에 있어서,
상기 제1층 및 제2층은 금속을 포함하고, 상기 제1층의 산화물은 상기 금속의 산화물을 포함하는 고종횡비 구조 갭필 방법.
- ◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈제21항에 있어서,
상기 제1층 및 제2층은 텅스텐을 포함하고, 상기 제1층의 산화물은 상기 텅스텐의 산화물을 포함하는 고종횡비 구조 갭필 방법.
- 수직형 리세스를 포함하는 갭필 타겟 구조물을 형성하는 단계;
상기 수직형 리세스 내에 보이드를 포함하는 제1층을 갭필하는 단계;
상기 수직형 리세스의 입구를 밀폐시키면서 상기 보이드를 제거하는 상기 제1층의 산화물을 형성하기 위해, 상기 제1층을 산화 공정에 노출시키는 단계;
상기 제1층의 산화물을 선택적으로 제거하여 상기 수직형 리세스의 입구에 오프닝을 형성하는 단계; 및
상기 오프닝을 갭필하는 제2층을 형성하는 단계
를 포함하는 고종횡비 구조 갭필 방법.
- ◈청구항 27은(는) 설정등록료 납부시 포기되었습니다.◈제26항에 있어서,
상기 산화 공정은,
상기 제1층의 표면을 부분적으로 산화시키는 단계를 포함하는 고종횡비 구조 갭필 방법.
- ◈청구항 28은(는) 설정등록료 납부시 포기되었습니다.◈제26항에 있어서,
상기 제1층의 산화물은 비-컨포멀하게 형성하되,
상기 제1층의 산화물의 일측은 상기 오프닝의 입구를 밀폐시키는 제1두께를 갖고, 상기 제1층의 산화물의 타측은 상기 제1두께보다 작은 제2두께를 갖는
고종횡비 구조 갭필 방법.
- ◈청구항 29은(는) 설정등록료 납부시 포기되었습니다.◈제26항에 있어서,
상기 제1층 및 제2층은 금속을 포함하고, 상기 제1층의 산화물은 상기 금속의 산화물을 포함하는 고종횡비 구조 갭필 방법.
- ◈청구항 30은(는) 설정등록료 납부시 포기되었습니다.◈제26항에 있어서,
상기 제1층 및 제2층은 텅스텐을 포함하고, 상기 제1층의 산화물은 상기 텅스텐의 산화물을 포함하는 고종횡비 구조 갭필 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180081881A KR102607331B1 (ko) | 2018-07-13 | 2018-07-13 | 고종횡비 구조를 위한 갭필 방법 및 그를 이용한 반도체장치 제조 방법 |
| CN201910014839.3A CN110718501B (zh) | 2018-07-13 | 2019-01-08 | 间隙填充方法以及使用该方法制造半导体器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180081881A KR102607331B1 (ko) | 2018-07-13 | 2018-07-13 | 고종횡비 구조를 위한 갭필 방법 및 그를 이용한 반도체장치 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200007594A KR20200007594A (ko) | 2020-01-22 |
| KR102607331B1 true KR102607331B1 (ko) | 2023-11-29 |
Family
ID=69209302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180081881A KR102607331B1 (ko) | 2018-07-13 | 2018-07-13 | 고종횡비 구조를 위한 갭필 방법 및 그를 이용한 반도체장치 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR102607331B1 (ko) |
| CN (1) | CN110718501B (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220285362A1 (en) * | 2021-03-05 | 2022-09-08 | Applied Materials, Inc. | Methods and structures for three-dimensional dynamic random-access memory |
| CN113078114B (zh) * | 2021-03-25 | 2023-08-22 | 长鑫存储技术有限公司 | 半导体结构制作方法及半导体结构 |
| CN113611662B (zh) * | 2021-08-02 | 2023-06-30 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060102977A1 (en) | 2004-07-01 | 2006-05-18 | Micron Technology, Inc. | Low temperature process for polysilazane oxidation/densification |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4643540B2 (ja) * | 1997-04-11 | 2011-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6136664A (en) * | 1997-08-07 | 2000-10-24 | International Business Machines Corporation | Filling of high aspect ratio trench isolation |
| KR100277858B1 (ko) * | 1998-10-20 | 2001-02-01 | 김영환 | 반도체소자의 갭필링(gap filling)방법 |
| US6117782A (en) * | 1999-04-22 | 2000-09-12 | Advanced Micro Devices, Inc. | Optimized trench/via profile for damascene filling |
| US7005387B2 (en) * | 2003-11-08 | 2006-02-28 | Advanced Micro Devices, Inc. | Method for preventing an increase in contact hole width during contact formation |
| KR101026478B1 (ko) * | 2004-12-27 | 2011-04-01 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| US7393738B1 (en) * | 2007-01-16 | 2008-07-01 | International Business Machines Corporation | Subground rule STI fill for hot structure |
| KR20090053036A (ko) * | 2007-11-22 | 2009-05-27 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| JP5602414B2 (ja) * | 2009-11-05 | 2014-10-08 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法および半導体装置 |
| KR101096184B1 (ko) * | 2009-11-30 | 2011-12-22 | 주식회사 하이닉스반도체 | 자기정렬된 다마신공정을 이용한 반도체장치의 측벽콘택 제조 방법 |
| KR20120068392A (ko) * | 2010-12-17 | 2012-06-27 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 반도체 소자의 콘택 플러그의 제조 방법 |
| KR20120069034A (ko) * | 2010-12-20 | 2012-06-28 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
| JP5977002B2 (ja) * | 2011-08-25 | 2016-08-24 | 東京エレクトロン株式会社 | トレンチの埋め込み方法および半導体集積回路装置の製造方法 |
| US20130224919A1 (en) * | 2012-02-28 | 2013-08-29 | Yongping Ding | Method for making gate-oxide with step-graded thickness in trenched dmos device for reduced gate-to-drain capacitance |
| KR102031622B1 (ko) * | 2013-01-18 | 2019-10-14 | 삼성전자주식회사 | 수직형 반도체 소자 |
| KR102432719B1 (ko) * | 2015-12-23 | 2022-08-17 | 에스케이하이닉스 주식회사 | 매립금속게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치 |
| CN107689319B (zh) * | 2016-08-04 | 2020-06-05 | 中芯国际集成电路制造(北京)有限公司 | 半导体装置及其制造方法 |
-
2018
- 2018-07-13 KR KR1020180081881A patent/KR102607331B1/ko active IP Right Grant
-
2019
- 2019-01-08 CN CN201910014839.3A patent/CN110718501B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060102977A1 (en) | 2004-07-01 | 2006-05-18 | Micron Technology, Inc. | Low temperature process for polysilazane oxidation/densification |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110718501B (zh) | 2023-10-20 |
| CN110718501A (zh) | 2020-01-21 |
| KR20200007594A (ko) | 2020-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102606784B1 (ko) | 에어갭을 구비한 반도체장치 및 그 제조 방법 | |
| US9905664B2 (en) | Semiconductor devices and methods of manufacturing the same | |
| KR102630510B1 (ko) | 반도체 메모리 장치 및 이의 제조 방법 | |
| US11632887B2 (en) | Semiconductor memory device having a multilayer dielectric structure with a retracted sidewall below a bit line | |
| KR20180071463A (ko) | 반도체 메모리 장치 | |
| US8354345B2 (en) | Method for forming side contact in semiconductor device through self-aligned damascene process | |
| KR20160012826A (ko) | 에어갭을 구비한 반도체장치 및 그 제조 방법 | |
| US11751395B2 (en) | Vertical semiconductor device and method for fabricating the vertical semiconductor device | |
| TWI770675B (zh) | 半導體裝置及其製造方法 | |
| KR102607331B1 (ko) | 고종횡비 구조를 위한 갭필 방법 및 그를 이용한 반도체장치 제조 방법 | |
| US20130302968A1 (en) | Memory device and method for manufacturing memory device | |
| US11729979B2 (en) | Memory device and method for fabricating the memory device | |
| KR20190114555A (ko) | 패턴 형성 방법 및 그를 이용한 반도체장치 제조 방법 | |
| TW202213650A (zh) | 半導體元件 | |
| US20220406789A1 (en) | Semiconductor device and method for fabricating the same | |
| CN114464621A (zh) | 半导体器件 | |
| TWI548036B (zh) | 嵌入式記憶元件的製造方法 | |
| KR20210057249A (ko) | 반도체 소자 및 그의 제조 방법 | |
| CN215299254U (zh) | 半导体器件 | |
| KR20210075689A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR102683667B1 (ko) | 메모리 장치 및 그 제조 방법 | |
| US20240074165A1 (en) | Semiconductor device and method for fabricating the same | |
| KR20200101717A (ko) | 반도체장치 및 그 제조 방법 | |
| KR20230029190A (ko) | 게이트 구조물 및 이를 포함하는 반도체 장치 | |
| KR20180136758A (ko) | 패턴 형성 방법 및 그를 이용한 반도체장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |