CN113611662B - 半导体结构的制备方法及半导体结构 - Google Patents

半导体结构的制备方法及半导体结构 Download PDF

Info

Publication number
CN113611662B
CN113611662B CN202110881728.XA CN202110881728A CN113611662B CN 113611662 B CN113611662 B CN 113611662B CN 202110881728 A CN202110881728 A CN 202110881728A CN 113611662 B CN113611662 B CN 113611662B
Authority
CN
China
Prior art keywords
etching
temperature
reaction chamber
filling
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110881728.XA
Other languages
English (en)
Other versions
CN113611662A (zh
Inventor
郭帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110881728.XA priority Critical patent/CN113611662B/zh
Publication of CN113611662A publication Critical patent/CN113611662A/zh
Application granted granted Critical
Publication of CN113611662B publication Critical patent/CN113611662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请涉及一种半导体结构的制备方法及半导体结构，所述方法包括：提供具有第一刻蚀孔的刻蚀结构，并将所述刻蚀结构置于反应室内；在反应室内的刻蚀结构上沉积第一填充材料层；采用第一蚀刻工艺去除位于反应室内刻蚀结构上的第一填充材料层，以形成第一填充层；采用第二蚀刻工艺刻蚀位于反应室内刻蚀结构上的第一填充层，以于剩余的第一填充层内形成第二刻蚀孔，第二刻蚀孔的宽度自上至下逐渐减小；在反应室内的刻蚀结构上沉积第二填充层，以使得第二填充层与保留的第一填充层共同填满第一刻蚀孔。本申请通过控制反应室内的刻蚀温度，解决了传统的高深宽比孔填充过程中容易产生空洞或空气间隙的技术问题，制造工艺简单且成本低。

Description

半导体结构的制备方法及半导体结构
技术领域
本发明涉及半导体制造技术领域，特别是涉及半导体结构的制备方法及半导体结构。
背景技术
随着集成电路制程的快速发展，对半导体产品的集成度的要求越来越高。而随着半导体产品的集成化，半导体器件的尺寸不断减小，在空间上不断地向上堆叠，对制备半导体过程中高深宽比孔填充工艺的要求越来越高。
然而，传统的孔填充工艺的填充能力有限，导致在填充高深宽比孔的过程中形成空洞或空气间隙，最终影响制成半导体结构的完整性及器件性能。
如何解决传统的高深宽比孔填充过程中容易产生空洞或空气间隙的技术问题，成为进一步提高制成半导体器件性能过程中亟待解决的技术问题之一。
发明内容
基于此，有必要针对上述背景技术中的问题，提供一种半导体结构的制备方法及半导体结构，避免在填充高深宽比孔的过程中形成空洞或空气间隙，提高制成半导体结构的完整性及器件性能。
为实现上述目的及其他相关目的，本申请的一方面提供一种半导体结构制备方法，包括如下步骤：
提供具有第一刻蚀孔的刻蚀结构，并将所述刻蚀结构置于反应室内；
在所述反应室内的所述刻蚀结构上沉积第一填充材料层，所述第一填充材料层的顶面高于所述第一刻蚀孔的顶面；
采用第一蚀刻工艺去除位于所述反应室内所述刻蚀结构上的所述第一填充材料层，使得位于所述第一刻蚀孔内的第一填充材料层的顶面与所述刻蚀结构的上表面齐平，以形成所述第一填充层；
采用第二蚀刻工艺刻蚀位于所述反应室内刻蚀结构上的所述第一填充层，以于剩余的第一填充层内形成第二刻蚀孔，其中，所述第二刻蚀孔的宽度自上至下逐渐减小；
在所述反应室内的所述刻蚀结构上沉积第二填充层，以使得位于所述第二刻蚀孔内的所述第二填充层与保留的第一填充层共同填满所述第一刻蚀孔。
于上述实施例中的半导体结构制备方法中，通过将具有第一刻蚀孔的刻蚀结构置于反应室内，在反应室内于具有第一刻蚀孔的刻蚀结构上沉积第一填充材料层，并使得第一填充材料层的顶面高于第一刻蚀孔的顶面；然后采用第一蚀刻工艺去除位于反应室内刻蚀结构上的第一填充材料层，使得位于第一刻蚀孔内的第一填充材料层的顶面与刻蚀结构的上表面齐平，以形成第一填充层；通过控制反应室内的刻蚀温度，采用第二蚀刻工艺刻蚀位于反应室内刻蚀结构上的第一填充层，以于剩余的第一填充层内形成第二刻蚀孔，其中，第二刻蚀孔的宽度自上至下逐渐减小；再在反应室内的刻蚀结构上沉积第二填充层，使得位于第二刻蚀孔内的第二填充层与保留的第一填充层共同填满第一刻蚀孔，以避免在填充高深宽比孔的过程中形成空洞或空气间隙，提高制成半导体结构的完整性及器件性能。本申请通过控制反应室内的刻蚀温度，有效地解决了传统的高深宽比孔填充过程中容易产生空洞或空气间隙的技术问题，制造工艺简单且成本低。
在其中一个实施例中，所述在所述反应室内的所述刻蚀结构上沉积第一填充材料层包括：
采用第一预设温度在所述反应室内的所述刻蚀结构上沉积第一填充材料层。
在其中一个实施例中，所述采用第一蚀刻工艺去除位于所述反应室内所述刻蚀结构上的所述第一填充材料层之前，包括：
控制所述反应室内温度降低至所述第一蚀刻工艺的处理温度。
在其中一个实施例中，所述处理温度为100℃-150℃。
在其中一个实施例中，所述采用第二蚀刻工艺刻蚀位于所述反应室内刻蚀结构上的所述第一填充层包括：
控制刻蚀所述第一填充层过程中的刻蚀温度以所述处理温度为起点，在第一预设时间内逐渐升高至第二预设温度，所述第二预设温度小于所述第一预设温度。
在其中一个实施例中，控制刻蚀所述第一填充层过程中的刻蚀温度逐渐升高至第二预设温度之后，还包括：
控制所述反应室内温度维持所述第二预设温度第二预设时间，以在反应室内对刻蚀结构实现高温退火，使刻蚀表面致密化。
在其中一个实施例中，所述在所述反应室内的所述刻蚀结构上沉积第二填充层之前，还包括：
控制所述反应室内温度以所述第二预设温度为起点，在第三预设时间内逐渐升高至第三预设温度，所述第二预设温度小于所述第三预设温度，以在反应室内的刻蚀结构上高温沉积第二填充层，以使得位于所述第二刻蚀孔内的所述第二填充层与保留的第一填充层共同填满所述第一刻蚀孔。
在其中一个实施例中，所述第一预设时间为1.5min-2.5min。
在其中一个实施例中，所述第二预设温度为380℃-420℃。
在其中一个实施例中，所述第二预设时间为3.0min-5.0min。
在其中一个实施例中，所述第三预设时间为8.0min-10.0min。
在其中一个实施例中，所述第一预设温度为470℃-500℃。
在其中一个实施例中，所述采用第二蚀刻工艺刻蚀所述刻蚀结构上的所述第一填充层包括：
在刻蚀所述第一填充层的过程中，控制刻蚀温度与刻蚀时间呈预设升温曲线变化。
在其中一个实施例中，所述控制刻蚀温度与刻蚀时间呈预设升温曲线变化包括：
控制所述刻蚀温度与所述刻蚀时间呈正比例关系变化；或
控制所述刻蚀温度与所述刻蚀时间呈脉冲阶梯式上升曲线变化。
在其中一个实施例中，所述第一填充材料层及所述第二填充层的材料均包括磷掺杂硅、硼掺杂硅、非掺杂硅、磷掺杂锗硅、硼掺杂锗硅及非掺杂锗硅中的至少一种。
在其中一个实施例中，刻蚀所述第一填充材料层的刻蚀气体包括氯气、氯化氢、三氟化氯、四氟化碳、六氟乙烷、全氟丙烷、八氟环丁烷、六氟丁二烯、八氟环戊烯、三氟化氮及氩气中至少一种。
本申请的另一方面提供一种半导体结构，包括：采用任一本申请实施例中所述的半导体结构的制备方法制成。通过在反应室内于具有第一刻蚀孔的刻蚀结构上沉积第一填充材料层，并使得第一填充材料层的顶面高于第一刻蚀孔的顶面；然后采用第一蚀刻工艺去除位于反应室内刻蚀结构上的第一填充材料层，使得位于第一刻蚀孔内的第一填充材料层的顶面与刻蚀结构的上表面齐平，以形成第一填充层；通过控制反应室内的刻蚀温度，采用第二蚀刻工艺刻蚀位于反应室内刻蚀结构上的第一填充层，以于剩余的第一填充层内形成第二刻蚀孔，其中，第二刻蚀孔的宽度自上至下逐渐减小；再在反应室内的刻蚀结构上沉积第二填充层，使得位于第二刻蚀孔内的第二填充层与保留的第一填充层共同填满第一刻蚀孔，以避免在填充高深宽比孔的过程中形成空洞或空气间隙，提高制成半导体结构的完整性及器件性能。本申请通过控制反应室内的刻蚀温度，有效地解决了传统的高深宽比孔填充过程中容易产生空洞或空气间隙的技术问题，制造工艺简单且成本低。
附图说明
为了更好地描述和说明这里公开的那些申请的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的申请、目前描述的实施例和/或示例以及目前理解的这些申请的最佳模式中的任何一者的范围的限制。
图1显示为本申请一实施例中提供的一种半导体结构制备方法的流程图；
图2显示为本申请一实施例中提供的一种半导体结构制备方法中步骤S1所得结构的截面结构示意图；
图3显示为本申请一实施例中半导体结构制备方法中温度曲线示意图；
图4a显示为本申请一实施例中提供的一种半导体结构制备方法中步骤S2所得结构的截面结构示意图；
图4b显示为本申请一实施例中提供的一种半导体结构制备方法中步骤S3所得结构的截面结构示意图；
图5a显示为本申请一实施例中提供的一种半导体结构制备方法中步骤S4中刻蚀温度与刻蚀气体流量的时间变化曲线示意图；
图5b显示为本申请另一实施例中提供的一种半导体结构制备方法中步骤S4中刻蚀温度与刻蚀气体流量的时间变化曲线示意图；
图6a显示为本申请一实施例中提供的一种半导体结构制备方法中步骤S4所得结构的截面结构示意图；
图6b显示为一种传统刻蚀工艺中所得结构的截面结构示意图；
图6c显示为另一种传统刻蚀工艺中所得结构的截面结构示意图；
图7a-图7b显示为本申请一实施例中提供的一种半导体结构制备方法中步骤S5所得结构的截面结构示意图；
图8显示为本申请另一实施例中提供的一种半导体结构制备方法中步骤S5所得结构的截面结构示意图。
附图标记说明：
100、刻蚀结构；21、第一刻蚀孔；22、第一填充层；221、第一填充材料层；23、空气间隙；24、第二刻蚀孔；25、凹槽；26、回刻孔；27、第二填充层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述申请的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本申请的范围。
请参阅图1-图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本申请的基本构想，虽图示中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，在本申请的一个实施例中提供的一种半导体结构制备方法中，包括如下步骤：
步骤S1：提供具有第一刻蚀孔的刻蚀结构，并将所述刻蚀结构置于反应室内；
步骤S2：在所述反应室内的所述刻蚀结构上沉积第一填充材料层，所述第一填充材料层的顶面高于所述第一刻蚀孔的顶面；
步骤S3：采用第一蚀刻工艺去除位于所述反应室内所述刻蚀结构上的所述第一填充材料层，使得位于所述第一刻蚀孔内的第一填充材料层的顶面与所述刻蚀结构的上表面齐平，以形成所述第一填充层；
步骤S4：采用第二蚀刻工艺刻蚀位于所述反应室内刻蚀结构上的所述第一填充层，以于剩余的第一填充层内形成第二刻蚀孔，其中，所述第二刻蚀孔的宽度自上至下逐渐减小；
步骤S5：在所述反应室内的所述刻蚀结构上沉积第二填充层，以使得位于所述第二刻蚀孔内的所述第二填充层与保留的第一填充层共同填满所述第一刻蚀孔。
具体地，请继续参阅图1，通过将具有第一刻蚀孔的刻蚀结构置于反应室内，在反应室内于具有第一刻蚀孔的刻蚀结构上沉积第一填充材料层，并使得第一填充材料层的顶面高于第一刻蚀孔的顶面；然后采用第一蚀刻工艺去除位于反应室内刻蚀结构上的第一填充材料层，使得位于第一刻蚀孔内的第一填充材料层的顶面与刻蚀结构的上表面齐平，以形成第一填充层；通过控制反应室内的刻蚀温度，采用第二蚀刻工艺刻蚀位于反应室内刻蚀结构上的第一填充层，以于剩余的第一填充层内形成第二刻蚀孔，其中，第二刻蚀孔的宽度自上至下逐渐减小；再在反应室内的刻蚀结构上沉积第二填充层，使得位于第二刻蚀孔内的第二填充层与保留的第一填充层共同填满第一刻蚀孔，以避免在填充高深宽比孔的过程中形成空洞或空气间隙，提高制成半导体结构的完整性及器件性能。本申请通过控制反应室内的刻蚀温度，有效地解决了传统的高深宽比孔填充过程中容易产生空洞或空气间隙的技术问题，制造工艺简单且成本低。
在步骤S1中，请参阅图1中的步骤S1及图2，提供具有第一刻蚀孔21的刻蚀结构100。
作为示例，由于传统的孔填充工艺的填充能力有限，导致在填充高深宽比孔的过程中形成空洞或空气间隙例如第一刻蚀孔21，图2中所示的第一刻蚀孔21旨在示例性说明本申请的实现原理，在实际的半导体填充工艺过程中，形成的第一刻蚀孔21的数量可以为多个。因此，本申请旨在提供一种半导体结构的制备方法，避免在填充高深宽比孔的过程中形成空洞或空气间隙，提高制成半导体结构的完整性及器件性能。
本申请可以全程在反应室内进行，通过控制反应室内的刻蚀温度，来满足本申请中各步骤对温度的需求。
作为示例，请继续参阅图1中的步骤S2、图3及图4a，在反应室(未图示)内的刻蚀结构100上沉积第一填充材料层221，第一填充材料层221的顶面高于第一刻蚀孔21的顶面。可以采用第一预设温度在反应室内的刻蚀结构100上沉积第一填充材料层221，其中，第一预设温度为470℃-500℃，例如，第一预设温度可以为470℃、480℃、490℃或500℃等。
作为示例，请继续参阅图1中的步骤S3、图3及图4b，步骤S3中采用第一蚀刻工艺去除位于反应室内刻蚀结构100上的第一填充材料层221，使得位于第一刻蚀孔21内的第一填充材料层221的顶面与刻蚀结构100的上表面齐平，以形成第一填充层22。利用刻蚀温度较低时为等向刻蚀的特性，形成上表面与刻蚀结构100的上表面齐平的第一填充层22。
作为示例，请继续参阅图1中的步骤S3及图3，步骤S3中采用第一蚀刻工艺去除位于反应室内刻蚀结构100上的第一填充材料层221之前，包括：控制反应室内温度降低至所述第一蚀刻工艺的处理温度。在本申请的一个实施例中，第一蚀刻工艺的处理温度为100℃-150℃，例如，第一蚀刻工艺的处理温度可以为100℃、110℃、120℃、130℃、140℃或150℃等。
作为示例，步骤S2中的第一刻蚀孔21的数量可以为多个，各第一刻蚀孔21的深度可以相同，也可以不同；各第一刻蚀孔21的宽度可以相同，也可以不同。
由于传统的孔填充工艺的填充能力有限，导致在填充高深宽比孔的过程中形成空气间隙23，最终影响制成半导体结构的完整性及器件性能。在填充高深宽比孔的过程中形成的空气间隙23的数量可以为多个，图4a及图4b中的空气间隙23旨在示例性说明本申请的实现原理，对其数量不作具体限定。
作为示例，请继续参阅图1中的步骤S4及图3，步骤S4中采用第二蚀刻工艺刻蚀位于所述反应室内刻蚀结构100上的所述第一填充层22包括：控制刻蚀第一填充层22过程中的刻蚀温度以所述处理温度为起点，在第一预设时间t1内逐渐升高至第二预设温度，所述第二预设温度小于所述第一预设温度。在本申请的一个实施例中，所述第一预设时间t1可以为1.5min-2.5min，例如，可以设置第一预设时间t1为1.5min、2.0min或2.5min等等。
作为示例，请继续参阅图1中的步骤S4及图3，步骤S4中控制刻蚀所述第一填充层22过程中的刻蚀温度逐渐升高至第二预设温度之后，还包括：控制所述反应室内温度维持所述第二预设温度第二预设时间t2，以在反应室内对刻蚀结构100实现高温退火，使刻蚀表面致密化。在本申请的一个实施例中，所述第二预设温度为380℃-420℃，例如，可以设置第二预设温度为380℃、390℃、400℃、410℃或420℃等等。所述第二预设时间t2可以为3.0min-5.0min。例如，可以设置第二预设时间t2为3.0min、3.5min、4.0min、4.5min或5.0min等。
作为示例，请继续参阅图1中的步骤S5及图3，步骤S5中在所述反应室内的刻蚀结构100上沉积第二填充层27之前，还包括：
控制所述反应室内温度以所述第二预设温度为起点，在第三预设时间t3内逐渐升高至第三预设温度，所述第二预设温度小于所述第三预设温度，以在反应室内的刻蚀结构上高温沉积第二填充层，以使得位于所述第二刻蚀孔内的所述第二填充层与保留的第一填充层共同填满所述第一刻蚀孔。
在本申请的一个实施例中，所述第三预设时间t3为8.0min-10.0min。例如，可以设置第三预设时间t3为8.0min、9.0min或10.0min。
作为示例，请继续参阅图1中的步骤S4、图5a及图5b，步骤S4中采用第二蚀刻工艺刻蚀结构100上的第一填充层22包括：在刻蚀所述第一填充层22的过程中，控制刻蚀温度与刻蚀时间呈预设升温曲线变化，以实现对刻蚀温度的精准控制。
作为示例，请继续参阅图1中的步骤S4及图5a，步骤S4中控制刻蚀温度与刻蚀时间呈预设升温曲线变化包括：
控制所述刻蚀温度与所述刻蚀时间呈正比例关系变化。
作为示例，请继续参阅图1中的步骤S4及图5b，步骤S4中控制刻蚀温度与刻蚀时间呈预设升温曲线变化包括：
控制所述刻蚀温度与所述刻蚀时间呈脉冲阶梯式上升曲线变化。
作为示例，请继续参阅图1中的步骤S4及图5b，步骤S4中控制刻蚀温度与刻蚀时间呈脉冲阶梯式上升曲线的脉冲周期为3s-5s，例如，可以控制刻蚀温度与刻蚀时间呈脉冲阶梯式上升曲线的脉冲周期为3s、4s或5s，以实现对刻蚀温度精准控制的同时，降低对刻蚀温度控制的复杂度。
作为示例，请继续参阅图1中的步骤S4、图5a及图5b，步骤S4中采用第二蚀刻工艺刻蚀第一填充层22包括：在刻蚀第一填充层22的过程中，控制刻蚀气体的流量与刻蚀时间呈预设变化曲线变化，以协同温度控制，使得保留的第一填充层22内形成宽度自上至下逐渐减小的第二刻蚀孔24。
作为示例，请继续参阅图1中的步骤S4、图5a及图5b，步骤S4中控制刻蚀气体的流量与刻蚀时间呈预设变化曲线变化包括：控制刻蚀气体的流量与刻蚀时间呈周期性脉冲曲线变化，以降低对刻蚀气体的流量控制的复杂度。
作为示例，请继续参阅图1中的步骤S4、图5a及图5b，步骤S4中采用第二蚀刻工艺刻蚀第一填充层22包括：控制刻蚀气体以不连续的干法蚀刻的方式对第一填充层22刻蚀，以降低对刻蚀气体的流量控制的复杂度。
作为示例，在本申请的一个实施例中，控制刻蚀气体的流量与刻蚀时间呈周期性脉冲曲线中各周期对应的幅值呈正半圆曲线变化或正半周期正弦波曲线变化，以协同温度控制，使得保留的第一填充层22内形成宽度自上至下逐渐减小的第二刻蚀孔24。
作为示例，请继续参阅图1中的步骤S4、图5a及图5b，控制刻蚀气体的流量与刻蚀时间呈周期性脉冲曲线的脉冲周期为3s-5s。例如，可以控制刻蚀气体的流量与刻蚀时间呈周期性脉冲曲线的脉冲周期为3s、4s或5s，以实现对刻蚀气体流量精准控制的同时，降低对刻蚀气体流量控制的复杂度。
作为示例，在本申请的一个实施例中，所述采用第二蚀刻工艺刻蚀所述第一填充层中刻蚀气体包括氯气、氯化氢、三氟化氯、四氟化碳、六氟乙烷、全氟丙烷、八氟环丁烷、六氟丁二烯、八氟环戊烯、三氟化氮及氩气中至少一种。
作为示例，请参阅图6b，传统的孔填充工艺的填充能力有限，导致在填充高深宽比孔的过程中形成空洞或空气间隙，可以采用回刻后重新填充的工艺来避免产生填充空洞或空气间隙。然而，若持续采用较高的刻蚀温度回刻，孔上部的刻蚀速率远高于孔下部的刻蚀速率，有利于形成如图6b所示的凹槽25。
若持续采用较低的刻蚀温度回刻，温度较低时为等向刻蚀，顶部未刻蚀开，底部材料已经刻蚀过量，出现如图6c所示的回刻孔26。
相对于图6b及图6c，本申请通过将具有第一刻蚀孔21的刻蚀结构100置于反应室内，在反应室内于具有第一刻蚀孔21的刻蚀结构100上沉积第一填充材料层221，并使得第一填充材料层221的顶面高于第一刻蚀孔21的顶面；然后采用第一蚀刻工艺去除位于反应室内刻蚀结构100上的第一填充材料层221，使得位于第一刻蚀孔21内的第一填充材料层221的顶面与刻蚀结构100的上表面齐平，以形成第一填充层22；通过控制反应室内的刻蚀温度，采用第二蚀刻工艺刻蚀位于反应室内刻蚀结构100上的第一填充层22，以于剩余的第一填充层22内形成第二刻蚀孔24，其中，第二刻蚀孔24的宽度自上至下逐渐减小；再在反应室内的刻蚀结构100上沉积第二填充层27，使得位于第二刻蚀孔24内的第二填充层27与保留的第一填充层22共同填满第一刻蚀孔21，以避免在填充高深宽比孔的过程中形成空洞或空气间隙，提高制成半导体结构的完整性及器件性能。本申请通过控制反应室内的刻蚀温度，有效地解决了传统的高深宽比孔填充过程中容易产生空洞或空气间隙的技术问题，制造工艺简单且成本低。
作为示例，请继续参阅图1中的步骤S5及图7a，步骤S5中在所述反应室内的刻蚀结构100上沉积第二填充层27包括：
步骤S51：于刻蚀结构100的上表面及第二刻蚀孔24内沉积第二填充层27，使得位于第二刻蚀孔24内的第二填充层27与保留的第一填充层22共同填满第一刻蚀孔21。
作为示例，请参阅图7b，第一填充层22与第二填充层27的材料相同。例如，第一填充层22与第二填充层27的材料均包括磷掺杂硅、硼掺杂硅、非掺杂硅、磷掺杂锗硅、硼掺杂锗硅及非掺杂锗硅中的至少一种。
作为示例，请参阅图8，步骤S51之后还包括去除位于刻蚀结构100上表面的第二填充层27的步骤，使得保留的且位于第二刻蚀孔24内第二填充层27的上表面与刻蚀结构100的上表面齐平。
作为示例，在本申请的一个实施例中，步骤S5之后还包括重复执行步骤S2、步骤S3、步骤S4及步骤S5，以避免在填充高深宽比孔的过程中形成空洞或空气间隙，提高制成半导体结构的完整性及器件性能。
在其中一个实施例中，形成第二填充层27的方法包括低压化学气相沉积、原子层沉积及由原子层种子沉积结合低压化学气相沉积复合方法中的任意一种。其中，原子层种子沉积结合低压化学气相沉积复合方法为先采用原子层种子沉积方法形成种子层，再采用低压化学气相沉积方法沉积第二填充层。
作为示例，请继续参阅图7a及图7b，在本申请的一个实施例中，提供了一种半导体结构，包括：采用任一本申请实施例中所述的半导体结构的制备方法制成。通过将具有第一刻蚀孔21的刻蚀结构100置于反应室内，在反应室内于具有第一刻蚀孔21的刻蚀结构100上沉积第一填充材料层221，并使得第一填充材料层221的顶面高于第一刻蚀孔21的顶面；然后采用第一蚀刻工艺去除位于反应室内刻蚀结构100上的第一填充材料层221，使得位于第一刻蚀孔21内的第一填充材料层221的顶面与刻蚀结构100的上表面齐平，以形成第一填充层22；通过控制反应室内的刻蚀温度，采用第二蚀刻工艺刻蚀位于反应室内刻蚀结构100上的第一填充层22，以于剩余的第一填充层22内形成第二刻蚀孔24，其中，第二刻蚀孔24的宽度自上至下逐渐减小；再在反应室内的刻蚀结构100上沉积第二填充层27，使得位于第二刻蚀孔24内的第二填充层27与保留的第一填充层22共同填满第一刻蚀孔21，以避免在填充高深宽比孔的过程中形成空洞或空气间隙，提高制成半导体结构的完整性及器件性能。本申请通过控制反应室内的刻蚀温度，有效地解决了传统的高深宽比孔填充过程中容易产生空洞或空气间隙的技术问题，制造工艺简单且成本低。
请注意，上述实施例仅出于说明性目的而不意味对本申请的限制。
应该理解的是，除非本文中有明确的说明，所述的步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，所述的步骤的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (17)

1.一种半导体结构的制备方法，其特征在于，包括如下步骤：
提供具有第一刻蚀孔的刻蚀结构，并将所述刻蚀结构置于反应室内；
采用第一预设温度在所述反应室内的所述刻蚀结构上沉积第一填充材料层，所述第一填充材料层的顶面高于所述第一刻蚀孔的顶面；
采用第一蚀刻工艺去除位于所述反应室内所述刻蚀结构上的所述第一填充材料层，使得位于所述第一刻蚀孔内的第一填充材料层的顶面与所述刻蚀结构的上表面齐平，以形成第一填充层；
采用第二蚀刻工艺刻蚀位于所述反应室内刻蚀结构上的所述第一填充层，以于剩余的第一填充层内形成第二刻蚀孔，其中，所述第二刻蚀孔的宽度自上至下逐渐减小；
在所述反应室内的所述刻蚀结构上沉积第二填充层，以使得位于所述第二刻蚀孔内的所述第二填充层与保留的第一填充层共同填满所述第一刻蚀孔；
其中，所述采用第二蚀刻工艺刻蚀位于所述反应室内刻蚀结构上的所述第一填充层包括：
控制刻蚀所述第一填充层过程中的刻蚀温度以所述第一蚀刻工艺的处理温度为起点，在第一预设时间内逐渐升高至第二预设温度，所述第二预设温度小于所述第一预设温度。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一刻蚀孔的数量为一个或多个。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述采用第一蚀刻工艺去除位于所述反应室内所述刻蚀结构上的所述第一填充材料层之前，包括：
控制所述反应室内温度降低至所述第一蚀刻工艺的处理温度。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述第一蚀刻工艺的处理温度为100℃-150℃。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，不同所述第一刻蚀孔的深度相同或不同。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，控制刻蚀所述第一填充层过程中的刻蚀温度逐渐升高至第二预设温度之后，还包括：
控制所述反应室内温度维持所述第二预设温度第二预设时间。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述在所述反应室内的所述刻蚀结构上沉积第二填充层之前，还包括：
控制所述反应室内温度以所述第二预设温度为起点，在第三预设时间内逐渐升高至第三预设温度，所述第二预设温度小于所述第三预设温度。
8.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一预设时间为1.5min-2.5min。
9.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第二预设温度为380℃-420℃。
10.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述第二预设时间为3.0min-5.0min。
11.根据权利要求7所述的半导体结构的制备方法，其特征在于，所述第三预设时间为8.0min-10.0min。
12.根据权利要求1-11任一项所述的半导体结构的制备方法，其特征在于，所述第一预设温度为470℃-500℃。
13.根据权利要求1-11任一项所述的半导体结构的制备方法，其特征在于，所述采用第二蚀刻工艺刻蚀所述刻蚀结构上的所述第一填充层包括：
在刻蚀所述第一填充层的过程中，控制刻蚀温度与刻蚀时间呈预设升温曲线变化。
14.根据权利要求13所述的半导体结构的制备方法，其特征在于，所述控制刻蚀温度与刻蚀时间呈预设升温曲线变化包括：
控制所述刻蚀温度与所述刻蚀时间呈正比例关系变化；或
控制所述刻蚀温度与所述刻蚀时间呈脉冲阶梯式上升曲线变化。
15.根据权利要求1-11任一项所述的半导体结构的制备方法，其特征在于，所述第一填充材料层及所述第二填充层的材料均包括磷掺杂硅、硼掺杂硅、非掺杂硅、磷掺杂锗硅、硼掺杂锗硅及非掺杂锗硅中的至少一种。
16.根据权利要求1-11任一项所述的半导体结构的制备方法，其特征在于，刻蚀所述第一填充材料层的刻蚀气体包括氯气、氯化氢、三氟化氯、四氟化碳、六氟乙烷、全氟丙烷、八氟环丁烷、六氟丁二烯、八氟环戊烯、三氟化氮及氩气中至少一种。
17.一种半导体结构，其特征在于，采用权利要求1-16任一项所述的半导体结构的制备方法制成。
CN202110881728.XA 2021-08-02 2021-08-02 半导体结构的制备方法及半导体结构 Active CN113611662B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110881728.XA CN113611662B (zh) 2021-08-02 2021-08-02 半导体结构的制备方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110881728.XA CN113611662B (zh) 2021-08-02 2021-08-02 半导体结构的制备方法及半导体结构

Publications (2)

Publication Number Publication Date
CN113611662A CN113611662A (zh) 2021-11-05
CN113611662B true CN113611662B (zh) 2023-06-30

Family

ID=78306505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110881728.XA Active CN113611662B (zh) 2021-08-02 2021-08-02 半导体结构的制备方法及半导体结构

Country Status (1)

Country Link
CN (1) CN113611662B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559026B1 (en) * 2000-05-25 2003-05-06 Applied Materials, Inc Trench fill with HDP-CVD process including coupled high power density plasma deposition
CN101635274A (zh) * 2009-08-18 2010-01-27 上海集成电路研发中心有限公司 一种消除金属间隙填充物中空洞的方法
CN108962894A (zh) * 2018-06-22 2018-12-07 长鑫存储技术有限公司 一种填充沟槽形成触点的方法
CN110574153A (zh) * 2017-11-13 2019-12-13 富士电机株式会社 半导体装置及半导体装置的制造方法
CN110718501A (zh) * 2018-07-13 2020-01-21 爱思开海力士有限公司 间隙填充方法以及使用该方法制造半导体器件的方法
CN111199912A (zh) * 2018-11-19 2020-05-26 长鑫存储技术有限公司 一种半导体结构及其制造方法
CN111883417A (zh) * 2020-07-27 2020-11-03 长江存储科技有限责任公司 一种三维存储器的制造方法
CN112242346A (zh) * 2019-07-17 2021-01-19 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6656817B2 (en) * 2002-04-30 2003-12-02 International Business Machines Corporation Method of filling isolation trenches in a substrate
US6872633B2 (en) * 2002-05-31 2005-03-29 Chartered Semiconductor Manufacturing Ltd. Deposition and sputter etch approach to extend the gap fill capability of HDP CVD process to ≦0.10 microns
DE102004020834B4 (de) * 2004-04-28 2010-07-15 Qimonda Ag Herstellungsverfahren für eine Halbleiterstruktur
KR100940673B1 (ko) * 2007-10-15 2010-02-10 주식회사 동부하이텍 반도체소자의 제조방법
US8017493B2 (en) * 2008-05-12 2011-09-13 Texas Instruments Incorporated Method of planarizing a semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559026B1 (en) * 2000-05-25 2003-05-06 Applied Materials, Inc Trench fill with HDP-CVD process including coupled high power density plasma deposition
CN101635274A (zh) * 2009-08-18 2010-01-27 上海集成电路研发中心有限公司 一种消除金属间隙填充物中空洞的方法
CN110574153A (zh) * 2017-11-13 2019-12-13 富士电机株式会社 半导体装置及半导体装置的制造方法
CN108962894A (zh) * 2018-06-22 2018-12-07 长鑫存储技术有限公司 一种填充沟槽形成触点的方法
CN110718501A (zh) * 2018-07-13 2020-01-21 爱思开海力士有限公司 间隙填充方法以及使用该方法制造半导体器件的方法
CN111199912A (zh) * 2018-11-19 2020-05-26 长鑫存储技术有限公司 一种半导体结构及其制造方法
CN112242346A (zh) * 2019-07-17 2021-01-19 长鑫存储技术有限公司 半导体结构及其形成方法
CN111883417A (zh) * 2020-07-27 2020-11-03 长江存储科技有限责任公司 一种三维存储器的制造方法

Also Published As

Publication number Publication date
CN113611662A (zh) 2021-11-05

Similar Documents

Publication Publication Date Title
TWI236706B (en) Process for vertically patterning substrates in semiconductor process technology by means of inconformal deposition
TWI447784B (zh) 使用原子層沈積方法形成材料層之方法
JP2013520830A (ja) ビア及びエッチングされた構造におけるコンフォーマル絶縁層の形成方法及びパターン形成方法
KR20110011571A (ko) 마이크로-로딩을 저감시키기 위한 플라즈마 에칭 방법
JP2009260284A (ja) 半導体素子、および半導体素子の製造方法
KR102631107B1 (ko) 고 종횡비 보쉬 딥 에칭
CN105931982A (zh) 制造浅沟槽隔离的方法以及使用浅沟槽隔离的半导体结构
US9564342B2 (en) Method for controlling etching in pitch doubling
CN113611662B (zh) 半导体结构的制备方法及半导体结构
CN107611027A (zh) 一种改善深硅刻蚀侧壁粗糙度的方法
US20210036099A1 (en) Electronic product comprising a component having triskelion-pillars, and corresponding fabrication method
CN104124139B (zh) 半导体结构的形成方法
CN113611661B (zh) 半导体结构的制备方法及半导体结构
CN109427647A (zh) 隔离结构的制作方法
CN103972161A (zh) 一种用于硅通孔形貌修正的SiCoNi蚀刻方法
CN112018089A (zh) 半导体电容器及其制作方法
TWI742167B (zh) 半導體結構與其製作方法
US9095995B2 (en) Method of forming multiple patterning spacer structures
CN113517287B (zh) 一种半导体结构及其制备方法
CN103700622A (zh) 硅通孔的形成方法
KR20220134582A (ko) 선택적 원자층 에칭에서 초박형 에칭 정지층을 사용하는 방법
TW201535508A (zh) 矽通孔刻蝕方法
TWI240360B (en) Forming method of trench isolation region
KR102656227B1 (ko) 반도체 소자 제조방법 및 그 방법에 의하여 제조된 반도체 소자
US9773662B1 (en) Method for fabricating a fine structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant