CN113517287B - 一种半导体结构及其制备方法 - Google Patents
一种半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN113517287B CN113517287B CN202010276334.7A CN202010276334A CN113517287B CN 113517287 B CN113517287 B CN 113517287B CN 202010276334 A CN202010276334 A CN 202010276334A CN 113517287 B CN113517287 B CN 113517287B
- Authority
- CN
- China
- Prior art keywords
- nitride film
- layer
- deposition
- different
- deposition method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims abstract description 44
- 238000000151 deposition Methods 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000003990 capacitor Substances 0.000 claims abstract description 30
- 230000008021 deposition Effects 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims abstract description 5
- 238000011065 in-situ storage Methods 0.000 claims abstract description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 9
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000002243 precursor Substances 0.000 claims description 4
- 229910052582 BN Inorganic materials 0.000 claims description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 claims description 3
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 claims 1
- 239000010408 film Substances 0.000 description 22
- 239000012495 reaction gas Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 4
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种半导体结构及其制备方法。一种含电容孔的半导体结构，包括电容孔，所述电容孔的蚀刻终止层由至少两层氮化物膜组成；所述两层氮化物膜的密度不同；为使所述至少两层氮化物膜的密度不同，采用原位沉积方式。一种半导体结构的制备方法，包括下列步骤：在半导体衬底上沉积蚀刻终止层，再经过后续工艺形成电容孔；其中，所述沉积蚀刻终止层的方法为：在所述半导体衬底上沉积多层氮化物膜，所述多层氮化物膜依次上下层叠，并且所述多层氮化物膜所采用的沉积方法不同。本发明解决了现有技术因电容孔形貌不佳导致器件不良的问题。
Description
技术领域
本发明涉及半导体制备领域，特别涉及一种半导体结构及其制备方法。
背景技术
在半导体电容器的制备中，电容孔(Capacitor Contact)的形貌优劣对器件质量尤为重要。电容孔是在衬底上已经形成的多叠层上进行蚀刻，随着蚀刻向下深入，孔的关键尺寸越窄，这对器件的电特性非常不利，尤其是最底层的蚀刻终止层(Etching stopper)对电容孔的形貌影响显著，因此如何改善电容孔在底部变窄的问题对提高器件质量非常重要。
发明内容
本发明的第一目的在于提供一种含电容孔的半导体结构，该结构的电容孔具有良好的形貌，解决了现有技术因电容孔形貌不佳导致器件不良的问题。
本发明的第二目的在于提供制备上述半导体结构的方法。
为了实现以上目的，本发明提供了以下技术方案：
一种含电容孔的半导体结构，包括电容孔，
所述电容孔的蚀刻终止层由至少两层氮化物膜组成；
所述两层氮化物膜的密度不同；
为使所述至少两层氮化物膜的密度不同，采用原位沉积方式。
与现有的半导体电容孔结构相比，本发明的电容孔中的蚀刻终止层由多层氮化物膜组成，由于该多层氮化物膜的密度不同，因此所需的蚀刻条件不同(例如蚀刻速率不同)，这样就可以采用不同蚀刻条件分阶段去除终止层，从而可以避免现有技术一次性蚀刻产生孔逐渐变窄的问题，得到形貌均一性更好的孔。通常情况下，蚀刻终止层的阶段数与蚀刻层中氮化物膜的层数相应。
一种半导体结构的制备方法，包括下列步骤：
在半导体衬底上沉积蚀刻终止层，再经过后续工艺形成电容孔；
其中，所述沉积蚀刻终止层的方法为：
在所述半导体衬底上沉积多层氮化物膜，所述多层氮化物膜依次上下层叠，并且所述多层氮化物膜所采用的沉积方法不同。
该方法中，由于沉积方法不同导致多层氮化物膜的密度和物化性质有差异，所需的蚀刻速率就不同，因此需要采用不同蚀刻条件分阶段去除终止层，从而可以避免现有技术一次性蚀刻产生孔逐渐变窄的问题，得到形貌均一性更好的孔。
其中，上述的沉积方法可以是沉积原理不同，也可以是同一沉积原理的不同工艺条件。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。
图1为现有技术形成蚀刻终止层的方法示意图；
图2为图1方法所得叠层经蚀刻后电容孔的局部放大图；
图3为图1方法所得含电容孔半导体结构整体示意图；
图4为图3所示结构形成的电容结构示意图；
图5为本发明形成蚀刻终止层的方法示意图；
图6为图5方法所得叠层经蚀刻后电容孔的局部放大图；
图7为不同沉积方法所得氮化物膜需要的蚀刻速率。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
如图1所示，现有技术中的蚀刻终止层是一次性(即一个阶段的沉积)形成的，因此蚀刻层中各区域的蚀刻条件(主要指蚀刻速率)基本相同，但采用一次性刻蚀会出现如图2至3所示的现象，即在均一的蚀刻终止层101中越向下孔102越窄，孔的均匀性不好，导致形成的电容形貌均一性差，如图4所示。
为解决以上问题，本发明提出了分阶段形成蚀刻层的方法，具体如图5所示，分为a、b、c三个阶段形成三层氮化物膜，这三个阶段均采用化学气相沉积，但采用的具体条件不同。三个层氮化物膜201、202、203组成蚀刻终止层，如图6所示，图中201、202、203组分别代表上述三个阶段形成的膜。
a阶段采用等离子增强的化学气相沉积CVD(或原子层沉积ALD)，温度为500～550℃，前驱体采用二氯硅烷或三氯化硼，反应气体为氨气；b阶段采用无等离子增强的CVD(或ALD)，温度为600～650℃，前驱体采用二氯硅烷(DCS)或三氯化硼(BCl3)，反应气体为氨气；c阶段采用无等离子增强的CVD(或ALD)，温度为700～750℃，前驱体采用二氯硅烷或三氯化硼，反应气体为氨气。
由于三个阶段沉积方法不同导致三层氮化物膜的物化性质(包括密度等)有差异，所需的蚀刻速率就不同，因此需要采用不同蚀刻条件分阶段去除终止层，从而可以避免一次性形成终止层以及一次性蚀刻产生孔逐渐变窄的问题，得到形貌均一性更好的孔204。如图7所示，不同沉积方法(手段和或工艺条件不同)所需的湿蚀刻速率不同。以SiCl4和NH3为反应气体，500℃下ACD沉积形成的膜的时刻速率最大；以SiH2Cl2和NH3为反应气体，760℃下LPCVD沉积形成的膜的时刻速率最小。
以上仅仅示出了三阶段形成蚀刻层的实施例，然而实际应用时只要采用两阶段以上形成蚀刻层即可，但要求各个阶段的沉积方法不同。相应地，蚀刻层中氮化物薄膜的层数与阶段数相同。
另外，各个阶段的沉积无需移动设备或晶圆，可原位进行，且可以连续化操作，在进入新的阶段时改变条件即可。
蚀刻层中不同氮化物膜层的化学组成可以相同和不同，通常为氮化硅膜或氮化硼膜。
上文列举的蚀刻层的沉积方法为CVD，但本发明并不限定方法类型，也可以采用热原子层沉积法、等离子体增强的原子层沉积(PEALD)或化学气相沉积法等。在使用PEALD时，不同阶段可以选择等离子体的开启/关闭交替进行，或者选择开启与关闭的任意组合。
对于各阶段的沉积温度、反应气体类型是可调整的，并不限于上述列举。对于蚀刻终止层为氮化物的，可用的前驱体包括但不限于DCS、SiCl4、六氯乙硅烷(HCD)等。
为了提高生产效率，提高各阶段沉积的连续性，上文所述三个阶段的沉积温度可以由下至上(即a阶段至c阶段)逐渐升高，通常在500～750℃之间调整即可。
上述所有实施方式均基于相同的特点：分多个阶段(两个、三个、四个、五个等)沉积氮化物膜，这样组成的蚀刻层中各层的密度或者其他性质不同，所需的蚀刻条件不同，便于蚀刻时保持孔的均一性。
上述的任意方式可用于制备含电容孔的半导体器件，包括但不限于集成电路装置或半导体电容器，例如DRAM、2D NAND，3D NAND或LCD等。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (15)
1.一种含电容孔的半导体结构，其特征在于，包括一个以上电容孔；以及
蚀刻终止层，位于相邻的电容孔之间，并与电容孔底部基本相齐；
所述蚀刻终止层由至少两层氮化物膜组成；
所述至少两层氮化物膜的密度不同；
为使所述至少两层氮化物膜的密度不同，采用原位沉积方式。
2.根据权利要求1所述的半导体结构，其特征在于，所述氮化物膜为氮化硅膜或氮化硼膜。
3.根据权利要求1所述的半导体结构，其特征在于，所述蚀刻终止层包括三层氮化物。
4.一种半导体结构的制备方法，其特征在于，包括下列步骤：
在半导体衬底上沉积蚀刻终止层，再经过后续工艺形成电容孔；
其中，所述沉积蚀刻终止层的方法为：
在所述半导体衬底上沉积多层氮化物膜，所述多层氮化物膜依次上下层叠，并且所述多层氮化物膜所采用的沉积方法不同。
5.根据权利要求4所述的方法，其特征在于，所述沉积方法为等离子体的原子层沉积法、热原子层沉积法或化学气相沉积法。
6.根据权利要求4所述的方法，其特征在于，所述多层氮化物膜的化学组成相同或不同。
7.根据权利要求4所述的方法，其特征在于，所述氮化物膜为氮化硅膜或氮化硼膜。
8.根据权利要求4-7任一项所述的方法，其特征在于，所述多层氮化物膜为三层氮化物膜。
9.根据权利要求8所述的方法，其特征在于，三层氮化物膜均由原子层沉积法或化学气相沉积法形成，并且三层氮化物膜的沉积温度由下至上逐步升高。
10.根据权利要求9所述的方法，其特征在于，三层氮化物膜的沉积温度在500～750℃之间调整。
11.根据权利要求10所述的方法，其特征在于，由下至上，第一层氮化物膜的沉积温度为500～550℃，第二层氮化物膜的沉积温度为600～650℃，第三层氮化物膜的沉积温度为700～750℃。
12.根据权利要求4-7任一项所述的方法，其特征在于，沉积所述多层氮化物膜所采用的前驱体为以下中的至少一种：二氯硅烷、四氯硅烷、六氯乙硅烷。
13.根据权利要求4-7任一项所述的方法，其特征在于，所述多层氮化物膜所采用的沉积方法至少包括：有等离子体沉积法和无等离子体沉积法；其中，所述沉积法为原子沉积法或化学气相沉积法。
14.权利要求1-3任一项所述的半导体结构，或权利要求4-13任一项所述的方法在制备半导体设备上的应用。
15.根据权利要求14所述的应用，所述半导体设备包括DRAM中的电容器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010276334.7A CN113517287B (zh) | 2020-04-09 | 2020-04-09 | 一种半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010276334.7A CN113517287B (zh) | 2020-04-09 | 2020-04-09 | 一种半导体结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113517287A CN113517287A (zh) | 2021-10-19 |
| CN113517287B true CN113517287B (zh) | 2023-12-05 |
Family
ID=78060436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010276334.7A Active CN113517287B (zh) | 2020-04-09 | 2020-04-09 | 一种半导体结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113517287B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117334680A (zh) * | 2022-06-27 | 2024-01-02 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060073752A (ko) * | 2004-12-24 | 2006-06-29 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| JP2006294992A (ja) * | 2005-04-13 | 2006-10-26 | Elpida Memory Inc | キャパシタおよびその製造方法 |
| KR20090045715A (ko) * | 2007-11-02 | 2009-05-08 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| CN108538818A (zh) * | 2017-05-19 | 2018-09-14 | 睿力集成电路有限公司 | 一种高深径比孔洞的制备方法及结构 |
| CN110875271A (zh) * | 2018-09-03 | 2020-03-10 | 三星电子株式会社 | 半导体芯片及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375221B1 (ko) * | 2000-07-10 | 2003-03-08 | 삼성전자주식회사 | 스토리지 노드 형성방법 |
| KR20050057732A (ko) * | 2003-12-10 | 2005-06-16 | 삼성전자주식회사 | 향상된 캐패시턴스를 갖는 캐패시터의 제조 방법 및 이를이용한 반도체 장치의 제조 방법 |
-
2020
- 2020-04-09 CN CN202010276334.7A patent/CN113517287B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060073752A (ko) * | 2004-12-24 | 2006-06-29 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| JP2006294992A (ja) * | 2005-04-13 | 2006-10-26 | Elpida Memory Inc | キャパシタおよびその製造方法 |
| KR20090045715A (ko) * | 2007-11-02 | 2009-05-08 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| CN108538818A (zh) * | 2017-05-19 | 2018-09-14 | 睿力集成电路有限公司 | 一种高深径比孔洞的制备方法及结构 |
| CN110875271A (zh) * | 2018-09-03 | 2020-03-10 | 三星电子株式会社 | 半导体芯片及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113517287A (zh) | 2021-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI663653B (zh) | 基底處理方法及通過所述基底處理方法製造的半導體器件 | |
| EP2351071B1 (en) | Method for forming a capacitor with selective formation of a conductive material | |
| CN110419104A (zh) | 三维存储装置的阵列共源极结构以及其形成方法 | |
| TWI310603B (en) | Method for fabricating capacitor in semiconductor device | |
| JPH05183121A (ja) | 半導体装置とその製造方法 | |
| JPH10163453A (ja) | スタックキャパシタの製造方法 | |
| JP2022520173A (ja) | 三次元メモリデバイスにおける高κ誘電体層およびこれを形成するための方法 | |
| KR20080084400A (ko) | 캐패시터 및 그 제조 방법 | |
| CN113517287B (zh) | 一种半导体结构及其制备方法 | |
| CN107731743A (zh) | 一种多晶硅部分替换钨的应力控制方法及结构 | |
| KR20170120443A (ko) | 텅스텐 박막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 | |
| KR20100078971A (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100505441B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| CN109103139B (zh) | 半导体通孔的制造方法 | |
| CN112151511A (zh) | 一种半导体结构及其制备方法 | |
| KR100869343B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US20130285202A1 (en) | Semiconductor device | |
| CN111584358A (zh) | 刻蚀沟槽的方法 | |
| CN114597159A (zh) | 半导体结构的制备方法以及半导体结构 | |
| KR100680962B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| CN111490003B (zh) | 一种半导体结构的形成方法 | |
| CN113611662B (zh) | 半导体结构的制备方法及半导体结构 | |
| WO2023155262A1 (zh) | 接触结构及其制备方法、半导体结构 | |
| JP7270722B2 (ja) | 半導体装置の製造方法 | |
| KR100644046B1 (ko) | 반도체 소자의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |